CN104062534A - 针对短路测试集成电路封装 - Google Patents
针对短路测试集成电路封装 Download PDFInfo
- Publication number
- CN104062534A CN104062534A CN201410108073.2A CN201410108073A CN104062534A CN 104062534 A CN104062534 A CN 104062534A CN 201410108073 A CN201410108073 A CN 201410108073A CN 104062534 A CN104062534 A CN 104062534A
- Authority
- CN
- China
- Prior art keywords
- pin
- group
- test
- continuity
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
可以针对短路和连续性以并行方式测试具有引脚阵列的电子封装。引脚阵列被分配为四组或者更多引脚组,使得每个组中的每个引脚都不与其自身引脚组中的引脚相邻。针对连续性测试一个引脚组,同时在其它引脚组中的全部引脚上设置基准电压电平。将单独的电流源耦合到每个引脚,并且测量结果电压。当第一组中一个引脚上的结果电压近似等于基准电压时,可以检测第一组中的一个引脚和其它组的一个组中的引脚之间的短路。按组重复进行测试直至全部组都被测试。
Description
技术领域
本发明总体上涉及测试封装集成电路,并具体涉及针对短路和连续性测试大量引脚。
背景技术
芯片尺寸封装(CSP)是一种集成电路芯片载体。为了证明为芯片尺寸,封装通常具有不大于管芯的1.2倍的面积并且是单管芯、可直接表面安装的封装。经常应用来证明这些封装体为CSP的其它标准是它们的球节距应不大于1mm。
管芯可以安装在上面形成有焊盘或者球的间隔件上,如反转芯片球形网阵(BGA)封装,或者焊盘可以被直接蚀刻或印刷在硅晶片上,得到非常接近硅管芯的尺寸的封装。这种封装被称为晶片级芯片尺寸封装(WL-CSP)或者晶片级封装(WLP)。
附图说明
现在将仅以示例的方式并且参照附图来描述根据本发明的特定实施例:
图1是测试中的封装器件的一部分的示意图,该示意图示出没有被检测到的引脚到引脚短路;
图2是测试中的器件的一部分的示意图,在该示意图中引脚到引脚短路被正确检测出;
图3是示出用于测试连续性和短路的测试设备的示意图;
图4是示出测试系统的框图;以及
图5是示出针对连续性和引脚到引脚短路测试器件的流程图。
根据附图和下列详细描述,本实施例的其它特征将变得明显。
具体实施方式
现在将参照附图详细描述本发明的具体实施例。为了一致,各个附图中的相同元件由相同的参考数字表示。在本发明的实施例的下列详细描述中,为提供对本发明的彻底理解,阐述了很多具体细节。然而,对于本领域技术人员来说显而易见的是,实施例可以不使用这些具体细节来实施。在其它实例中,没有详细描述熟知的特征以避免使描述不必要地复杂化。
球栅阵列(BGA)封装、晶片级芯片尺寸封装(WL-CSP)和晶片级封装(WLP)都具有一个共同点:它们每个都具有大量的密集封装的引脚,这些引脚在生产期间必须被测试。芯片尺寸封装(CSP)可以具有隔开不超过1mm或者更小的引脚。在集成电路(也称为芯片)的封装期间,会发生多种类型的缺陷。例如,引脚可能没有被正确连接到芯片上的接口部件。当相邻引脚对变得短路时会发生另一缺陷。尽管期望进行生产测试来检测这些缺陷,然而一次一个地测试每个引脚会花费太多时间;而一次测试全部引脚并且检测短路是不可能的。本发明的实施例提供针对连续性并行地测试多个引脚来验证它们每个都连接到内部部件,并且同时验证每个引脚到相邻引脚不短路。
图1是封装器件100的一部分的示意图,该示意图示出针对连续性对封装器件100进行测试时没有被检测到的引脚到引脚短路。封装器件100可以具有大量引脚,但是在本示例中仅示出了四个引脚102-105。封装器件100包括集成电路,该集成电路包含实现期望功能的各种逻辑电路。为了与封装器件100外部的其它电子部件通信,如已知的,提供耦合到集成电路上的接口电路的一组接口引脚。
引脚接口电路121、122表示可以耦合到外部封装引脚的各种类型的接口电路。例如,接口电路可以包括用于从外部源经由接口引脚接收信号的接收器。同样地,接口电路可以包括用于经由接口引脚向外部目的地驱动信号的缓冲器或者驱动器。一些接口电路可以包括接收器和驱动器这两者。可以实现各种已知类型和配置的接收器和驱动器,以处理封装器件100的输入和输出需求。封装器件100内的其它接口电路可以用于其它功能,诸如例如将一个或者更多电压源和地基准耦合到集成电路。
不管接口电路的类型如何,每个接口电路都可以包括显式二极管(explicit diode)或者寄生二极管。通常,每个接口电路都可以包括静电释放(ESD)保护电路,该ESD保护电路可以包括二极管,诸如ESD电路110中的二极管111、112和ESD电路114中的二极管115、116。由于这些二极管的存在,通过将电流源连接到各引脚以强制电流流过二极管,诸如强制流过二极管111的-100μA电流120和强制流过二极管115的-100μA电流122,可以进行引脚上的连续性测试。在引脚上形成结果电压并且可以测量该结果电压。例如,当从引脚103到包括二极管111的接口电路110存在连续性时,当电流120流动时,在引脚103上将形成大约一个二极管压降的电压。类似地,当电流122流动时,在引脚102上将形成大约一个二极管压降的电压降。如果连续性不存在,则根据尝试强制电流通过引脚和二极管的电流源,将在具有连续性缺陷的引脚上形成更大的电压。以此方式,可以针对连续性并行地测试每个引脚。
由于受导电碎屑污染或者其它原因,在封装处理期间会发生引脚之间的短路。然而,当针对连续性并行地测试引脚102和103两者时,如果在引脚102和103之间存在短路,则短路将不被检测到,因为只要两个引脚均具有连续性,这两者就将呈现大约一个二极管压降的相同电压电平。
图2是测试中的封装器件100的一部分的示意图,在该测试中,正确检测到了引脚到引脚短路。在此情况下,相邻引脚102和103没有同时进行连续性测试。在本示例中,对引脚103进行连续性测试,而将基准电压诸如零伏特强加在引脚102上。短路130将造成引脚102上的基准电压被传递到测试中的引脚103上。因此,并非检测由适当的连续性所造成的引脚103上的大约一个二极管压降的电压,而是将在引脚103上检测指示到引脚102的短路的大约零伏的结果电压。以此方式,连续性和引脚到引脚短路都可以被检测到。
图3是描述用于测试连续性和短路的测试设备300的示意图。在本示例中,封装器件100包括以方形阵列布置的十六个引脚。尽管在此为了清楚示出了十六个引脚,然而封装器件100可以包括比十六个更少或更多的引脚。为了并行地进行连续性测试,如所示的,将这些引脚划分成不同的组:A、B、C和D。每个引脚A都不与任何其它引脚A相邻。类似地,引脚B、C和D都不与它们自身的引脚组中的任何其它引脚相邻。测试设备300现在可以针对连续性测试A组中的全部引脚,同时通过探测引脚320在其它组中的全部引脚上设置已知电压电平(Vref),诸如零伏特。在该示例中,单独的电流源I1-I4经由探测引脚301-304连接到组A中的每个引脚,同时通过单独的电压计V1-V4测量结果电压。因而,当电压计V1-V4中的任一个检测到近似等于基准电压的结果电压而不是检测到近似等于二极管压降的结果电压时,引脚A和任意引脚B、C或者D之间的短路将被揭示。在不连续的情况下,在有缺陷的引脚上可以检测到近似等于-Vbb的电压电平。
在不牺牲全面测试覆盖的情况下,按组地进行连续性测试,而不是如常规方法中那样串行地按引脚测试。以此方式,可以减少连续性和短路检测的测试时间。
测试设备300内的互连矩阵可以被用来选择性地将电流源、电压计和基准电压耦合到测试中的器件100的各个引脚组。例如,互连矩阵可以由测试控制器控制。
图4是描述由控制系统400控制的测试设备300的框图。控制系统400可以是个人计算机、机架式计算机(rack mount computer)、处理控制计算机或者可以用在例如生产或者实验室环境中的其它目前已知或者日后开发的控制系统。控制系统400包括处理器402、用于保持限定测试操作的处理器可执行指令的关联存储器404、存储装置406以及数字系统的典型的多个其它元件和功能体(未示出)。在一个或者更多实施例中,控制系统可以包括多个处理器。数字系统400也可以包括输入装置,诸如键盘408和鼠标410(或者其它光标控制装置),以及输出装置,诸如监视器412(或者其它显示装置)。本领域技术人员将理解输入装置和输出装置可以采取其它形式。
控制系统400可以经由网络接口连接(未示出)连接到网络(未示出)(例如,局域网(LAN)、诸如因特网的广域网(WAN)、蜂窝网络、任何其它类似类型的网络和/或其任何组合)。
控制系统400包括输入/输出逻辑420,输入/输出逻辑420可以受控地耦合到测试设备300内的各个电流源和电压计,以使测试设备300按照以上描述运作,从而按组进行连续性测试。在控制器400的控制下的互连矩阵可以被用来选择性地将电流源、电压计和基准电压耦合到测试中的器件100的各个引脚组。
用控制系统控制测试设备并且报告测试中的缺陷单元的一般概念是已知的并且不需要在此进一步详细描述。这种测试设备和控制系统例如可以是生产线测试台的一部分,或者可以是单独系统。用于将测试设备连接到测试中的封装器件的全部引脚的技术也是已知的,例如,可以使用测试槽,可以使用“钉子台”装置等。类似地,用于将电流源、基准电压电平和电压监控选择性地连接到测试中的器件的技术是已知的,诸如通过使用中继器、开关器件、转移栅等。
图5是描述针对短路和连续性测试具有连接器引脚阵列的电子封装的流程图。该引脚阵列的至少一部分被分配502到四个或者更多引脚组,使得每个组中的每个引脚不与其自身引脚组中的其它引脚相邻。例如,对于布置成方形网格的引脚阵列,可以使用四个组。
针对到封装内的对应的电气部件的连续性并行地测试504在第一引脚组中的全部引脚,同时在其它引脚组的全部引脚上设置已知基准电压电平。通过将单独的电流源连接到第一组中的每个引脚并且测量该引脚上的结果电压来针对连续性测试第一组中的每个引脚。
当全部引脚上的结果电压近似等于506二极管压降时,该组则通过连续性和短路测试。然而,如果第一组的引脚中的任一个不具有近似等于二极管压降的结果电压,则测试失败508。当第一组中的一个引脚上的结果电压近似等于已知基准电压电平时,第一组中的一个引脚和其它组中的一个组的引脚之间存在短路。当第一组中的任何引脚上的结果电压具有明显高于二极管压降的幅度时存在不连续性。
对全部组重复510针对组中的引脚的按组并行测试504以及确定506是否存在缺陷。当测试了全部组并且没有检测到缺陷时,封装器件的连续性和短路测试通过512。
其它实施例
尽管参照示例性实施例描述了本发明,然而该描述不意在被解读为限制性意义。在参照该说明后,本发明的各种其它实施例对于本领域的技术人员来说将是明显的。例如,通过强制电流通过部件的针对连续性的测试可以依赖于显式二极管、本征二极管、多个本征二极管、电阻元件等。尽管在本文中描述了强制负电流,然而在一些实施方式中,可以强制正电流通过部件如图1中的二极管115到电压导轨(voltage rail)如VDD。尽管在本文中描述了强制-100μA,然而电流的量不是重要的,只要电流源足以导通二极管或者其它元件以指示存在连续性。
尽管在本文中描述了多个电压计,然而其它实施方式可以使用其它装置来确定电压电平,例如耦合到模数转换器的采样和保持电路等。
本公开中描述的测试技术可以在硬件、软件、固件或者其任意组合中实现。例如,如果在软件中实现,则该软件可以在一个或者更多处理器如微处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者数字信号处理器(DSP)中执行。执行该技术的软件最初可以存储在非瞬态计算机可读介质中如致密盘(CD)、磁盘、磁带、文件、存储器或者任何其它计算机可读存储装置中并且被加载以及在处理器中执行。在一些情况下,软件也可以在计算机程序产品中销售,该计算机程序产品包括计算机可读介质和用于计算机介质的封装材料。在一些情况下,软件指令可以通过可移除的计算机可读介质(例如,软盘、光盘、闪速存储器、USB钥匙)、通过传输路径从计算机可读介质分发到另一数字系统上。在整个说明书和权利要求书中使用了某些术语以指代特定的系统部件。如本领域技术人员将理解的,在不背离所描述的功能的情况下,数字系统中的部件可以由不同的名称来指代和/或可以以本文中没有示出的方式来组合。本文件不意在区分名称上不同但是功能上相同的部件。在以下讨论和权利要求书中,术语“包括”和“包含”以开放的方式使用,并因此应当被解释为“包括,但不限于…”。并且,术语“耦合”及其演化意在意味着间接、直接、光学和/或无线电气连接。因而,如果第一装置耦合到第二装置,则该连接可以通过直接电连接、通过经由其它装置和连接件的间接电连接,或者通过光电连接和/或通过无线电气连接。
尽管在本文中可以以顺序方式呈现并描述方法步骤,然而所示出和描述的步骤中的一个或者更多可以被省略、重复、并行执行和/或按照与附图和/或本文中描述的顺序不相同的顺序执行。因此,本发明的实施例不应当被认为是限于在附图中示出和/或在本文中描述的步骤的具体顺序。
因此,可以预期的是,所附的权利要求将覆盖实施例的任何这种修改将其落入本发明的真实范围和精神内。
Claims (8)
1.一种用于针对短路测试具有引脚阵列的电子封装的方法,该方法包括:
将所述引脚阵列的至少一部分分配为四组或者更多引脚组,使得每个组中的每个引脚与其自身引脚组中的引脚不相邻;
针对到封装内的对应的电气部件的连续性并行地测试第一引脚组中的全部引脚,同时在其它引脚组的全部引脚上设置基准电压电平,其中,通过将单独的电流源连接到所述第一组中的每个引脚并且测量所述引脚上的结果电压来针对连续性测试所述第一组中的每个引脚;以及
当所述第一组中的一个引脚上的结果电压近似等于所述基准电压电平时,确定所述第一组中的一个引脚和其它组中的一组中的引脚之间存在短路。
2.根据权利要求1所述的方法,进一步包括:针对所述四个或更多组中的每个组重复并行测试组中的全部引脚并确定组中的引脚和另一组中的引脚之间存在短路。
3.根据权利要求1所述的方法,其中,耦合到所述第一组中的每个引脚的所述对应的电气部件是二极管,并且当所述第一组中的每个引脚上的所述结果电压近似等于二极管压降时表明连续性,并且当所述结果电压显著高于二极管压降时表明不连续性。
4.一种用于针对短路测试具有引脚阵列的电子封装的测试系统,该测试系统包括:
多个电流源;
多个电压感测装置;
基准电压源;
互连矩阵,所述互连矩阵被配置为将所述多个电流源中单独的一个、所述多个电压感测装置中的一个和/或所述基准电压源选择性地耦合到所述电子封装的每个引脚;以及
控制系统,其耦合到所述互连矩阵,所述控制系统被配置为:
将所述引脚阵列的至少一部分分配为四个或者更多引脚组,使得每个组中的每个引脚与其自身引脚组中的引脚不相邻;
针对到所述封装内的对应的电气部件的连续性并行地测试在第一引脚组中的全部引脚,同时在其它引脚组中的全部引脚上设置基准电压电平;其中,通过将所述电流源中的单独一个连接到所述第一组中的每个引脚并测量在该引脚上的结果电压来针对连续性测试所述第一组中的每个引脚;以及
当所述第一组中的一个引脚上的结果电压近似等于所述基准电压时,确定所述第一组中的一个引脚和一个所述其它组中的引脚之间存在短路。
5.根据权利要求4所述的测试系统,其中,所述测试系统进一步被配置为通过并行测试组中的全部引脚并确定组中的引脚和另一组中的引脚之间存在短路来测试所述四组或者更多引脚组中的每组。
6.根据权利要求4所述的方法,其中,耦合到所述第一组中的每个引脚的所述对应的电气部件是二极管,并且当所述第一组中的每个引脚上的所述结果电压近似等于二极管压降时表明连续性,并且当所述结果电压显著高于二极管压降时表明不连续性。
7.一种存储软件指令的非瞬时计算机可读介质,当所述软件指令被处理器执行时,执行用于针对短路测试具有引脚阵列的电子封装的方法,所述方法包括:
将所述引脚阵列的至少一部分分配为四组或者更多引脚组,使得每个组中的每个引脚不与其自身引脚组中的引脚相邻;
针对到所述封装内的对应的电气部件的连续性并行地测试第一引脚组中的全部引脚,并且在其它引脚组的全部引脚上设置基准电压电平,其中通过将单独的电流源连接到所述第一组中的每个引脚并且测量该引脚上的结果电压来针对连续性测试所述第一组中的每个引脚;以及
当所述第一组中的引脚中的一个引脚上的所述结果电压近似等于所述基准电压时,确定所述第一组中的一个引脚和一个所述其它组中的引脚之间存在短路。
8.根据权利要求7所述的方法,进一步包括针对所述四个或更多组中的每个组重复并行测试组中的全部引脚并确定组中的引脚和另一组中的引脚之间存在短路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/849,431 US9207278B2 (en) | 2013-03-22 | 2013-03-22 | Testing integrated circuit packaging for shorts |
US13/849,431 | 2013-03-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104062534A true CN104062534A (zh) | 2014-09-24 |
CN104062534B CN104062534B (zh) | 2018-05-15 |
Family
ID=51550337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410108073.2A Active CN104062534B (zh) | 2013-03-22 | 2014-03-21 | 针对短路测试集成电路封装 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9207278B2 (zh) |
CN (1) | CN104062534B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104698366A (zh) * | 2015-03-26 | 2015-06-10 | 中国人民解放军空军工程大学 | Bga封装焊点连接失效故障监测方法 |
CN106226637A (zh) * | 2016-08-04 | 2016-12-14 | 深圳市燕麦科技股份有限公司 | 一种Short测试方法 |
CN109192118A (zh) * | 2018-11-22 | 2019-01-11 | 京东方科技集团股份有限公司 | 键合不良的检测方法和检测装置 |
CN110954804A (zh) * | 2019-12-19 | 2020-04-03 | 上海御渡半导体科技有限公司 | 一种批量精确诊断cBit阵列故障的装置和方法 |
WO2020135258A1 (zh) * | 2018-12-29 | 2020-07-02 | 杭州广立微电子有限公司 | 一种能提高电阻测量精度的可寻址测试芯片及其测试系统 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104732947B (zh) * | 2015-04-16 | 2017-02-22 | 京东方科技集团股份有限公司 | 一种驱动芯片、驱动板及其测试方法、显示装置 |
US20170222430A1 (en) * | 2016-02-01 | 2017-08-03 | Qualcomm Incorporated | Short-resistant output pin circuitry |
WO2021072746A1 (en) | 2019-10-18 | 2021-04-22 | Texas Instruments Incorporated | Pin-short detection circuits |
CN112345982B (zh) * | 2020-09-29 | 2023-05-26 | 歌尔科技有限公司 | 电路元件焊接情况检测方法及装置 |
CN113655372B (zh) * | 2021-08-31 | 2023-04-11 | 上海威固信息技术股份有限公司 | 一种集成电路输入输出引脚连通性的测试方法 |
CN113687218A (zh) * | 2021-08-31 | 2021-11-23 | 上海威固信息技术股份有限公司 | 一种集成电路电源和地引脚连通性的测试方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1363042A (zh) * | 2000-03-24 | 2002-08-07 | Oht株式会社 | 检测装置和检测方法 |
JP2004020256A (ja) * | 2002-06-13 | 2004-01-22 | Advantest Corp | 差動電圧測定装置、半導体試験装置 |
US6940299B1 (en) * | 2004-05-04 | 2005-09-06 | National Semiconductor Corporation | Method of testing for short circuits between adjacent input/output pins of an integrated circuit |
US20110057677A1 (en) * | 2009-09-09 | 2011-03-10 | Advanced Micro Devices, Inc. | Die stacking, testing and packaging for yield |
US20140264331A1 (en) * | 2013-03-13 | 2014-09-18 | Qualcomm Incorporated | Daisy chain connection for testing continuity in a semiconductor die |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796848A (en) * | 1972-10-06 | 1974-03-12 | Bell Telephone Labor Inc | Pin connector switch |
TW557527B (en) * | 2001-03-26 | 2003-10-11 | Schlumberger Technologies Inc | Method and apparatus for calibration of integrated circuit tester timing |
US7049842B2 (en) * | 2003-12-18 | 2006-05-23 | Texas Instruments Incorporated | Simultaneous pin short and continuity test on IC packages |
US7497734B2 (en) * | 2006-08-25 | 2009-03-03 | General Dynamics Advanced Information Systems, Inc. | Reduced crosstalk differential bowtie connector |
-
2013
- 2013-03-22 US US13/849,431 patent/US9207278B2/en active Active
-
2014
- 2014-03-21 CN CN201410108073.2A patent/CN104062534B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1363042A (zh) * | 2000-03-24 | 2002-08-07 | Oht株式会社 | 检测装置和检测方法 |
JP2004020256A (ja) * | 2002-06-13 | 2004-01-22 | Advantest Corp | 差動電圧測定装置、半導体試験装置 |
US6940299B1 (en) * | 2004-05-04 | 2005-09-06 | National Semiconductor Corporation | Method of testing for short circuits between adjacent input/output pins of an integrated circuit |
US20110057677A1 (en) * | 2009-09-09 | 2011-03-10 | Advanced Micro Devices, Inc. | Die stacking, testing and packaging for yield |
US20140264331A1 (en) * | 2013-03-13 | 2014-09-18 | Qualcomm Incorporated | Daisy chain connection for testing continuity in a semiconductor die |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104698366A (zh) * | 2015-03-26 | 2015-06-10 | 中国人民解放军空军工程大学 | Bga封装焊点连接失效故障监测方法 |
CN106226637A (zh) * | 2016-08-04 | 2016-12-14 | 深圳市燕麦科技股份有限公司 | 一种Short测试方法 |
CN109192118A (zh) * | 2018-11-22 | 2019-01-11 | 京东方科技集团股份有限公司 | 键合不良的检测方法和检测装置 |
WO2020135258A1 (zh) * | 2018-12-29 | 2020-07-02 | 杭州广立微电子有限公司 | 一种能提高电阻测量精度的可寻址测试芯片及其测试系统 |
CN110954804A (zh) * | 2019-12-19 | 2020-04-03 | 上海御渡半导体科技有限公司 | 一种批量精确诊断cBit阵列故障的装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
US9207278B2 (en) | 2015-12-08 |
CN104062534B (zh) | 2018-05-15 |
US20140285229A1 (en) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104062534A (zh) | 针对短路测试集成电路封装 | |
US10444279B2 (en) | Non-invasive pre-bond TSV test using ring oscillators and multiple voltage levels | |
US8873320B2 (en) | DRAM repair architecture for wide I/O DRAM based 2.5D/3D system chips | |
Deutsch et al. | Non-invasive pre-bond TSV test using ring oscillators and multiple voltage levels | |
CN104076194B (zh) | 测试集成电路封装件的输出短路电流 | |
US10481204B2 (en) | Methods and systems to measure a signal on an integrated circuit die | |
CN109037090B (zh) | 多测试类型探针卡和对应的测试系统 | |
US11644503B2 (en) | TSV testing using test circuits and grounding means | |
KR20170038050A (ko) | 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치 | |
KR100891328B1 (ko) | 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법 | |
KR102412330B1 (ko) | 테스트 기기 보호 회로 | |
US9442151B2 (en) | Methods, systems, and computer readable media for detecting electrical disconnection between integrated circuit chip electrical connections and corresponding electrical contacts on a printed circuit board or chip socket during testing of the chip under environmental conditions | |
TWI539166B (zh) | Check the wafer and test system | |
US10048306B1 (en) | Methods and apparatus for automated integrated circuit package testing | |
US9678107B2 (en) | Substrate inspection apparatus | |
Noia et al. | Pre-bond probing of through-silicon vias in 3-D stacked ICs | |
US20150160289A1 (en) | Pulsed testing of through-body-vias | |
US11177654B1 (en) | Electro-static discharge (ESD) damage self-test | |
US6737858B2 (en) | Method and apparatus for testing current sinking/sourcing capability of a driver circuit | |
US10838001B2 (en) | Bump ball testing system and method | |
JP2010165819A (ja) | 半導体集積回路の試験装置、試験方法 | |
KR20080002496A (ko) | 반도체소자의 테스트 시스템 | |
KR101575959B1 (ko) | 프로브 테스터 및 프로브 테스트 방법 | |
KR20160071160A (ko) | 반도체 장치 | |
US9329222B2 (en) | Test device and test system of semiconductor device and test method for testing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |