KR20080002496A - 반도체소자의 테스트 시스템 - Google Patents

반도체소자의 테스트 시스템 Download PDF

Info

Publication number
KR20080002496A
KR20080002496A KR1020060061363A KR20060061363A KR20080002496A KR 20080002496 A KR20080002496 A KR 20080002496A KR 1020060061363 A KR1020060061363 A KR 1020060061363A KR 20060061363 A KR20060061363 A KR 20060061363A KR 20080002496 A KR20080002496 A KR 20080002496A
Authority
KR
South Korea
Prior art keywords
test
wafer
integrated
semiconductor device
test system
Prior art date
Application number
KR1020060061363A
Other languages
English (en)
Inventor
전준현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061363A priority Critical patent/KR20080002496A/ko
Publication of KR20080002496A publication Critical patent/KR20080002496A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 웨이퍼 레벨에서 제조 완료된 칩의 공정 모니터링을 위한 제1테스트수단; 상기 제1테스트수단과 통합되어 웨이퍼 레벨에서 제조 완료된 칩의 기능 모니터링을 위한 제2테스트수단; 상기 통합된 제1 및 제2 테스트수단과 웨이퍼를 전기적으로 연결하기 위한 프로브 카드; 테스트하고자 하는 웨이퍼의 로딩을 위한 프로브 스테이션; 및 상기 제1 및 제2 테스트수단과 상기 프로브 스테이션의 제어를 위한 제어수단을 구비하는 반도체소자 테스트 시스템에 관한 것이다.
반도체, 공정, 기능, 테스트

Description

반도체소자의 테스트 시스템{TEST SYSTEM FOR SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따른 파라메트릭(parametric) 테스트 시스템의 구성도.
도 2는 종래기술에 따른 ATE(adanced Test Equipment)의 구성도.
도 3은 종래기술에 따른 테스트 시점을 보여주는 소자 제조 플로우 개략도.
도 4는 본 발명의 제1실시예에 따른 통합된 테스트 시스템에 대한 개략적인 구성도.
도 5는 다이(die)와 테스트패턴들이 배치 관계를 나타내는 웨이퍼 평면도.
도 6은 프로프 카드의 개략적인 평면도.
도 7은 본 발명의 제2실시예에 따른 테스트 시스템을 나타낸 개략도.
도 8은 통합된 테스트 시스템을 사용하여 반도체소자를 제조하는 과정을 나타낸 플로우 개략도.
본 발명은 반도체 제조 공정에 사용될 수 있는 것으로, 특히 웨이퍼 레벨에 서 반도체소자의 테스트에 투입되는 장비의 비용을 절감하고, 검사효율을 향상시키기 위한 반도체소자 테스트 시스템에 관한 것이다.
통상적으로 반도체소자의 테스트는 웨이퍼 상에 제조 완료된 소자를 웨이퍼 레벨에서 테스트하는 웨이퍼 레벨 테스트와, 패키징이후에 실시하는 패키징 테스트로 구분할 수 있으며, 웨이퍼 레벨 테스트는 패턴 불량 등 제조 공정(Process)을 모니터링하는 테스트와 기능(function)을 모니터링하는 테스트로 구분된다.
도 1은 종래기술에 따른 파라메트릭(parametric) 테스트 시스템의 구성도이다.
파라메트릭 테스트 시스템은 웨이퍼 레벨 테스트 시스템으로서, 반도체 공정(Process)을 전기적으로 모니터하기 위한 각종 AC, DC 테스트를 수행하기 위한 장비이다.
주요구성을 살피면, 본체(11)와, 프로브 카드(12), 프로브 스테이션(13), 및 제어기(14)로 구성된다.
본체(11)는 파워공급기, 펄스발생기, 전압/전류 계량기(Meter), 오실로스코프 등을 포함한다.
제어기(14)는 본체(11)와 프로브 스테이션(13)에 연결되어 시스템의 제어 및 데이터 프로세싱을 할 수 있는 컴퓨터 시스템으로 구성된다.
프로브 카드(12)는 파라메트릭 테스트 본체(11)와 테스트 하고자 하는 웨이퍼(10)를 전기적으로 연결할 수 있도록 한다.
프로브 스테이션(14)은 웨이퍼를 물리적으로 이동시키고 접촉시키며 테스트 되는 온도환경을 제어할 수 있는 수단 등이 구비된 장치로 구성된다.
도 2는 종래기술에 따른 ATE(adanced Test Equipment)의 구성도이다.
ATE는 반도체 제품의 기능을 전기적으로 모니터링하는 테스트로서, 양품 또는 불량품을 선별하기 위한 테스트이다. 역시 웨이퍼 레벨에서 테스트가 이루어진다.
주요 구성을 살피면, 본체(21)와, 프로브 카드(22), 프로브 스테이션(23), 및 제어기(24)로 구성된다.
본체(21)는 각종 파워 공급기 및 측정유닛(unit), 신호생성기, 패턴 생성기, 데이터 비교기, 오실로스코프 등 전기적인 구성요소들을 포함한다.
제어기(24)는 본체(21)와 프로브 스테이션(23)에 연결되어 시스템의 제어 및 데이터 프로세싱을 할 수 있는 컴퓨터 시스템으로 구성된다.
프로브 카드(22)는 테스트 본체(21)와 테스트 하고자 하는 웨이퍼(20)를 전기적으로 연결할 수 있도록 한다.
프로브 스테이션(24)은 웨이퍼를 물리적으로 이동시키고 접촉시키며 테스트되는 온도환경을 제어할 수 있는 수단 등이 구비된 장치로 구성된다.
도 3은 위와 같은 종래의 시스템들을 사용하여 반도체 공정 과정 중 어느 과정에서 테스트가 이루어지는 나타내는 간략화된 칩 제조 공정 플로우이다.
다수의 반도체 회로가 구성요소가 집적된 다수의 칩(Chip)으로 구성되는 웨이퍼는 웨이퍼 제조 공정 완료(31) 후 공정 모니터링을 위해 파라메트릭 테스트 시스템을 이용하여 공정 모니터링을 실시한다(32).
이어서, 제품의 양품/불량품 여부를 검사하기 위해 ATE를 이용한 기능(function) 모니터링을 실시하고(33), 상기 과정에서 양품으로 분류된 다이(Die)는 패키징(34) 및 패키지 테스트(35)를 거쳐서 출하된다.
위에 설명과 같이 종래에는 제조 공정 모니터링을 위한 테스트 장비와, 양품/불량품을 가려내는 기능 모니터링을 위한 테스트 장비가 존재하며, 이들 별도의 장치, 별도의 시간에 웨이퍼 레벨 테스트가 진행되므로써, 공정 추가 및 장비추가에 따른 검사비용이 상승된다.
한편 상술한 종래기술 및 통상의 테스트 장치 및 방법에 관련된 선행특허로는 미국특허 US050206582, US05640101, US05818249, US06087840, US06707064가 존재한다.
본 발명은 유사한 전기적 테스트 과정인 공정 모니터링과 기능 모니터링을 동일 장비에서 동일 시간에 통합하여 진행할 수 있도록 한 반도체소자 테스트 시스템을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 웨이퍼 레벨에서 제조 완료된 칩의 공정 모니터링을 위한 제1테스트수단; 상기 제1테스트수단과 통합되어 웨이퍼 레벨에서 제조 완료된 칩의 기능 모니터링을 위한 제2테스트수단; 상기 통합된 제1 및 제2 테스트수단과 웨이퍼를 전기적으로 연결하기 위한 프로브 카드; 테스트하고자 하는 웨이퍼의 로딩을 위한 프로브 스테이션; 및 상기 제1 및 제2 테스트수단과 상기 프로브 스테이션의 제어를 위한 제어수단을 구비하는 반도체소자 테스트 시스템을 제공한다.
바람직하게, 상기 프로브 카드는 웨이퍼 내의 메인칩과 공정 모니터링용 테스트용 패턴을 동시에 전기적으로 연결할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하도록 한다.
도 4는 본 발명의 제1실시예에 따른 통합된 테스트 시스템에 대한 개략적인 구성도이다.
통합된 테스트 시스템은 기존의 ATE와 파라메트릭 테스트 시스템이 통합된 구성을 가지는 시스템이다.
도 4를 참조하면, 본 실시예에 따른 테스트 시스템은 웨이퍼 레벨에서 제조 완료된 칩의 공정 모니터링을 위한 파라메트릭 테스트 유닛(110)과, 파라메트릭 테스트 유닛(110)과 통합되어 웨이퍼 레벨에서 제조 완료된 칩의 기능 모니터링을 위한 ATE 유닛(120)과, 상기 통합된 유닛(100)과 웨이퍼(30)를 전기적으로 연결하기 위한 프로브 카드(200)와, 테스트하고자 하는 웨이퍼의 로딩을 위한 프로브 스테이션(300), 및 통합된 유닛(100)과 프로브 스테이션(300)의 제어를 위한 제어기(400) 를 구비한다.
도 5는 다이(die)와 테스트패턴들이 배치 관계를 나타내는 웨이퍼 평면도이다. 이러한 웨이퍼의 구성에 맞춰 프로브 카드는 웨이퍼 내의 메인칩과 공정 모니터링용 테스트용 패턴을 동시에 전기적으로 연결할 수 있도록 구성할 수 있으며, 그 구성을 도 6에 도시하였다. 도 6은 프로프 카드의 개략적인 평면도이다.
제어기(400)는 통합된 테스트 유닛(100)의 제어 및 테이터 프로세싱을 할 수 있는 컴퓨터 시스템으로 구성된다.
프로브 스테이션(300)은 제어기(400)의 제어에 의해 테스트하고자 하는 웨이퍼를 물리적으로 이동시키고 접촉시키며, 테스트되는 온도환경을 제어할 수 있는 수단이 구비된 장치로 구성된다.
도 7은 본 발명의 제2실시예에 따른 테스트 시스템을 나타낸 개략도이다.
도 7을 참조하면, 본 실시예에 따른 테스트 시스템은, 웨이퍼 레벨에서 제조 완료된 칩의 공정 모니터링을 위한 파라메트릭 테스트 본체(710), 파라메트릭 테스트 본체(710)과 통합되어 웨이퍼 레벨에서 제조 완료된 칩의 기능 모니터링을 위한 ATE 본체(720)과, 상기 파라메트릭 테스트 본체(710)와 ATE 본체(730)를 동시에 공유하는 통합 프로브 카드(730), 테스트하고자 하는 웨이퍼의 로딩을 위한 프로브 스테이션(740), 상기 파라메트릭 테스트 본체(710)를 제어하는 제1제어기(750), ATE 본체(730)를 제어하는 제2제어기(760)를 포함한다. 그리고, 제1 및 제2 제어기(750, 760)는 상호 통신한다.
이와 같이 본 발명의 다른 실시예에서는 테스트 본체를 통합하는 것이 아니 라, 프로브카드를 통합하여 공유하는 형태로이다.
도 8은 통합된 테스트 시스템을 사용하여 반도체소자를 제작하는 과정을 나타낸 플로우이다.
구성요소가 집적된 다수의 칩(Chip)으로 구성되는 웨이퍼는 웨이퍼 제조 공정 완료(810) 후, 공정 모니터링 및기능 모니터링을 통합된 장비를 사용하여 동시에 수행한다(820).
상기 과정에서 양품으로 분류된 다이(Die)는 패키징(830) 및 패키지 테스트(840)를 거쳐서 출하(850)된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 전기적 테스트 장비와 기능적 테스트 장비를 통합하는 것에 의해, 테스트 시스템 설치 공간 축소, 장비투자 비용 절감, 관리비용 축소, 테스트 시간 및 공정시간 감소 등의 효과를 갖는다.

Claims (2)

  1. 웨이퍼 레벨에서 제조 완료된 칩의 공정 모니터링을 위한 제1테스트수단;
    상기 제1테스트수단과 통합되어 웨이퍼 레벨에서 제조 완료된 칩의 기능 모니터링을 위한 제2테스트수단;
    상기 통합된 제1 및 제2 테스트수단과 웨이퍼를 전기적으로 연결하기 위한 프로브 카드;
    테스트하고자 하는 웨이퍼의 로딩을 위한 프로브 스테이션; 및
    상기 제1 및 제2 테스트수단과 상기 프로브 스테이션의 제어를 위한 제어수단
    을 구비하는 반도체소자 테스트 시스템.
  2. 제1항에 있어서,
    상기 프로브 카드는 웨이퍼 내의 메인칩과 공정 모니터링용 테스트용 패턴을 동시에 전기적으로 연결할 수 있는 반도체소자 테스트 시스템.
KR1020060061363A 2006-06-30 2006-06-30 반도체소자의 테스트 시스템 KR20080002496A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061363A KR20080002496A (ko) 2006-06-30 2006-06-30 반도체소자의 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061363A KR20080002496A (ko) 2006-06-30 2006-06-30 반도체소자의 테스트 시스템

Publications (1)

Publication Number Publication Date
KR20080002496A true KR20080002496A (ko) 2008-01-04

Family

ID=39214276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061363A KR20080002496A (ko) 2006-06-30 2006-06-30 반도체소자의 테스트 시스템

Country Status (1)

Country Link
KR (1) KR20080002496A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106526459A (zh) * 2016-12-28 2017-03-22 深圳市华宇半导体有限公司 高性能射频遥控自动化测试系统及其方法
KR20170088604A (ko) * 2016-01-25 2017-08-02 에스케이하이닉스 주식회사 웨이퍼 테스트 장치 및 그 테스트 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170088604A (ko) * 2016-01-25 2017-08-02 에스케이하이닉스 주식회사 웨이퍼 테스트 장치 및 그 테스트 방법
CN106526459A (zh) * 2016-12-28 2017-03-22 深圳市华宇半导体有限公司 高性能射频遥控自动化测试系统及其方法
CN106526459B (zh) * 2016-12-28 2024-01-16 深圳市华力宇电子科技有限公司 高性能射频遥控自动化测试系统及其方法

Similar Documents

Publication Publication Date Title
US8237462B2 (en) Method for wafer-level testing of integrated circuits
TWI757437B (zh) 檢查系統、以及檢查系統之故障解析及預測方法
EP2220509B1 (en) Semiconductor device test system
KR20080058343A (ko) 싱귤레이션된 다이를 테스트하는 장치 및 방법
KR20060128642A (ko) 반도체 디바이스의 검사 장치
CN208507632U (zh) 一种晶圆测试成品率实时监控系统
CN104062534A (zh) 针对短路测试集成电路封装
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
KR100891328B1 (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
KR20100011117A (ko) 패턴이 형성된 프로브 카드 테스트용 플레이트
KR20080002496A (ko) 반도체소자의 테스트 시스템
KR101310404B1 (ko) 에스램을 이용한 에러 캐치 램이 구현된 테스트 장치
US8928346B2 (en) Method for an improved checking of repeatability and reproducibility of a measuring chain for semiconductor device testing
KR101781895B1 (ko) 멀티칩 패키지 테스트 시스템
CN102081138B (zh) 对半导体器件进行晶圆级老化测试的方法
US6693434B2 (en) Automated system for estimating ring oscillator reliability and testing AC response and method of operation thereof
JP2011215007A (ja) 試験装置及び試験方法
US6989684B2 (en) System for and method of assessing chip acceptability and increasing yield
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
KR101336345B1 (ko) 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치
TWI786702B (zh) 積體電路裝置之檢測系統、訊號源及電源供應裝置
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
JP2004095802A (ja) 半導体試験装置
JP2010165819A (ja) 半導体集積回路の試験装置、試験方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination