KR20100011117A - 패턴이 형성된 프로브 카드 테스트용 플레이트 - Google Patents

패턴이 형성된 프로브 카드 테스트용 플레이트 Download PDF

Info

Publication number
KR20100011117A
KR20100011117A KR1020080072185A KR20080072185A KR20100011117A KR 20100011117 A KR20100011117 A KR 20100011117A KR 1020080072185 A KR1020080072185 A KR 1020080072185A KR 20080072185 A KR20080072185 A KR 20080072185A KR 20100011117 A KR20100011117 A KR 20100011117A
Authority
KR
South Korea
Prior art keywords
test
probe
probe card
plate
type
Prior art date
Application number
KR1020080072185A
Other languages
English (en)
Inventor
원철호
Original Assignee
원철호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원철호 filed Critical 원철호
Priority to KR1020080072185A priority Critical patent/KR20100011117A/ko
Publication of KR20100011117A publication Critical patent/KR20100011117A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 패턴이 형성된 프로브 카드 테스트 기술에 관한 것으로, 특히 프로브 카드를 검증하는데 쓰이는 테스트용 플레이트에 프로브 카드의 프로브 니들과 접촉되는 플레이트 단자를 배치하고 프로브 카드 내부의 프로브 니들 연결관계에 따라 각 플레이트 단자를 구분하여 내부적으로 연결함으로써 프로브 카드를 오류없이 검증할 수 있는 프로브 카드 테스트 기술에 관한 것이다. 본 발명에 따르면 프로브 카드에 배치된 모든 프로브 니들에 대하여 각 프로브 니들의 내부적인 연결관계에 상관없이 프로브 카드 내의 전기적 개방(open)/단락(short) 상태와 접촉저항을 오류없이 동시에 테스트할 수 있는 효과가 있으며, 이에 따라 각 프로브 니들을 개별적으로 테스트하는 것에 비해 많은 시간을 단축할 수 있는 효과가 있다.
프로브 카드, 프로브 니들, 4 포인트 프로브, 반도체, 웨이퍼

Description

패턴이 형성된 프로브 카드 테스트용 플레이트{PATTERN FORMED PROBE CARD TEST PLATE}
본 발명은 패턴이 형성된 프로브 카드 테스트 기술에 관한 것으로, 특히 프로브 카드를 검증하는데 쓰이는 테스트용 플레이트에 프로브 카드의 프로브 니들과 접촉되는 플레이트 단자를 배치하고 프로브 카드 내부의 프로브 니들 연결관계에 따라 각 플레이트 단자를 구분하여 내부적으로 연결함으로써 프로브 카드를 오류없이 검증할 수 있는 프로브 카드 테스트 기술에 관한 것이다.
프로브 카드는 반도체의 동작을 검사하기 위하여 반도체 칩과 테스트 장비를 연결하는 장치이다. 반도체 제조 공정을 통해 웨이퍼 상에 칩 단위로 반도체 패턴이 형성된 후, 프로브 카드를 웨이퍼 위에 접촉시키고 전기 신호를 보낸 후 돌아오는 신호를 측정하여 불량 반도체 칩을 판별하게 된다.
도 1은 일반적인 프로브 카드 테스트 시스템의 구성도이다.
스테이지(7) 위에 웨이퍼(6)가 배치되며, 테스트 헤드(2) 아래에는 프로브 카드(4)가 장착된다. 프로브 카드(4)는 테스트 헤드(2)와 복수 개의 전기적 접속(3)을 통해 연결되며, 프로브 카드(4) 하단에는 웨이퍼를 검사하기 위한 복수 개의 프로브 니들(5)이 아래쪽을 향해 형성되어 있다. 테스트 헤드(2)는 테스터(1)와 연결되어 테스터(1)의 제어에 따라 웨이퍼 검사를 수행한다.
프로브 카드(4) 또는 웨이퍼(6)을 수직이동시켜 프로브 니들(5)과 웨이퍼(6)를 접촉시킨 후 테스터(1)에서 테스트 신호를 발생시키면 테스트 헤드(2)와 프로브 카드(4)를 통해 웨이퍼(6)로 테스트 신호가 전달된다.
그리고, 테스트 헤드(2)는 웨이퍼(6)에 의해 발생한 응답 데이터를 프로브 카드(4)를 통해 수신하고 이를 테스터(1)로 보낸다.
도 2는 4 포인트 프로브 방식을 이용하여 프로브 카드의 전기적 특성을 검사하는 원리를 설명한 도면이다.
정상적인 프로브 카드를 사용한다면 오류없이 웨이퍼를 검사할 수 있지만, 프로브 카드 내에 전기적 연결 상태가 좋지 않거나 연결이 끊어져 있는 경우에는 웨이퍼 검사가 제대로 이루어질 수 없다. 따라서, 프로브 카드 자체의 검증을 주기적으로 수행할 필요가 있다.
4 포인트 프로브 방식은 일정 간격으로 배치된 4개의 탐침을 이용하여 검사물질의 표면저항을 측정하는 방식으로서, 4개의 탐침 중 바깥쪽 2개의 탐침을 통해 전류를 인가하고 안쪽 2개의 탐침 사이의 전압을 측정하여 검사물질의 표면저항을 산출하는 방식이다.
위의 방식에 따라 특정 값의 전류를 인가하고 두 지점 사이의 전압을 측정한 후에는 일반적인 옴(Ohm)의 법칙을 적용하여 저항값을 산출할 수 있지만, 보다 정밀한 값을 산출하기 위해서는 검사물질의 두께를 고려한 공식을 이용하여 표면저항값을 산출한다.
프로브 카드의 전기적 특성을 검사하기 위해서는 하나의 통전된 형태의 웨이퍼를 검사물질로 사용한다. 따라서, 프로브 니들을 통해 전류가 인가되면 통전된 형태의 웨이퍼에 접촉된 프로브 니들은 모두 전기적으로 연결된 상태가 되며 웨이퍼의 표면저항값에 따라 웨이퍼 상의 전압 분포가 달라진다.
프로브 카드 테스트용 웨이퍼의 두께가 프로브 니들 사이의 간격보다 매우 큰 경우(t >> s)에는 아래의 [수학식 1]에 의해 웨이퍼의 벌크저항이 산출된다.
[수학식 1]
Figure 112008053268275-PAT00001
ρ : 벌크저항, s : 탐침(프로브 니들) 사이의 간격
그러나, 프로브 카드 테스트용 웨이퍼의 두께가 프로브 니들 사이의 간격보다 매우 작은 경우(t << s)에는 아래의 [수학식 2]에 의해 웨이퍼의 표면저항이 산출된다.
[수학식 2]
Figure 112008053268275-PAT00002
RS : 표면저항, k = π/ln2 = 4.53
이처럼, 통전된 플레이트 형태의 웨이퍼를 사용하여 프로브 카드의 전기적 특성을 검사할 경우 프로브 카드의 프로브 니들이 프로브 카드 상단의 테스트 단자와 일대일로 연결되어 있는 경우에는 큰 무리없이 프로브 카드를 검증하는 것이 가능하다.
하지만, 2개 이상의 프로브 니들이 한묶음으로 연결되어 하나의 테스트 단자와 연결되어 있는 경우에는 프로브 니들 중 하나의 연결상태에만 문제가 발생하더라도 나머지 프로브 니들을 통해 전기적으로는 연결상태가 유지되므로 내부적인 전기적 연결상태의 오류 발생을 감지할 수 없는 문제점이 있다.
예컨대, 일반적인 반도체 칩에는 파워 리드나 접지 리드가 여러 개 형성되어 있으므로, 이를 테스트하기 위한 프로브 카드에도 반도체 칩의 각 리드와 일대일 접촉되는 복수 개의 프로브 니들이 필요하지만 프로브 카드 상단의 테스트 단자는 하나만으로 형성되어 있는 경우가 있다. 이러한 경우에 통전된 플레이트 타입의 테스트용 웨이퍼를 통해서는 프로브 카드 내부의 전기적 연결 상태를 정밀하게 검증할 수 없는 문제점이 있다.
본 발명의 목적은 프로브 카드의 전기적 특성을 검사할 때 프로브 카드 내부의 연결방식에 영향을 받지 않고 오류없이 프로브 카드를 테스트할 수 있는 프로브 카드 테스트 기술을 제공하는 것이다.
본 발명에 따른 패턴이 형성된 프로브 카드 테스트용 플레이트는, 하부면에는 복수 개의 프로브 니들이 배치되고 상부면에는 프로브 니들과 전기적으로 연결된 복수 개의 테스트 단자가 배치되며, 테스트 단자 중 일부는 하나의 프로브 니들과 전기적으로 일대일 연결되며, 테스트 단자 중 일부는 복수 개의 프로브 니들과 전기적으로 연결되어 구성된 프로브 카드의 테스트를 위한 프로브 카드 테스트용 플레이트로서(이하, 테스트 단자와 전기적으로 일대일 연결된 프로브 니들을 '제 2 종 프로브 니들', 제 2 종 프로브 니들과 연결된 테스트 단자를 '제 2 종 테스트 단자', 2개 이상의 프로브 니들이 전기적으로 연결된 경우의 프로브 니들을 '제 1 종 프로브 니들', 제 1 종 프로브 니들과 연결된 테스트 단자를 '제 1 종 테스트 단자'라 함), 프로브 카드와 접촉시 프로브 카드의 제 2 종 프로브 니들과 일대일 접촉되는 복수 개의 제 2 종 플레이트 단자; 프로브 카드와 접촉시 프로브 카드의 제 1 종 프로브 니들과 일대일 접촉되는 복수 개의 제 1 종 플레이트 단자; 및 제 1 종 플레이트 단자를 제 2 종 플레이트 단자에 전기적으로 연결되도록 배선된 복 수 개의 도전성 라인;을 포함하여 구성된다.
또한, 본 발명에 따른 패턴이 형성된 프로브 카드 테스트용 플레이트의 도전성 라인은 제 1 종 플레이트 단자와 연결되지 않은 제 2 종 플레이트 단자에 대하여 제 2 종 플레이트 단자를 2개씩 쌍을 이루어 전기적으로 연결되도록 배선되는 것이 바람직하다.
또한, 본 발명에 따른 패턴이 형성된 프로브 카드 테스트용 플레이트에서 플레이트 단자는 테스트용 플레이트 표면을 분할하는 다이(die) 영역 중 하나 이상의 영역에 배치되는 것이 바람직하다.
또한, 본 발명에 따른 패턴이 형성된 프로브 카드 테스트용 플레이트에서 플레이트 단자는 테스트용 플레이트 표면을 분할하는 DUT(device under test) 영역 중 하나 이상의 영역에 배치되는 것이 바람직하다.
본 발명에 따른 패턴이 형성된 프로브 카드 테스트 시스템은, 하부면에는 복수 개의 프로브 니들이 배치되고 상부면에는 프로브 니들과 전기적으로 연결된 복수 개의 테스트 단자가 배치되며, 테스트 단자 중 일부는 하나의 프로브 니들과 전기적으로 일대일 연결되며, 테스트 단자 중 일부는 복수 개의 프로브 니들과 전기적으로 연결되어 구성된 프로브 카드(이하, 테스트 단자와 전기적으로 일대일 연결된 프로브 니들을 '제 2 종 프로브 니들', 제 2 종 프로브 니들과 연결된 테스트 단자를 '제 2 종 테스트 단자', 2개 이상의 프로브 니들이 전기적으로 연결된 경우의 프로브 니들을 '제 1 종 프로브 니들', 제 1 종 프로브 니들과 연결된 테스트 단자를 '제 1 종 테스트 단자'라 함); 프로브 카드와 접촉시 프로브 카드의 제 2 종 프로브 니들과 일대일 접촉되는 복수 개의 제 2 종 플레이트 단자와, 프로브 카드와 접촉시 프로브 카드의 제 1 종 프로브 니들과 일대일 접촉되는 복수 개의 제 1 종 플레이트 단자와, 제 1 종 플레이트 단자를 제 2 종 플레이트 단자에 전기적으로 연결되도록 배선된 복수 개의 도전성 라인을 포함하여 구성된 프로브 카드 테스트용 플레이트; 및 프로브 카드를 프로브 카드 테스트용 플레이트에 접촉시키고, 접촉 이후 도전성 라인에 의해 전기적으로 연결되는 2개의 테스트 단자에 대하여 한쪽 테스트 단자에 신호를 인가하여 반응을 측정하고, 신호가 인가된 테스트 단자의 반대쪽 테스트 단자에 신호를 인가하여 반응을 측정한 후, 두 반응을 통해 프로브 카드의 상태를 판정하는 프로브 카드 측정 장치;를 포함하여 구성된다.
또한, 본 발명에 따른 패턴이 형성된 프로브 카드 테스트 시스템에서 프로브 카드 테스트용 플레이트의 도전성 라인은 제 1 종 플레이트 단자와 연결되지 않은 제 2 종 플레이트 단자에 대하여 제 2 종 플레이트 단자를 2개씩 쌍을 이루어 전기적으로 연결하도록 배선되는 것이 바람직하다.
본 발명에 따른 패턴이 형성된 프로브 카드 테스트 방법은, 하부면에는 복수 개의 프로브 니들이 배치되고 상부면에는 프로브 니들과 전기적으로 연결된 복수 개의 테스트 단자가 배치되며, 테스트 단자 중 일부는 하나의 프로브 니들과 전기적으로 일대일 연결되며, 테스트 단자 중 일부는 복수 개의 프로브 니들과 전기적으로 연결되어 구성된 프로브 카드를 테스트하는 방법으로서(이하, 테스트 단자와 전기적으로 일대일 연결된 프로브 니들을 '제 2 종 프로브 니들', 제 2 종 프로브 니들과 연결된 테스트 단자를 '제 2 종 테스트 단자', 2개 이상의 프로브 니들이 전기적으로 연결된 경우의 프로브 니들을 '제 1 종 프로브 니들', 제 1 종 프로브 니들과 연결된 테스트 단자를 '제 1 종 테스트 단자'라 함), (A) 프로브 카드와 접촉시 프로브 카드의 제 2 종 프로브 니들과 일대일 접촉되는 복수 개의 제 2 종 플레이트 단자와, 프로브 카드와 접촉시 프로브 카드의 제 1 종 프로브 니들과 일대일 접촉되는 복수 개의 제 1 종 플레이트 단자와, 제 1 종 플레이트 단자를 제 2 종 플레이트 단자에 전기적으로 연결되도록 배선된 복수 개의 도전성 라인을 포함하여 구성된 프로브 카드 테스트용 플레이트를 마련하는 단계; (B) 프로브 카드를 프로브 카드 테스트용 플레이트 위에 프로브 니들과 플레이트 단자가 서로 대응되어 접촉되도록 배치하는 단계; (C) 접촉 이후 도전성 라인에 의해 전기적으로 연결되는 2개의 테스트 단자에 대하여 한쪽 테스트 단자에 신호를 인가하여 반응을 측정하는 단계; (D) 신호가 인가된 테스트 단자의 반대쪽 테스트 단자에 대하여 신호를 인가하여 반응을 측정하는 단계; 및 (E) 두 반응을 통해 프로브 카드의 상태를 판정하는 단계;를 포함하여 구성된다.
또한, 본 발명에 따른 패턴이 형성된 프로브 카드 테스트 방법은, 프로브 카드 테스트용 플레이트가 웨이퍼 형태로 구현되고 플레이트 단자가 웨이퍼 표면을 분할하는 다이(die) 또는 DUT 영역 중 하나 이상의 영역에 배치된 경우, (F) 프로브 카드를 프로브 카드 테스트용 플레이트로부터 분리하는 단계; (G) 프로브 카드의 미테스트 영역이 프로브 카드 테스트용 플레이트 위에 위치하도록 프로브 카드를 이동시키는 단계; (H) (B)-(G) 단계를 프로브 카드의 테스트 완료시까지 반복하는 단계; 를 더 포함하여 구성되는 것이 바람직하다.
또한, 본 발명에 따른 패턴이 형성된 프로브 카드 테스트 방법에서 (C)-(D) 단계는 테스트 단자에 펄스 신호를 인가한 후 펄스 신호가 반사되는데 걸린 소요시간을 측정하는 단계를 포함하고, (E) 단계는 소요시간의 길이를 통해 프로브 카드 내부의 개방(open)/단락(short)를 판정하는 단계;를 포함하여 구성되는 것이 바람직하다.
또한, 본 발명에 따른 패턴이 형성된 프로브 카드 테스트 방법에서 (C)-(D) 단계는 테스트 단자에 펄스 신호를 인가한 후 펄스 신호가 반사되어 되돌아온 반사값의 레벨을 측정하는 단계를 포함하고, (E) 단계는 반사값의 레벨을 통해 프로브 카드의 접촉저항을 산출하는 단계;를 포함하여 구성되는 것이 바람직하다.
본 발명에 따르면 프로브 카드에 배치된 모든 프로브 니들에 대하여 각 프로브 니들의 내부적인 연결관계에 상관없이 프로브 카드 내의 전기적 개방(open)/단락(short) 상태와 접촉저항을 오류없이 동시에 테스트할 수 있는 효과가 있으며, 이에 따라 각 프로브 니들을 개별적으로 테스트하는 것에 비해 많은 시간을 단축할 수 있는 효과가 있다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명에 따른 패턴이 형성된 프로브 카드 테스트용 플레이트의 구 성과 그에 따른 프로브 카드 접촉 실시예를 나타낸 도면이다.
프로브 카드(10)의 하부면에는 복수 개의 프로브 니들(13, 14)이 배치되어 웨이퍼나 테스트용 플레이트와 접촉되는 연결부위 역할을 한다. 그리고, 프로브 카드(10)의 상부면에는 프로브 니들(13, 14)과 전기적으로 연결되는 복수 개의 테스트 단자(11, 12)가 배치되어 있다.
테스트 단자(11, 12)는 외부의 테스트 장치로부터 전기 신호를 제공받으면 이를 프로브 니들(13, 14)로 제공하는 한편, 프로브 니들(13, 14)로부터 반응신호를 제공받으면 이를 외부의 테스트 장치로 제공하는 역할을 한다.
프로브 카드(10)의 프로브 니들 중 일부는 2개 이상이 서로 전기적으로 연결되어 있는 프로브 니들(13)이며, 다른 일부는 단독으로 연결되어 있는 프로브 니들(14)이다. 본 명세서 상에서는 2개 이상의 프로브 니들이 전기적으로 연결된 경우의 프로브 니들(13)을 '제 1 종 프로브 니들'로 부르고, 테스트 단자와 전기적으로 일대일 연결된 프로브 니들을 '제 2 종 프로브 니들'로 부르기로 한다. 또한, 제 1 종 프로브 니들(13)과 연결된 테스트 단자(11)를 '제 1 종 테스트 단자'로 부르고, 제 2 종 프로브 니들(14)과 연결된 테스트 단자(12)를 '제 2 종 테스트 단자'로 부르기로 한다.
프로브 카드 테스트용 플레이트(20)에는 복수 개의 플레이트 단자(21, 22)가 패턴화되어 배치된다. 이때, 프로브 카드 테스트용 플레이트(20)는 테스트하려는 프로브 카드(10)에 맞게 각 단자의 배치가 대응되도록 제작된다.
플레이트 단자 중 일부(21)는 제 1 종 프로브 니들(13)과 접촉되는 위치에 배치되도록 제작된다. 또한, 플레이트 단자 중 다른 일부(22)는 제 2 종 프로브 니들(14)과 접촉되는 위치에 배치되도록 제작된다.
이상의 프로브 카드(10) 및 프로브 카드 테스트용 플레이트(20)의 각 구성요소를 도 3을 통해 정리하면 다음과 같다. 제 1 종 테스트 단자(11)는 도시된 7개의 테스트 단자 중 맨 좌측 테스트 단자이며, 제 2 종 테스트 단자(12)는 나머지 우측 6개의 테스트 단자이다. 또한, 제 1 종 프로브 니들(13)은 도시된 9개의 프로브 니들 중 좌측 3개의 프로브 니들이며, 제 2 종 프로브 니들(14)은 나머지 우측 6개의 프로브 니들이다. 그리고, 제 1 종 플레이트 단자(21)는 도시된 8개의 플레이트 단자 중 좌측 3개의 플레이트 단자이며, 제 2 종 플레이트 단자(22)는 나머지 우측 5개의 플레이트 단자이다.
이때, 프로브 카드 테스트용 플레이트(20)의 각 플레이트 단자(21, 22)는 내부적으로 전기적으로 연결되도록 구성되는데, 제 1 종 플레이트 단자(21)는 반드시 제 2 종 플레이트 단자(22)와 연결되도록 양쪽 플레이트 단자 사이에 도전성 라인(23)이 배선된다. 그러나, 제 2 종 플레이트 단자(22)는 반드시 제 1 종 플레이트 단자(21)와 연결될 필요는 없다.
또한, 테스트용 플레이트는 프로브 카드의 전체 프로브 니들과 한번에 접촉되어 테스트를 진행할 수 있도록 구성될 수도 있지만, 그렇지 않고 프로브 카드의 일부 영역만 테스트하도록 구성될 수도 있다.
즉, 프로브 카드는 일반적으로 웨이퍼 상의 여러 개의 다이(die)를 동시에 검사할 수 있도록 프로브 니들이 배치되므로 프로브 카드는 동일한 구성을 갖는 영 역이 반복적으로 배치된 형태로 파악할 수 있다.
따라서, 테스트용 플레이트를 웨이퍼 형태로 구현하고 플레이트 단자를 웨이퍼 표면을 분할하는 다이(die) 영역 중 하나 또는 몇 개의 영역에만 배치함으로써 프로브 카드 테스트용 플레이트의 구성을 보다 간단하게 할 수 있다. 이 경우에는 프로브 카드를 한꺼번에 검사할 수 없으므로 프로브 카드 또는 테스트용 플레이트를 이동시켜가면서 검사를 수행해야 한다.
또는, 플레이트 단자를 웨이퍼 표면을 분할하는 DUT(device under test) 영역 중 하나 이상의 영역에 배치함으로써 다이(die) 영역보다는 좀 더 넓은 범위에 걸쳐 프로브 카드를 검사하도록 구성하는 것도 가능하다.
이때, 테스트용 플레이트를 반드시 웨이퍼 형태로 구현할 필요는 없으며 일반적인 플레이트로 구현할 수도 있다. 즉, 일반적인 플레이트 표면을 다이(die) 또는 DUT 영역으로 분할했을 때 그 중 하나 또는 일부 영역에 플레이트 단자를 배치함으로써 테스트용 플레이트를 보다 저비용으로 제작할 수 있다.
이상의 구성을 갖는 프로브 카드 테스트용 플레이트와 프로브 카드를 이용하여 프로브 카드를 테스트하기 위해서는 프로브 카드와 외부 연결된 프로브 카드 측정 장치가 필요하다.
프로브 카드 측정 장치(미도시)는 프로브 카드(10)를 프로브 카드 테스트용 플레이트(20)에 접촉시키고, 접촉 이후 도전성 라인(23)에 의해 전기적으로 연결되는 2개의 테스트 단자에 대하여 한쪽 테스트 단자(P1)에 신호를 인가(F1)하여 반응 을 측정(S1)하고, 신호가 인가된 테스트 단자의 반대쪽 테스트 단자(P2)에 신호를 인가하여(F2) 반응을 측정한 후(S2), 측정된 두 반응을 통해 프로브 카드의 상태를 판정한다. 프로브 카드의 상태를 판정하는 방법에 대해서는 이후 도 5를 통해 보다 상세히 설명하기로 한다.
도 4는 도 3의 프로브 카드 테스트용 플레이트의 각 플레이트 단자를 연결하는 도전성 라인의 연결상태를 구체적으로 나타낸 도면이다.
앞서 도 3에서 설명한 바와 같이 2개 이상 연결된 프로브 니들과 접촉되는 플레이트 단자를 제 1 종 플레이트 단자로 명명하였으며, 단독으로 연결된 프로브 니들과 접촉되는 플레이트 단자를 제 2 종 플레이트 단자로 명명하였다.
또한, 제 1 종 플레이트 단자는 반드시 제 2 종 플레이트 단자와 도전성 라인을 통해 연결되어야 하지만, 제 2 종 플레이트 단자에 대해서는 그러한 제약 조건이 없음을 언급하였다.
도 4에 도시된 바와 같이 3개의 제 1 종 플레이트 단자(21)는 모두 제 2 종 플레이트 단자(22)와 각각 연결되어 있지만, 제 2 종 플레이트 단자(22) 중에는 제 1 종 플레이트 단자(21)와 연결되지 않고 제 2 종 플레이트 단자(22) 끼리 연결된 것도 있다. 경우에 따라, 제 2 종 플레이트 단자(22) 중에는 다른 플레이트 단자와 연결되지 않은 것도 있다.
프로브 카드 테스트용 플레이트(20)를 이와 같이 구성하는 이유는, 제 1 종 플레이트 단자(21)를 제 2 종 플레이트 단자(22)와 연결할 경우 프로브 카드(10)의 제 1 종 프로브 니들(13)이 각각 서로 다른 제 2 종 테스트 단자(12)와 전기적으로 연결되기 때문이다.
즉, 여러 개의 제 1 종 프로브 니들(13)이 동일한 제 1 종 테스트 단자(11)와 연결되어 있다 하더라도 테스트용 플레이트(20)을 접촉시킴으로써 각각 서로 다른 제 2 종 테스트 단자(12)로 분리되어 연결되므로, 프로브 카드 테스트시 제 2 종 테스트 단자(12)를 달리해가면서 검사를 수행하면 어느 프로브 니들에 문제가 발생했는지를 파악할 수 있다.
그러나, 제 2 종 프로브 니들(14)의 경우에는 위와 같은 상황을 고려할 필요가 없으므로 어떠한 방식으로 연결되더라도 정상적인 테스트를 수행할 수 있다.
경우에 따라서는, 통전된 플레이트 형태의 테스트용 웨이퍼를 먼저 사용하여 제 2 종 프로브 니들(14)의 연결 상태를 먼저 테스트한 후에 본 발명에 따른 프로브 카드 테스트용 플레이트(20)를 사용하여 남은 제 1 종 프로브 니들(13)에 대해서만 테스트를 수행할 수도 있으며, 이 경우에는 프로브 카드 테스트용 플레이트(20)의 제 1 종 플레이트 단자(21)와 연결되지 않은 제 2 종 플레이트 단자(22)에 대해서는 별도의 연결 구성을 생략한 채로 테스트용 플레이트(20)를 구성할 수도 있다.
도 5는 본 발명에 따른 프로브 카드 테스트 방법의 전체 동작과정을 나타낸 순서도이다.
먼저, 도 3과 도 4를 통해 설명한 본 발명에 따른 프로브 카드 테스트용 플레이트(20)를 스테이지 위에 올려놓는다(ST10).
그 다음으로, 프로브 카드(10)를 프로브 카드 테스트용 플레이트(20) 위에 프로브 니들(13, 14)과 플레이트 단자(21, 22)가 서로 대응되어 접촉되도록 배치한다(ST20).
프로브 니들과 플레이트 단자가 맞게 접촉되면, 프로브 카드의 프로브 니들 중 2개 이상이 전기적으로 묶여서 연결된 프로브 니들은 프로브 카드 테스트용 플레이트의 플레이트 단자를 통해 프로브 카드의 서로 다른 단일 프로브 니들로 각각 분리되어 전기적으로 연결된다.
이처럼 프로브 카드와 프로브 카드 테스트용 플레이트를 접촉시킨 이후, 프로브 카드(10)의 외부에 연결된 프로브 카드 측정 장치가 도전성 라인에 의해 전기적으로 연결되는 2개의 테스트 단자에 대하여 한쪽 테스트 단자에 신호를 인가하여 반응을 측정한다(ST30).
프로브 카드 테스트용 플레이트를 접촉시킨 이후의 각 테스트 단자(11, 12) 간의 연결 관계에 대해서는 프로브 카드(10)와 프로브 카드 테스트용 플레이트(20)의 내부구성에 맞게 미리 표 형태의 데이터로 생성되어 프로브 카드 측정 장치에 저장해 놓도록 구성할 수 있다.
따라서, 프로브 카드 측정 장치는 테스트 단자 간의 연결 관계를 도시한 데이터를 참조하여 서로 연결된 2개의 테스트 단자를 파악하여 한쪽 테스트 단자에 신호를 인가하고 반응을 측정한다.
그리고, 프로브 카드 측정 장치가 앞서 신호가 인가된 테스트 단자의 반대쪽 테스트 단자에 대하여 신호를 인가하여 반응을 측정한다(ST40). 따라서, 서로 연결된 양쪽 테스트 단자를 모두 측정하게 된다.
그 다음으로, 측정된 양쪽 테스트 단자로부터 측정된 두 종류의 반응을 통해 프로브 카드의 상태를 판정한다(ST50).
예컨대, 테스트 단자에 펄스 신호를 인가한 후 펄스 신호가 반사되는데 걸린 소요시간을 측정하여 프로브 카드 내부의 개방(open)/단락(short)를 판정할 수 있다. 이 경우 펄스 신호가 반사되는데 걸린 소요시간이 기준값보다 작으면 내부에 개방(open)이 발생하여 펄스 신호가 더 이상 진행하지 못하고 빨리 되돌아온 것으로 파악할 수 있으며, 소요시간이 기준값보다 크거나 펄스 신호가 돌아오지 않으면 단락(short)이 발생한 것으로 파악할 수 있다.
또한, 테스트 단자에 펄스 신호를 인가한 후 펄스 신호가 반사되어 되돌아온 반사값의 레벨을 측정하여 프로브 카드의 접촉저항을 산출할 수도 있다.
이후, 프로브 카드 테스트용 플레이트(20)가 프로브 카드(10)의 일부 영역만 검사하도록 웨이퍼 및 일반 플레이트의 표면을 분할하는 다이(die) 영역이나 DUT 영역 중 하나 또는 몇 개의 영역에만 플레이트 단자를 형성한 경우에는 프로브 카드(10)나 테스트용 플레이트(20)를 이동시켜 가면서 테스트를 진행해야 한다.
이를 위해서 프로브 카드(10)를 프로브 카드 테스트용 플레이트(20)로부터 분리하고(ST70), 프로브 카드의 미테스트 영역이 프로브 카드 테스트용 플레이트 위에 위치하도록 프로브 카드를 이동시킨다(ST80). 그리고, 앞서 언급한 프로브 카 드를 테스트용 플레이트에 접촉시켜 테스트를 진행하는 과정을 프로브 카드의 테스트 완료시까지 반복함으로써 프로브 카드 전체 영역에 대한 테스트가 진행된다.
이상에서 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 일반적인 프로브 카드 테스트 시스템의 구성도,
도 2는 4 포인트 프로브 방식을 이용하여 프로브 카드의 전기적 특성을 검사하는 원리를 설명한 도면,
도 3은 본 발명에 따른 패턴이 형성된 프로브 카드 테스트용 플레이트의 구성과 그에 따른 프로브 카드 접촉 실시예를 나타낸 도면,
도 4는 도 3의 프로브 카드 테스트용 플레이트의 각 플레이트 단자를 연결하는 도전성 라인의 연결상태를 구체적으로 나타낸 도면,
도 5는 본 발명에 따른 프로브 카드 테스트 방법의 전체 동작과정을 나타낸 순서도이다.

Claims (4)

  1. 하부면에는 복수 개의 프로브 니들이 배치되고 상부면에는 상기 프로브 니들과 전기적으로 연결된 복수 개의 테스트 단자가 배치되며, 상기 테스트 단자 중 일부는 하나의 프로브 니들과 전기적으로 일대일 연결되며, 상기 테스트 단자 중 일부는 복수 개의 프로브 니들과 전기적으로 연결되어 구성된 프로브 카드의 테스트를 위한 프로브 카드 테스트용 플레이트로서(이하, 테스트 단자와 전기적으로 일대일 연결된 프로브 니들을 '제 2 종 프로브 니들', 상기 제 2 종 프로브 니들과 연결된 테스트 단자를 '제 2 종 테스트 단자', 2개 이상의 프로브 니들이 전기적으로 연결된 경우의 상기 프로브 니들을 '제 1 종 프로브 니들', 상기 제 1 종 프로브 니들과 연결된 테스트 단자를 '제 1 종 테스트 단자'라 함),
    상기 프로브 카드와 접촉시 상기 프로브 카드의 제 2 종 프로브 니들과 일대일 접촉되는 복수 개의 제 2 종 플레이트 단자;
    상기 프로브 카드와 접촉시 상기 프로브 카드의 제 1 종 프로브 니들과 일대일 접촉되는 복수 개의 제 1 종 플레이트 단자; 및
    상기 제 1 종 플레이트 단자를 상기 제 2 종 플레이트 단자에 전기적으로 연결되도록 배선된 복수 개의 도전성 라인;
    을 포함하여 구성되는 프로브 카드 테스트용 플레이트.
  2. 청구항 1에 있어서,
    상기 도전성 라인은 제 1 종 플레이트 단자와 연결되지 않은 제 2 종 플레이트 단자에 대하여 상기 제 2 종 플레이트 단자를 2개씩 쌍을 이루어 전기적으로 연결되도록 배선된 것을 특징으로 하는 프로브 카드 테스트용 플레이트.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 플레이트 단자는 상기 테스트용 플레이트 표면을 분할하는 다이(die) 영역 중 하나 이상의 영역에 배치되는 것을 특징으로 하는 프로브 카드 테스트용 플레이트.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 플레이트 단자는 상기 테스트용 플레이트 표면을 분할하는 DUT(device under test) 영역 중 하나 이상의 영역에 배치되는 것을 특징으로 하는 프로브 카드 테스트용 플레이트.
KR1020080072185A 2008-07-24 2008-07-24 패턴이 형성된 프로브 카드 테스트용 플레이트 KR20100011117A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080072185A KR20100011117A (ko) 2008-07-24 2008-07-24 패턴이 형성된 프로브 카드 테스트용 플레이트

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080072185A KR20100011117A (ko) 2008-07-24 2008-07-24 패턴이 형성된 프로브 카드 테스트용 플레이트

Publications (1)

Publication Number Publication Date
KR20100011117A true KR20100011117A (ko) 2010-02-03

Family

ID=42085628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072185A KR20100011117A (ko) 2008-07-24 2008-07-24 패턴이 형성된 프로브 카드 테스트용 플레이트

Country Status (1)

Country Link
KR (1) KR20100011117A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288105B1 (ko) * 2011-11-21 2013-07-22 바이옵트로 주식회사 측정 장치
KR20150014394A (ko) * 2013-07-29 2015-02-06 도쿄엘렉트론가부시키가이샤 프로브 장치
KR20160044287A (ko) * 2014-10-15 2016-04-25 주식회사 에스에이치엘 프로브 카드 검사용 테스트 헤드
US9696402B2 (en) 2013-12-17 2017-07-04 Samsung Electronics Co., Ltd. Probe card inspection apparatus
KR20210053151A (ko) * 2019-10-30 2021-05-11 프린코 코포레이션 프로브 카드 장치
CN116699475A (zh) * 2023-08-09 2023-09-05 湖南恩智测控技术有限公司 基于源表的远端采样接触检测系统、方法及源表装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288105B1 (ko) * 2011-11-21 2013-07-22 바이옵트로 주식회사 측정 장치
KR20150014394A (ko) * 2013-07-29 2015-02-06 도쿄엘렉트론가부시키가이샤 프로브 장치
US9696402B2 (en) 2013-12-17 2017-07-04 Samsung Electronics Co., Ltd. Probe card inspection apparatus
KR20160044287A (ko) * 2014-10-15 2016-04-25 주식회사 에스에이치엘 프로브 카드 검사용 테스트 헤드
KR20210053151A (ko) * 2019-10-30 2021-05-11 프린코 코포레이션 프로브 카드 장치
CN116699475A (zh) * 2023-08-09 2023-09-05 湖南恩智测控技术有限公司 基于源表的远端采样接触检测系统、方法及源表装置
CN116699475B (zh) * 2023-08-09 2023-10-27 湖南恩智测控技术有限公司 基于源表的远端采样接触检测系统、方法及源表装置

Similar Documents

Publication Publication Date Title
KR101384714B1 (ko) 반도체 검사장치
KR20120104812A (ko) 반도체 디바이스 테스트 장치 및 방법
KR20100011117A (ko) 패턴이 형성된 프로브 카드 테스트용 플레이트
WO2006073736A2 (en) Probe head arrays
KR101421051B1 (ko) 반도체 검사장치
US6727712B2 (en) Apparatus and methods for testing circuit boards
US7323897B2 (en) Mock wafer, system calibrated using mock wafer, and method for calibrating automated test equipment
US6724181B2 (en) Method of calibrating a test system for semiconductor components, and test substrate
KR100638330B1 (ko) 도체장치 검사용 어댑터
US7795891B2 (en) Tester with low signal attenuation
JP5208787B2 (ja) 回路基板検査装置および回路基板検査方法
JP3730340B2 (ja) 半導体試験装置
US8928346B2 (en) Method for an improved checking of repeatability and reproducibility of a measuring chain for semiconductor device testing
EP1415166B1 (en) Apparatus and method for testing bare circuit boards
CN110398631B (zh) 电路板检测组件
US20110254579A1 (en) Semiconductor test method and semiconductor test system
JP2010122108A (ja) プローブカード及びそれを用いたテスト方法半導体試験装置
KR100882425B1 (ko) 멀티 사이트 테스트용 프로브카드
WO2022134522A1 (zh) 测试机台及测试方法
KR102205616B1 (ko) 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템
CN219641747U (zh) 电性测试装置
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
KR20080002496A (ko) 반도체소자의 테스트 시스템
PH12013000165A1 (en) Device and method for testing electronic component devices on a carrier or a substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee