KR102205616B1 - 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템 - Google Patents

시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템 Download PDF

Info

Publication number
KR102205616B1
KR102205616B1 KR1020190047994A KR20190047994A KR102205616B1 KR 102205616 B1 KR102205616 B1 KR 102205616B1 KR 1020190047994 A KR1020190047994 A KR 1020190047994A KR 20190047994 A KR20190047994 A KR 20190047994A KR 102205616 B1 KR102205616 B1 KR 102205616B1
Authority
KR
South Korea
Prior art keywords
dut
probe card
application board
system application
test
Prior art date
Application number
KR1020190047994A
Other languages
English (en)
Other versions
KR20200124541A (ko
Inventor
신종경
이창원
방두환
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020190047994A priority Critical patent/KR102205616B1/ko
Publication of KR20200124541A publication Critical patent/KR20200124541A/ko
Application granted granted Critical
Publication of KR102205616B1 publication Critical patent/KR102205616B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Abstract

시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템이 개시된다. 본 발명의 일 실시 예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템은, DUT가 안착되는 복수개의 안착부가 서로 이격 마련된 사각형상의 테스트 존을 가지는 프로브 카드; DUT에 대한 전기적 검사를 수행하기 위한 테스터를 내부에 포함하는 테스터 헤드; 상기 프로브 카드와 상기 테스터 헤드 사이에 마련되고, 전자부품 소자가 실장된 시스템 응용 보드; 및 상기 프로브 카드와 상기 시스템 응용 보드 사이에 마련되고, 상기 전자부품 소자와 상기 DUT를 전기적으로 연결하기 위해 수직방향에서 상기 안착부 및 상기 전자부품 소자와 나란한 위치에 접속 단자가 마련된 포고 타워를 포함할 수 있다.

Description

시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템{DUT TEST SYSTEM COMBINED WITH SYSTEM APPLICATION BOARD AND RECTANGULAR SHAPED PROBE CARD}
본 발명은 테스트 시스템에 관한 것으로, 더욱 상세하게는 테스트 공간 효율을 향상시켜 한번에 테스트할 수 있는 DUT의 수를 늘린 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템 에 관한 것이다.
반도체 소자와 같은 전자 부품은 생산 후 출하하기에 앞서 테스트를 거쳐야 한다. 반도체 소자의 입출력 단자를 테스트 신호 발생 회로에 연결하여 반도체 소자에 대한 전기적 특성 검사, 기능 검사(function test), 신뢰성 평가 등 다양한 성능 테스트를 거치게 된다. 반도체 소자를 테스트함으로써 출하 전 결함이 발견된 반도체 소자를 검출, 제거함으로써 제품의 신뢰성을 보장하게 된다. 이러한 반도체 소자 테스트는 반도체 제조에 있어서 필수공정에 해당한다.
도 1a와 도 1b는 종래의 반도체 테스트 장치를 보여주는 개념도이다. 종래의 반도체 테스트 장치는, 도 1a와 도 1b에 도시된 바와 같이, DUT(device under test)가 장착되는 프로브 카드(probe card), DUT에 대한 테스트를 수행하는 테스트 헤드(test head), 프로브 카드와 테스트 헤드 사이에서 서로를 연결하는 하이픽스 보드(hi-fix board)(또는 케이블 유닛)로 구성되었다. 하이픽스 보드의 경우 케이블에 의해 프로브 카드와 연결되고 규격화된 커넥터에 의해 테스트 헤드와 연결된다.
도 1a 및 도 1b와 같이 기존에는 DUT의 검사 및 측정에 필요한 수동소자와 능동소자 등의 전자부품 소자들을 프로브 카드 상의DUT가 배치되는 DUT 사이트의 주위 영역으로서 전자부품 소자 실장 사이트에 실장하였다.
도 1a 및 도 1b와 같이 일반적인 프로브 카드는 원형으로 제작된다. 하이픽스 보드 하면의 커넥터를 프로브 카드의 중앙부에 대해 방사상 위치시키고 테스터 신호를 전송하기 위한 케이블(trace)을 일일이 일정 길이로 맞춰야 하는 등 작업 공정에 어려움이 있었다. 많은 수의 테스트 핀을 프로브 카드에 싣고 프로브 카드 중심방향으로 테스트 신호를 집중시키며, 테스트 헤드와 DUT 간의 신호 전송 손실을 줄이기 위함이다.
원형의 프로브 카드는 전자부품 소자들과 DUT간의 전기적으로 절연시키기 위해 이격시키는 중 인접한 전자부품 소자들과 DUT 간의 이격거리, 전기적 절연, 배치공간 확보 등을 이유로 프로브 카드 상에 DUT를 실장할 수 없는 데드존(dead zone)이 발생하는 등 크기 제약상 한계가 있었다.
전자부품 소자를 프로브 카드 상에 실장할 경우, 프로브 카드의 부피가 늘어나고 프로브 카드의 설계, 제작 단가가 높아진다. 나아가 테스트할 수 있는 DUT를 여러 개로 확장하는데 공간 제약이 커 프로브 카드의 공간 활용(space resource)상 한계가 있었다.
테스트 처리량을 늘리기 위해 DUT마다 요구되는 테스트 핀(test pin) 수가 점차 증가하고 있다. 한 번에 병렬적으로 테스트를 수행할 수 있도록 프로브 카드 상에 실장되는 전자부품 소자의 개수 또한 증가되나, 실장할 수 있는 프로브 카드의 크기가 제한되어 문제점이 있었다.
따라서 프로브 카드의 제한된 면적과 실장된 다른 전자부품 소자의 면적 차지 등 공간적 제약으로 인해 프로브 카드에는 하나의 DUT를 실장하여 테스트할 수 밖에 없었다. 종래의 반도체 테스트 장비에 의하면 각각의 DUT마다 개별 테스트 동작을 수행해야 하므로, 동시에 다량의 DUT 테스트가 요구되는 최근 수요에 부합하지 않는 문제점이 있었다.
테스트 헤드와 DUT가 탑재된 프로브 카드 사이의 신호 전달을 위한 접촉 방식으로는 커넥터 투 케이블(connector to cable) 방식에 의하고 있다. 신호 접속 단자에 의해 프로브 카드와 하이픽스 보드가 연결된다. 이때 하이픽스 보드와 프로브 카드의 신호 접속 단자들은 수직 방향에서 서로 이격되어 위치한다. 따라서 프로브 카드와 하이픽스 보드를 연결하기 위해서는 탄력적으로 길이 조절이 가능하며 상하 방향의 이격된 접속 단자들 간 공간에 맞게 변형이 가능한 케이블을 연결부재로 사용한다. 케이블을 이용해 연결시 신호처리 길이를 일정하게 맞추기 어렵고 신호처리길이가 길어져 처리성능이 저하되는 문제점이 있었다.
이러한 종래의 반도체 테스트 장치에 관한 기술은, 한국공개특허 제10-2017-0022999호(발명의 명칭: 피시험장치 및 테스트 전자 장치 사이의 애플리케이션 공간에서 신호를 전송하기 위한 구조)가 개시된 바 있다.
한국공개특허 제10-2017-0022999호(공개일자: 2017.03.02.)
본 발명이 해결하고자 하는 일 기술적 과제는, 한번에 테스트를 수행할 수 있는 DUT의 수를 늘리고 테스트 신호 품질을 향상시켜 테스트 신뢰성을 높일 수 있는 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 프로브 카드 공간 활용도가 높아져 고집적화, 병렬 테스트 지원이 가능한 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 제공하는 데 있다.
상기 기술적 과제를 해결하기 위해, 본 발명은 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 제공한다.
본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT테스트 시스템은, DUT가 안착되는 복수개의 안착부가 서로 이격 마련된 사각형상의 테스트 존을 가지는 프로브 카드; DUT에 대한 전기적 검사를 수행하기 위한 테스터를 내부에 포함하는 테스터 헤드; 상기 프로브 카드와 상기 테스터 헤드 사이에 마련되고, 전자부품 소자가 실장된 시스템 응용 보드; 및 상기 프로브 카드와 상기 시스템 응용 보드 사이에 마련되고, 상기 전자부품 소자와 상기 DUT를 전기적으로 연결하기 위해 수직방향에서 상기 안착부 및 상기 전자부품 소자와 나란한 위치에 접속 단자가 마련된 포고 타워를 포함할 수 있다.
일 실시예에 따르면, 상기 안착부는 상기 DUT와의 전기적 연결을 위하여 DUT 접속 단자에 물리적으로 접속하는 접속 니들을 포함할 수 있다.
일 실시예에 따르면, 상기 안착부는 상기 접속 단자와 수직방향으로 서로 대향할 수 있다.
일 실시예에 따르면, 상기 시스템 응용 보드에는 커패시터, 릴레이, 전원조정기 및 레지스터로 구성된 전자부품 소자 중 하나 이상이 선택되어 실장될 수 있다.
일 실시예에 따르면, 상기 접속 단자는 포고 핀 인터포저로 이루어질 수 있다.
본 발명의 실시 예에 따르면, 프로브 카드 상에 복수개의 DUT를 마련하고 각종 전자부품 소자를 별도의 시스템 응용 보드 상에 실장함으로써 테스트 공간 효율을 향상시켜 한번에 테스트를 수행할 수 있는 DUT의 수를 늘릴 수 있는 이점이 있다.
본 발명의 다른 실시 예에 따르면, 프로브 카드 상에 복수개의 DUT를 마련하고 각종 전자부품 소자를 별도의 시스템 응용 보드 상에 실장함으로써 복수의 DUT들을 테스트하는데 소요되는 시간과 비용을 감소시키며 제품 생산 효율성을 향상시키는 이점이 있다.
본 발명의 또다른 실시 예에 따르면, 안착부가 접속 단자와 수직방향에서 서로 대향하도록 마련되어, DUT와 테스트 헤드 간 접속 거리를 최단길이로 하여 신호 처리 길이를 최소화함은 물론 신호 및 전력 손실을 감소시킨 이점이 있다.
도 1a와 도 1b는 종래의 반도체 테스트 장치를 보여주는 개념도이다.
도 2는 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 보여주는 정면도이다.
도 3은 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 보여주는 평면도이다.
도 4는 본 발명의 일 실시예에 의한 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 소요시간을 종래의 반도체 테스트 장치와 비교한 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 형상 및 크기는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
이하에서는, 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 구성하는 각 구성요소에 대하여 상세히 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 보여주는 정면도이고, 도 3은 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템을 보여주는 평면도이며, 도 4(a)와 도 4(b)는 본 발명의 일 실시예에 의한 DUT 테스트 소요시간을 종래의 반도체 테스트 장치와 비교한 그래프이다.
시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템은, 외부 전원을 공급받아 DUT(100)에 필요한 전원전압을 인가하여 DUT(100)와 신호를 주고 받으며 오픈/쇼트 테스트, 커패시터 용량 검사 등의 다양한 검사를 수행할 수 있다.
도 2와 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템은, DUT(100), DUT(100)가 안착되는 프로브 카드(200), DUT(100)에 대한 전기적 검사를 수행하기 위한 테스터(미도시)를 내부에 포함하는 테스터 헤드(300), 프로브 카드(200)와 테스트 헤드(300) 사이에 위치하는 시스템 응용 보드(400), 프로브 카드(200)와 시스템 응용 보드(400) 사이에 위치하는 포고 타워(500)를 포함할 수 있다.
DUT(100)는 메모리 반도체 또는 AP(application processor), CIS(cmos image sensor), DDI(display driver IC)와 같은 비메모리 반도체가 이에 해당될 수 있다. 복수개의 DUT(100)는, 후술할 하나의 프로브 카드(200) 상에 컨택되어 테스트될 수 있다.
프로브 카드(200)는, DUT(100)가 안착된 상태에서 후술할 테스트 헤드(300), 시스템 응용 보드(400) 및 포고 타워(500)와의 전기적 연결을 매개한다. 프로브 카드(200)는, DUT(100)와 전기적, 물리적으로 접속될 수 있다. 프로브 카드(200)는, 테스트 존(210)을 가질 수 있다. 프로브 카드(200)는, 사각의 판상 형상을 가질 수 있다.
테스트 존(210)은, 프로브 카드(200) 중 DUT(100)가 안착되어 실질적으로 테스트가 수행되는 영역일 수 있다. 테스트 존(210)은, 테스트 헤드(300), 시스템 응용 보드(400) 및 포고 타워(500)와 수직 방향에서 대응되는 형상을 가질 수 있다. 이에 따라 프로브 카드(200)와 테스트 헤드(300), 시스템 응용 보드(400), 포고 타워(500)의 공간 배치상 각각의 연결수단 간에 서로 대향하도록 배치될 수 있다.
테스트 존(210)에는, 복수개의 DUT(100)를 테스트 하기 위해 복수개의 안착부(220)가 서로 이격 마련될 수 있다. 테스트 존(210)은 사각형상을 가질 수 있다. 이에 대응하여 프로브 카드(200) 또한 사각형상을 가질 수 있다. 테스트 존(210)이 사각형상을 가짐으로써, 사각형상을 가지는 복수개 DUT(100)의 공간배치 효율을 높일 수 있다. 사각형상의 테스트 존(210)은, DUT(100)가 안착되는 안착부(220)를 복수개 포함할 수 있다.
안착부(220)는 DUT(100)가 안착되는 영역일 수 있다. 복수개의 안착부(220)는 테스트 존(210) 안에서 서로 일정간격 이격되어 마련될 수 있다. 안착부(220)는, 테스트 존(210) 안의 주변 영역에 의해 서로 이격되어 전기적 절연될 수 있다. 안착부(220)는, 복수개의 DUT(100)와 대응되는 개수로 마련될 수 있다.
프로브 카드(200)에서 기존 전자부품 소자가 실장되던 공간만큼 복수개의 DUT(100)를 실장할 수 있고, 사각의 프로브 카드(200) 상에 공간 배치 효율을 높이고 시스템 응용 보드(400)와 포고 타워(500) 간의 배치관계 등을 고려해 다수의 DUT를(100) 추가 실장하여 테스트할 수 있다.
안착부(220)는, DUT(100)와 전기적으로 연결되도록 접속 니들(230)을 포함할 수 있다. 접속 니들(230)은, DUT 하면 상 DUT 접속 단자에 물리적으로 연결되어 DUT(100)와 프로브 카드(200)를 전기적 또는 물리적으로 접속시킬 수 있다.
안착부(220)는, DUT접속 단자와 수직방향으로 서로 대향하도록 위치할 수 있다. 이를 통해 DUT(100)에서 테스트 헤드(300)까지의 접속 거리가 최단길이를 가짐으로써 신호처리 속도를 향상시킬 수 있다.
테스트 존(210)은 정렬 배치된 복수개의 안착부(220)가 마련되고 각각의 안착부(220)는 DUT(100)가 전기적 또는 물리적 연결된 접속 니들(230)이 삽입 결합되어 구비될 수 있다.
테스트 헤드(300)는, DUT(100)에 대한 전기적 검사를 수행하기 위한 테스터(미도시)를 내부에 포함할 수 있다.
테스터(미도시)는, 테스트 헤드(300)를 통해 DUT(100)와 전기적으로 연결될 수 있다. 테스터(미도시)는, 후술할 포고 타워(500)를 통하여 DUT(100)와 전기적으로 연결되고 테스트 패턴을 DUT(100)에 입력하고 DUT(100)의 출력값과 기대값을 비교하여 DUT(100)의 성능을 테스트한다.
시스템 응용 보드(400)에는, DUT(100)를 테스트 하는데 있어 테스트 헤드(300) 기능 이외 기능을 추가하여 테스트 헤드(300)의 성능을 보완할 수 있다. 시스템 응용 보드(400)는, 프로브 카드(200)와 테스트 헤드(300) 사이에 마련될 수 있다. 시스템 응용 보드(400)의 일면에는, 테스트 헤드(300)의 성능을 보완을 위하여 전자부품 소자(410)가 실장될 수 있다. 전자부품 소자(410)는 시스템 응용 보드(400)의 일면 상에, 그 중에서도 안착부(220)와 대응되는 영역에 실장될 수 있다. 바람직하게 전자부품 소자(410)는 안착부(220)와 수직방향에서 대향되도록 실장될 수 있다.
전자부품 소자(410)는, 커패시터, 릴레이, 전원조정기 및 레지스터 중 하나 이상이 선택되어 시스템 응용 보드(400)에 실장될 수 있다.
포고 타워(500)는 테스트 헤드(300)와 DUT(100) 사이를 인터커넥션(interconnection)할 수 있다. 포고 타워(500)는, 프로브 카드(200)와 시스템 응용 보드(400) 사이에 마련되어, 테스트 헤드(300) 또는 전자부품 소자(410)의 테스트 신호를 프로브 카드(200)에 전달할 수 있다. 포고 타워(500)는, 전자부품 소자(410)와 DUT(100)를 전기적으로 연결하기 위해 접속 단자(510)가 마련될 수 있다. 포고 타워(500)는, 시스템 응용 보드(400)의 상부에 착탈되도록 결합될 수 있다. 포고 타워(500)에 의할 경우, 기존 케이블 또는 커넥터에 의한 연결방식을 채용한 하이픽스 보드보다 신호처리길이가 짧아져 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템의 신호처리성능을 향상시킬 수 있다.
포고 타워(500)는, 포고 핀 인터포저와 같은 접속 단자(510)로 이루어질 수 있다. 포고 핀 인터포저는, 수직방향에서 안착부(220) 및 전자부품 소자(410)와 나란한 위치에 마련될 수 있다. 포고 핀 인터포저에 의해 DUT(100)와 전자부품 소자(410) 간 물리적 최단거리로 전기적 연결될 수 있다.
단위 포고 핀 인터포저는, DUT(100)마다 마련될 수 있다. 단위 포고 핀 인터포저는, 복수개 DUT(100)의 접속 단자 개수와 일치하도록 마련될 수 있다. 복수개의 단위 포고 핀 인터포저는, 포고 타워(500) 상에서 수직방향으로 안착부(220) 또는 전기부품 소자 보드(400)에 대향되도록 위치할 수 있다. 또한 포고 핀 인터포저는 각 위치마다 균일한 높이로 형성될 수 있다. 수직 방향으로 최단 거리를 가지며, 동일한 높이로 형성된 포고 핀 인터포저에 의해 신호처리길이는 짧아지고 테스트 소요시간은 최소화되며 신호처리 품질은 높일 수 있다.
이하에서는, 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템의 연결 구조를 살펴보기로 한다.
DUT(100)는 접속 니들(230)을 통하여 프로브 카드(200)에 전기적 또는 물리적으로 연결되고, 프로브 카드(200)는 포고 타워(500)를 통하여 시스템 응용 보드(400)와 전기적으로 연결된다.
테스트 헤드(300) 내부의 테스터(미도시)의 테스트 신호는 시스템 응용 보드(400)와 포고 타워(500)를 거쳐 프로브 카드(200)에 전달된다. 프로브 카드(200)에 전달된 테스트 신호는 PCB 패턴을 통해 DUT(100)에 도달하여 테스트를 진행하게 된다.
도 4(a)는 종래의 반도체 테스트 장치의 DUT 테스트 소요시간을 보여주는 그래프이고, 도 4(b)는 본 발명의 일 실시예에 따른 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템의 DUT 테스트 소요시간을 보여주는 그래프이다. 도 4(a) 및 도 4(b)와 같이 기존 프로브 카드(200) 상에 있던 전자부품 소자(410)를 시스템 응용 보드(400) 상에 실장하고 사각 형상의 DUT(100) 복수개를 사각 형상의 프로브 카드(200) 상에 배치시킴으로써, 종래의 반도체 테스트 장치보다 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템 동작에 따른 총 테스트 시간이 1/6로 감소된 것을 알 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100 : DUT
200 : 프로브 카드 210 : 테스트 존
220 : 안착부 230 : 접속 니들
300 : 테스트 헤드
400 : 시스템 응용 보드 410 : 전자부품 소자
500 : 포고 타워 510 : 접속 단자

Claims (5)

  1. DUT가 안착되는 복수개의 안착부가 서로 이격 마련된 사각형상의 테스트 존을 가지는 프로브 카드;
    DUT에 대한 전기적 검사를 수행하기 위한 테스터를 내부에 포함하는 테스터 헤드;
    상기 프로브 카드와 상기 테스터 헤드 사이에 마련되고, 전자부품 소자가 실장된 시스템 응용 보드; 및
    상기 프로브 카드와 상기 시스템 응용 보드 사이에 마련되고, 상기 전자부품 소자와 상기 DUT를 전기적으로 연결하기 위해 수직방향에서 상기 안착부 및 상기 전자부품 소자와 나란한 위치에 접속 단자가 대향하도록 마련된 포고 타워를 포함하고,
    상기 안착부는 상기 접속단자와 수직방향으로 서로 대향하며,
    상기 시스템 응용 보드에는 커패시터, 릴레이, 전원조정기 및 레지스터로 구성된 전자부품 소자 중 적어도 하나 이상이 선택되어 실장 가능한, 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템.
  2. 제 1 항에 있어서,
    상기 안착부는 상기 DUT와의 전기적 연결을 위하여 DUT 접속 단자에 물리적으로 접속하는 접속 니들을 포함하는, 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 접속 단자는 포고 핀 인터포저로 이루어진, 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 DUT 테스트 시스템.
KR1020190047994A 2019-04-24 2019-04-24 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템 KR102205616B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190047994A KR102205616B1 (ko) 2019-04-24 2019-04-24 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190047994A KR102205616B1 (ko) 2019-04-24 2019-04-24 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20200124541A KR20200124541A (ko) 2020-11-03
KR102205616B1 true KR102205616B1 (ko) 2021-01-21

Family

ID=73198024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190047994A KR102205616B1 (ko) 2019-04-24 2019-04-24 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템

Country Status (1)

Country Link
KR (1) KR102205616B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007147589A (ja) 2005-11-24 2007-06-14 Powerchip Semiconductor Corp プローブ装置およびシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007121180A (ja) * 2005-10-31 2007-05-17 Fujitsu Ltd 半導体装置の試験装置及び半導体装置の試験方法
KR101688049B1 (ko) * 2010-12-03 2016-12-20 삼성전자 주식회사 테스터 및 그 테스터를 포함한 테스트 장치
US9594114B2 (en) 2014-06-26 2017-03-14 Teradyne, Inc. Structure for transmitting signals in an application space between a device under test and test electronics

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007147589A (ja) 2005-11-24 2007-06-14 Powerchip Semiconductor Corp プローブ装置およびシステム

Also Published As

Publication number Publication date
KR20200124541A (ko) 2020-11-03

Similar Documents

Publication Publication Date Title
KR101341566B1 (ko) 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
KR101384714B1 (ko) 반도체 검사장치
US6762611B2 (en) Test configuration and test method for testing a plurality of integrated circuits in parallel
US6252415B1 (en) Pin block structure for mounting contact pins
KR20120104812A (ko) 반도체 디바이스 테스트 장치 및 방법
KR20160092366A (ko) 핀블록 및 이를 구비하는 검사 장치
JP5845256B2 (ja) デバイス貫通バイアのための試験技法
JP2013527426A (ja) ウェハレベル接触器
US6724213B2 (en) Test board for testing semiconductor device
JP2008185420A (ja) 試験装置およびプローブカード
KR20070121023A (ko) 웨이퍼 프로브 애플리케이션을 위한 능동 진단 인터페이스
CN111796177A (zh) 中介板、插座、插座组装体以及线路板组装体
US8493087B2 (en) Probe card, and apparatus and method for testing semiconductor device using the probe card
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
JP2010537187A (ja) マルチサイトプローブ
KR20100011117A (ko) 패턴이 형성된 프로브 카드 테스트용 플레이트
KR102205616B1 (ko) 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템
US20050017748A1 (en) Test system for testing integrated chips and an adapter element for a test system
JP2009270835A (ja) 半導体部品の検査方法及び装置
US6784675B2 (en) Wireless test fixture adapter for printed circuit assembly tester
CN102565576A (zh) 测试对象的方法以及用于执行测试对象的方法的设备
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
JP3730340B2 (ja) 半導体試験装置
US20110156739A1 (en) Test kit for testing a chip subassembly and a testing method by using the same
KR101280419B1 (ko) 프로브카드

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right