JP2007147589A - プローブ装置およびシステム - Google Patents

Abstract

【課題】プローブ装置およびプローブシステムを提供する。
【解決手段】プローブ装置は、複数のテスターを配置するために、より大きいプリント基板を使用する。それに応じて回路基板上の各テスターのレイアウトは変更され、そのため、より多くの数のテスターを回路基板上に配置することができ、プローブ装置のピン総数を増加させる。さらに、プローブ装置はテストツールに取り付けることができる。従って、本テストツールのテスト効率を実質的に促進でき、テストの全体コストを効果的に低減できる。
【選択図】図２（ａ）

Description

本発明は、ウエハテスト装置に関し、さらに詳細には、回路基板のレイアウトを変更することによってより多くの数のテストプローブをその上に配置することができるプローブカードに関する。

半導体製造プロセスの漸進的発達とともに、近年の半導体プロセスのチャンネル長は、０．１５μｍから０．１３μｍまで縮小され、さらに最新では９０ｎｍまで縮小されている。半導体製造プロセス中に、歩留まり率を確保しパッケージ損失を回避するために、ウエハを製造、切断、およびパッケージする前にウエハの電気特性および機能をテストする必要がある。そのようなテスト方法では、テストループはテストツールおよびプローブカードによって構成され、プローブカード上の各プローブピンはチップ上のパッドまたはバンプと直接接触し、そのため、チップ信号がプローブを介してウエハ上の各チップから取り出される。その後に、さらなる分析のためにチップ信号がテストツールに送られる。そのようなテスト方法により、ウエハをパッケージする前に電気特性または機能が劣ったチップを廃棄し、それによって、質の悪いウエハ数の増加により増大するパッケージ製造コストの問題が効果的に解消されている。

図１は、従来のプローブカードのレイアウト図を概略的に示す。プローブカード１００は、図１（ａ）および図１（ｂ）で示されるような特定のレイアウトおよび配列を有する前面および裏面をそれぞれ含んでいる。図１（ａ）を参照すると、プローブカード１００の前面は、多数のポゴパッド１２０と、多数のコンデンサー１３０と、多数のリレー１４０とを備え、コンデンサー１３０およびリレー１４０は円形プリント基板（ＰＣＢ）１１０上に配置されている。ポゴパッド１２０は、ＰＣＢ１１０の中心に位置合わされたリング状の配列でＰＣＢ１１０の周囲に配置されている。コンデンサー１３０およびリレー１４０は、ＰＣＢ１００の中心に位置合わされた正方形の領域の外側に配置されている。図１（ｂ）を参照すると、プローブカード１００の裏面は、円形ＰＣＢ１１０上に配置された正方形のセラミックヘッド１５０を備えている。さらに、多数のプローブピン１６０が、正方形のアレイ配列でセラミックヘッド１５０上に配置されている。

以下、テスターの接続および機能を詳細に説明する。ポゴパッド１２０は、テストツールのマザーボード上の多数のポゴピン（図示せず）に接続され、そのため、テスト信号は、マザーボードからポゴパッド１２０を介してプローブピンに送信されるとともに、次にテスト信号は、機能テストを行うためにテストウエハの多数のチップにさらに送信される。加えて、リレー１４０はコンデンサー１３０と協働され、それにより、テスト信号の指示に従ってコンデンサー１３０がリレー１４０により制御され切り替えられてテスト信号中のノイズがフィルタリングされ得るようにしている。

しかしながら、現在使用されているＩＣは、より小型化されるとともに、より多くの機能およびより高いピン総数を提供できることを要求されるので、ドライバ・シェアテスト方法の開発を上手く行うことに迫られて、より多くの数のプローブピンがテストツールにより求められる。しかしながら、現在のプローブカードで使用されているプローブピンの数は変わらず、従来のプローブカードを使ってウエハをテストする場合にはより多くの時間および労力を必要とし、プローブカードの寿命はプローブピンの過度の摩耗により著しく影響を受ける。さらに、プローブカード上により多くの数のプローブピンを加えることが要求される場合にはプローブカード上のスペースが制限されるので、プローブカードは、テスターの全てを収納することができない。さらに、プローブカードのサイズを大きくすることが必要な場合には、それに応じてマザーボードの固定ユニットとテストツールのプローブカードとの両方を再設計および変更しなければならず、それによって著しくテストコストが上がる。

したがって、本発明の目的は、プローブ装置を提供することであり、すなわち、プローブ装置における回路基板のサイズを大きくし、プローブ装置上の各テスターのレイアウトを変形／変更し、それによって、本発明のプローブ装置上により多くの数のプローブピンを配置することが可能となり、テスト効率を向上することが達成されるようにすることである。

本発明の他の目的は、プローブシステムを提供することであり、すなわち、より多くの数のプローブピンを備えたより大きなサイズのプローブ装置を取り付けるために本テストツールの固定ユニットのサイズを増大し、本テストツール上のプローブの効率を改善し、それによって、全体のテストコストを効果的に低減することができるようにすることである。

本発明は、半導体装置をテストするのに適したプローブ装置を提供する。プローブ装置は、回路基板、多数のポゴパッド、多数のプローブピン、多数のコンデンサー、および多数のリレーを備えている。回路基板は第１の面および第２の面を含み、各面は中心を有する。ポゴパッドは、その中心を第１の面の中心と一致させた状態で、回路基板の第１の面上にリング状の配列で配置されている。さらに、プローブピンは、回路基板の第２の面上に配置され、ポゴパッドに電気的に接続されている。コンデンサーは、回路基板の第１の面上でポゴパッドのリング状の配列の外側に配置されている。さらに、リレーは、回路基板の第１の面上でポゴパッドのリング状の配列の外側に配置され、ポゴパッドおよびコンデンサーにそれぞれ電気的に接続されており、リレーのリングの中心は、第１の面の中心と一致している。

本発明の好ましい実施の形態によれば、プローブ装置は、プローブピンを配置するために、回路基板の第２の面上に配置されたセラミックヘッドをさらに備えている。

本発明の好ましい実施の形態によれば、プローブ装置のリレーは、回路基板の第１の面上でコンデンサーのリング状の配列の外側に配置されており、リレーのリングの中心は第１の面の中心と一致している。

本発明の好ましい実施の形態によれば、プローブ装置のコンデンサーは、回路基板の第１の面上でリレーのリング状の配列の外側にあり、コンデンサーのリングの中心が第１の面の中心と一致するとともに回路基板の形状には円形が含まれる。

本発明の好ましい実施の形態によれば、プローブ装置のポゴパッドは、多数の同心リング状の配列で配置されている。

本発明の好ましい実施の形態によれば、プローブ装置のプローブピンは、正方形のアレイ配列で配置されている。

本発明は、テストユニットと、プローブツールと、プローブ装置とを備えたプローブシステムを提供する。テストユニットは、テスト半導体装置をテストするのに必要なテスト信号を送受信するように構成されている。プローブツールは、固定ユニットおよびチャックを備え、チャックは、テスト半導体装置を保持するために使用される。さらに、プローブ装置はプローブツールの固定ユニットに取り付けられ、それによって、テスト半導体装置の電気特性および機能をテストするために、テスト信号がテストユニットからプローブツールのチャック上のテスト半導体装置へ送信できる。プローブ装置は、回路基板と、多数のポゴパッドと、多数のプローブピンと、多数のコンデンサーと、多数のリレーとを備えている。回路基板は第１の面および第２の面を含み、各面は中心を有する。ポゴパッドは、その中心が第１の面の中心と一致した状態で回路基板の第１の面上にリング状の配列で配置され、それによって、ポゴパッドは、テスト信号を送信するためにマザーボード上のポゴピンに電気的に接続されている。さらに、プローブピンは、回路基板の第２の面上に配置されポゴパッドに電気的に接続され、それ故に、電気特性および機能テストを行うためにテスト信号が半導体装置に送信される。コンデンサーは、テスト信号中のノイズをフィルタリングするために回路基板の第１の面上でポゴパッドのリング状の配列の外側に配置され、ポゴパッドのリングの中心は第１の面の中心と一致している。さらに、リレーは、回路基板の第１の面上でポゴパッドのリング状の配列の外側に配置されるとともにポゴパッドおよびコンデンサーにそれぞれ電気的に接続され、それによって、ポゴパッドとコンデンサーとの間の接続が、コンデンサーを制御してテスト信号中のノイズをフィルタリングするためにテスト信号に従って選択的に切り替えることができる。

本発明の好ましい実施の形態によれば、プローブシステムのテストユニットにはマザーボードが含まれている。マザーボードは多数のポゴピンを備えており、それによって、テスト半導体装置をテストするのに必要なテスト信号を送受信するためにテストユニットがポゴピンを介してプローブ装置のポゴパッドに接続されている。

本発明の好ましい実施の形態によれば、プローブシステムの固定ユニットは、プローブ装置を配置するための溝を備え、その溝の形状はプローブ装置の形状に対応している。

本発明では、プローブ装置における回路基板のレイアウトスペースが増大され、それに応じてプローブ装置における各テスターのレイアウトが変更され、従って、より多くの数のプローブピンがプローブ装置内に含まれていても良いし、プローブ装置が旧式のテストツールに取り付け可能になる。よって、テストツールのテスト効率を実質的に促進することができ、テストツールの全体のコストを効果的に低減することができる。

添付図面は、本発明をさらに理解するために含まれ、本明細書の一部に組み込まれ構成する。図面は、本発明の実施の形態を説明し、明細書の記載とともに本発明の原理を説明する役目を果たす。

図２は、本発明の好ましい実施の形態によるプローブ装置のレイアウト図を概略的に示す。図２を参照すると、本実施の形態では、回路基板上のスペースは増大され、それに応じて回路基板における各テスターのレイアウトは変更され、そのため、より多くの数のプローブピンがプローブカード上に配置されても良いし、マザーボードを変更せずにテスト有効性が効果的に増大されている。

図２に示すように、本実施の形態のプローブ装置２００における回路基板２１０のサイズは、従来のプローブカード（図１参照）の回路基板１１０と比較して増大され、回路基板２１０は、第１の面および第２の面を備えている。図２（ａ）は第１の面のレイアウト図であり、図２（ｂ）は、第２の面のレイアウト図である。図２（ａ）に示すように、多数のポゴパッド２２０は、その中心を回路基板２１０の中心と一致した状態で、多数の同心リング状の配列で配置されている。ポゴパッド２２０の位置は、テストツール（図示せず）のマザーボードにおけるポゴピンの位置に対応させるべきである。従って、マザーボードは変更の必要がなく、テストプロセスを行うために使用できる。

多数のリレー２３０の単一円は、ポゴパッド２２０のリング状の配列の外側にさらに配置されており、多数のリレーの円の中心は、回路基板２１０の中心と一致している。本実施の形態のプローブ装置２００は、従来のプローブカード１００のレイアウトと比較して、より多くの数のリレー２３０を収容することができる。しかしながら、上述のリレー２３０の配列は、本発明の単なる一実施の形態であり、リレー２３０は、ユーザの要求に従って、多数の同心リング状の配列で配置されても良い。

また、多数のコンデンサー２４０が、ポゴパッド２２０とリレー２３０との間にさらに配置されている。コンデンサー２４０は、各リレー２３０の位置に関連して回路基板２１０上に単一のリング配列で配置されている。しかしながら、配列のリングの形状および個数は、それに限定されない。

図２（ｂ）で示すように、回路基板２１０の第２の面上に正方形状のセラミックヘッド２５０が配置されている。セラミックヘッド２５０は、セラミックヘッド２５０上に正方形配列で配置された多数のプローブピン２６０を備えている。しかしながら、プローブピン２６０は、ユーザの要求に従って異なる配列で配置することもできる。

テストプロセス中に、プローブピン２６０のそれぞれは、チップ（図示せず）上のパッドまたはバンプと直接接触する。その後に、テスト信号は、チップ上で機能テストを行うために、プローブ装置２００のプローブピン２６０を介してチップに送信されテストツール内のソフトウェアを制御する。一方、チップ信号は取り出され、次いで、さらなる分析のためにテストツールに送り返される。最後に、テストツールは、半導体装置上の各チップの電気特性および機能が最適かどうか判断する。

（図１（ｂ）で示されるような）従来のプローブピン１６０と（図２（ｂ）で示されるような）本実施の形態のプローブピン２６０とを比較すると、本実施の形態におけるプローブピン２６０の総数は実質的に拡大されている。従って、より多くの数のチップを比較的短いテスト時間でテストすることができ、そのために、テスト効率が実質的に促進される。

図３は、本発明の好ましい実施の形態によるプローブシステム３００の構成図を概略的に示す。図３を参照すると、本実施の形態では、本発明のプローブ装置は、新しいプローブシステム３００を構成するように、本テストツールにおいて適用される。本実施の形態によれば、比較的多くの数のチップを同時にテストすることができ、そのため、テストツールのテスト効率を効果的に促進することができるとともに、全体のテストコストを効果的に低減することができる。

図３で示すように、本実施の形態のプローブシステム３００は、主として、テストユニット３１０およびプローブツール３２０を備えている。テストユニット３１０は、テストヘッド３１１およびマザーボード３３０を含む。プローブ装置３４０は、固定ユニット３５０とともにプローブツール３２０上に固定されている。さらに、プローブ装置３４０のポゴパッド（図示せず）は、マザーボード３３０の下に配置されたポゴピン３６０と直接接触して、テストユニット３１０からのチップをテストするためテスト信号を受信する。さらに、チップの電気特性および機能が最適かどうか判断するために、プローブ装置３４０上の多数のプローブピン３７０を介して、テストウエハ３８０上の多数のチップにテスト信号が送信される。

プローブツール３２０は、テストウエハ３８０を搭載し高速回転するためのチャック３９０を備えており、それによって、プローブ装置３４０は、テストウエハ３８０の異なる領域上の多数のチップをテストすることができる。

本実施の形態のプローブシステム３００では、固定ユニット３５０のサイズは、プローブ装置３４０の増大したスペースに適合するように、それに応じて変更され、プローブ装置３４０のポゴパッドは、本テストツールと同じ配列で配置されている。従って、プローブ装置３４０によって一度にテストできるチップの総数が増加され、マザーボード３３０の設計を変更せずに本テストツールのテスト効率が実質的に促進される。

例えば、従来のプローブ装置によって一度に３２個のＤＵＴ（被測定物）だけをテストすることができる。しかしながら、ドライバ・シェアテスト技術と併せて本発明のプローブ装置を使用することによって、６４個以上のＤＵＴまたは１２８個のＤＵＴを一度にテストすることができる。言いかえれば、従来のプローブ装置と比較して、テスト時間を１／２〜１／４まで低減することができる。

要約すれば、本発明のプローブ装置では、より大きな回路基板がテスターの配置のために使用され、回路基板における各テスターのレイアウトがそれに応じて変更され、そのため、より多くの数のテスターを回路基板上に配置することができ、プローブ装置のピン総数が増加される。さらに、プローブ装置は、テストツール内に取り付けられても良い。従って、本テストツールのテスト効率を実質的に促進し、テストを行うための全体コストを実質的に低減することができる。

本発明はその特定の実施の形態を参照して記載されたけれども、記述された実施の形態を本発明の趣旨から逸脱せずに変更できることは当業者にとって明らかである。従って、本発明の範囲は、上記の詳細な説明によってではなく、添付の請求項によって規定されるものである。

従来のプローブカードの第１の面のレイアウトを概略的に示す図である。 従来のプローブカードの第２の面のレイアウトを概略的に示す図である。 本発明の好ましい実施の形態によるプローブカードの第１の面のレイアウトを概略的に示す図である。 本発明の好ましい実施の形態によるプローブカードの第２の面のレイアウトを概略的に示す図である。 本発明の好ましい実施の形態によるプローブシステム３００の構成を概略的に示す図である。

符号の説明

２００ プローブ装置
２１０ 回路基板
２２０ ポゴパッド
２３０ リレー
２４０ コンデンサー
２５０ セラミックヘッド
２６０ プローブピン
３００ プローブシステム
３１０ テストユニット
３１１ テストヘッド
３２０ プローブツール
３３０ マザーボード
３４０ プローブ装置
３５０ 固定ユニット
３６０ ポゴパッド
３７０ プローブピン
３８０ テストウエハ
３９０ チャック

Claims (14)

1. 半導体装置をテストするのに適したプローブ装置であって、
   第１の面および第２の面を備え、各面が中心を有する回路基板と、
   前記第１の面の中心と一致する中心を有する少なくとも１つのリング状の配列で前記第１の面上に配置された複数のポゴパッドと、
   前記回路基板の第２の面上に配置されそれに応じて前記ポゴパッドに電気的に接続された複数のプローブピンと、
   前記回路基板の第１の面上のポゴパッドのリング状の配列の外側にリング状の配列で配置された複数のコンデンサーであって、前記コンデンサーのリングの中心が前記第１の面の中心と一致する複数のコンデンサーと、
   前記回路基板の第１の面上の前記ポゴパッドの外側にリング状の配列で配置され、前記ポゴパッドおよび前記コンデンサーにそれぞれ電気的に接続された複数のリレーであって、前記リレーのリングの中心が前記第１の面の中心と一致する複数のリレーと
   を備えるプローブ装置。
2. 前記プローブピンを配置するために前記回路基板の第２の面上に配置されたセラミックヘッドをさらに備える請求項１記載のプローブ装置。
3. 前記リレーが前記回路基板の第１の面上の前記コンデンサーのリング状の配列の外側に配置され、前記リレーのリングの中心が前記第１の面の中心と一致する請求項１記載のプローブ装置。
4. 前記コンデンサーが前記回路基板の第１の面上の前記リレーのリング状の配列の外側に配置され、前記コンデンサーのリングの中心が前記第１の面の中心と一致する請求項１記載のプローブ装置。
5. 前記回路基板の形状には円形が含まれる請求項１記載のプローブ装置。
6. 前記ポゴパッドが多数の同心リング状配列で配置されている請求項１記載のプローブ装置。
7. 前記プローブピンが正方形配列で配置されている請求項１記載のプローブ装置。
8. テスト半導体装置をテストするのに必要なテスト信号を送受信するためのテストユニットと、
   固定ユニットおよびチャックを備え、前記チャックが前記テスト半導体装置を搭載するのに適したプローブツールと、
   前記テスト半導体装置の電気特性および機能をテストするために、前記テストユニットから前記プローブツールの前記チャック上の前記テスト半導体装置へテスト信号を送信するのに適したプローブツールの固定ユニット上に取り付けられた、請求項１記載のプローブ装置と
   を備えるプローブシステム。
9. 前記テストユニットは、前記テスト半導体装置をテストするのに必要な前記テスト信号を送受信するために、前記マザーボードを前記プローブ装置のポゴパッドに接続するのに適した複数のポゴピンを有するマザーボードを備える請求項８記載のプローブシステム。
10. 前記プローブ装置は、前記プローブピンを配置するために、前記回路基板の第２の面上に配置されたセラミックヘッドをさらに備える請求項８記載のプローブシステム。
11. 前記プローブ装置における前記回路基板の形状には円形が含まれる請求項８記載のプローブシステム。
12. 前記固定ユニットは、前記プローブ装置を配置するための溝を備え、前記溝の形状は、前記プローブ装置の形状に対応した請求項８記載のプローブシステム。
13. 前記プローブ装置の前記ポゴパッドは、多数の同心リング状配列で配置された請求項８記載のプローブシステム。
14. 前記プローブ装置の前記プローブピンが正方形配列で配置された請求項８記載のプローブシステム。

Images