TWI585879B - 晶圓測試裝置及其製造方法 - Google Patents
晶圓測試裝置及其製造方法 Download PDFInfo
- Publication number
- TWI585879B TWI585879B TW105111076A TW105111076A TWI585879B TW I585879 B TWI585879 B TW I585879B TW 105111076 A TW105111076 A TW 105111076A TW 105111076 A TW105111076 A TW 105111076A TW I585879 B TWI585879 B TW I585879B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- conductors
- copper pillars
- copper
- printed circuit
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本發明是有關於一種測試裝置,且特別是有關於一種晶圓測試裝置與對應的製造方法。
印刷電路板(PCB)上電容的佈排方式包括在表面、印刷電路板間以及內嵌(埋)等方式,一般佈排製作相對單純,單靠組裝部門即可完成;內嵌方式製程上則須搭配壓合以及組裝製程來完成;而印刷電路板間設置電容雖也是靠組裝部門即可完成,但難度相對較一般佈排高一些,主要困難在上下結合的部分。
在印刷電路板間設置電容,主要困難在於上下以錫球結合時,必須確保錫球高度一致,且不可造成電容位移產生開路或錫橋產生短路問題,但是錫球往往會受熱而產生不一致的形變,導致電容受到擠壓,發生位移。
因此,需要提出能在印刷電路板間設置電容,同時防止電容受到擠壓,發生位移的印刷電路板裝置與製造方法。
本發明之一實施例揭露了一種晶圓測試裝置,包含:一晶圓測試轉接介面板,在該晶圓測試轉接介面板上下兩側分別設置有多
個測試端導體與多個下端導體;一印刷電路板(PCB),在該印刷電路板之一側設置有多個上端導體以對應該多個下端導體;多個銅柱(CPB),分別連接於該多個下端導體與該多個上端導體之間;以及至少一電容,被設置於該印刷電路板以及該晶圓測試轉接介面板之間,且該至少一電容位於該多個銅柱中任兩相鄰銅柱之間,該至少一電容的垂直向厚度小於每一該銅柱的垂直向長度。
依據本發明該實施例,該多個銅柱是被分別焊接在該多個上端導體與該多個下端導體之間。
依據本發明該實施例,每一該下端導體為一銅墊。
依據本發明該實施例,每一該上端導體為一銅墊。
依據本發明該實施例,至少一該下端導體與該至少一電容接觸,該接觸之作用力小於一足以位移該至少一電容的作用力。
依據本發明該實施例,該至少一電容與該晶圓測試轉接介面板之間保持一空間間距。
本發明之一實施例揭露了一種製作晶圓測試裝置的方法,包含以下步驟:提供一晶圓測試轉接介面板以及一印刷電路板;使該晶圓測試轉接介面板與該印刷電路板兩者其中之一設置多個銅柱並連接每一該銅柱的其中一端;在該印刷電路板之上側焊接至少一電容,使該至少一電容被設置於該印刷電路板以及該晶圓測試轉接介面板之間以及使該至少一電容被設置於該多個銅柱中任兩相鄰銅柱之間,其中該至少一電容的垂直向厚度小於每一該銅柱的垂直向長度;以及將每一
該銅柱的另一端焊接在該晶圓測試轉接介面板與該印刷電路板兩者之中的另一個。
依據本發明該實施例,設置該多個銅柱之步驟進一步包括:於該晶圓測試轉接介面板之一具有多個下端導體的下側覆蓋油墨層或乾膜層並在對應該多個下端導體的該油墨層或該乾膜層中形成多個開口;以及利用電鍍方式於該晶圓測試轉接介面板之該下側的該多個開口內分別形成該多個銅柱且該多個銅柱分別連接到該多個下端導體。
依據本發明該實施例,設置該多個銅柱之步驟進一步包括:於該印刷電路板之一具有多個上端導體的上側覆蓋油墨層或乾膜層,並在對應該多個上端導體的該油墨層或該乾膜層中形成多個開口;以及利用電鍍方式於該印刷電路板的該多個上端導體的該多個開口內分別形成該多個銅柱且該多個銅柱分別連接到該多個上端導體。
依據本發明該實施例,該晶圓測試轉接介面板的該下端導體被塗上錫膏,以與該多個銅柱焊接。
依據本發明該實施例,焊接該多個銅柱之前,包圍該多個銅柱的該油墨層或乾膜層被去除以露出該多個銅柱,以與該下端導體焊接。
依據本發明該實施例,焊接該多個銅柱之後,至少一該下端導體與該至少一電容接觸,該接觸之作用力小於一足以位移該至少一電容的作用力。
依據本發明該實施例,焊接該多個銅柱之後,該至少一電容與該晶圓測試轉接介面板之間保持一空間間距。
本發明在印刷電路板間改用銅柱結構搭配適當高度電容,可改善電容受到壓迫產生的位移開路以及現有技術中錫球短路的問題,並進一步提升電源完整性(Power Integral)與訊號完整性(Signal Integral)。
1‧‧‧晶圓測試裝置
10‧‧‧晶圓測試轉接介面板
11‧‧‧測試端導體
12‧‧‧下端導體
13‧‧‧印刷電路板
14‧‧‧上端導體
15‧‧‧銅柱
16‧‧‧電容
19‧‧‧空間間距
500~503‧‧‧步驟
第1圖是一種依據本發明之一實施例的組裝前晶圓測試裝置的一側面示意圖;第2圖是依據本發明之該實施例的組裝後晶圓測試裝置的一側面示意圖;第3圖是一種依據本發明之另一實施例的組裝前晶圓測試裝置的一側面示意圖;第4圖是依據本發明之該另一實施例的組裝後晶圓測試裝置的一側面示意圖;以及第5圖是一種依據本發明之一實施例的製作晶圓測試裝置的方法流程圖。
為使本發明的目的、技術方案和優點更加清楚,下面將結合附圖對本發明實施方式作進一步地詳細描述。
請參照第1圖與第2圖,第1圖是一種依據本發明之一實施例的組裝前晶圓測試裝置1的一側面示意圖,第2圖是依據本發明之該實施例的組裝後晶圓測試裝置的一側面示意圖,本發明之該晶圓測試裝置1包含:一晶圓測試轉接介面板10,在該晶圓測試轉接介面板10上下兩側分別設置有多個測試端導體11與多個下端導體12;一印刷
電路板(PCB)13,在該印刷電路板13之一上側設置有多個上端導體14以對應該多個下端導體12的位置;多個銅柱(CPB)15,分別連接於該多個下端導體12與該多個上端導體14之間;以及至少一電容16,被設置於該印刷電路板13以及該晶圓測試轉接介面板10之間,且該至少一電容16位於該多個銅柱15中任兩相鄰銅柱15之間,該至少一電容16的垂直向厚度小於每一該銅柱15的垂直向長度。惟,於本實施例中,並不限定電容16的數量,可依實際需求設置複數個電容16;另,於本實施例中,該印刷電路板13以及該晶圓測試轉接介面板10皆為一種多層板結構,但不因此限定該印刷電路板13以及該晶圓測試轉接介面板10中的層數。
較佳地,該多個銅柱15的兩端是被分別焊接與該多個上端導體14與該多個下端導體12。
較佳地,每一該下端導體12為一銅墊。
較佳地,每一該上端導體14為一銅墊。
如第2圖所示,在該晶圓測試裝置1的上述各元件組裝後,該至少一電容16是被設置於該印刷電路板13以及該晶圓測試轉接介面板10之間,但因為該至少一電容16的垂直向厚度小於每一該銅柱15的垂直向長度,這使得該晶圓測試轉接介面板10下側的至少一該下端導體12雖然會與該至少一電容16接觸以形成導通,但該接觸之作用力小於一足以位移該至少一電容16的作用力,更不會擠壓該至少一電容16。
請參照第3圖與第4圖,第3圖是一種依據本發明之另一實施例的組裝前晶圓測試裝置的一側面示意圖,第4圖是依據本發明之該另一實施例的組裝後晶圓測試裝置的一側面示意圖。如第3及4圖所示,為了進一步防止該至少一電容16被擠壓,本實施例與上述第1及2圖之實施例不同之處為:在該晶圓測試裝置1的上述各元件組裝前,先將該晶圓測試轉接介面板10下側的原本對應該至少一電容16的至少一該下端導體12去除掉,同時利用該至少一電容16的垂直向厚度小於每一該銅柱15的垂直向長度,將使該至少一電容16能與該晶圓測試轉接介面板10的下側之間保持一空間間距19(見第4圖),亦即不會有位移或壓損該至少一電容16的習知技術問題發生。
請參照第5圖,第5圖是一種依據本發明之一實施例的製作晶圓測試裝置的方法流程圖,包含以下步驟:S500:提供一晶圓測試轉接介面板以及一印刷電路板;S501:使該晶圓測試轉接介面板與該印刷電路板兩者其中之一設置多個銅柱並連接每一該銅柱的其中一端;S502:在該印刷電路板之上側焊接至少一電容;以及S503:將每一該銅柱的另一端焊接在該晶圓測試轉接介面板與該印刷電路板兩者之中的另一個。其中,步驟S502使該至少一電容被設置於該印刷電路板以及該晶圓測試轉接介面板之間以及使該至少一電容被設置於該多個銅柱中任兩相鄰銅柱之間,其中該至少一電容的垂直向厚度小於每一該銅柱的垂直向長度。
較佳地,設置該多個銅柱之步驟進一步包括:於該晶圓測試轉接介面板之一具有多個下端導體的下側覆蓋油墨層或乾膜層並在對應該多個下端導體的該油墨層或該乾膜層中形成多個開口;以及利用電鍍方式於該晶圓測試轉接介面板之該下側的該多個開口內分別形成該多個銅柱且該多個銅柱分別連接到該多個下端導體。
較佳地,設置該多個銅柱之步驟進一步包括:於該印刷電路板之一具有多個上端導體的上側覆蓋油墨層或乾膜層,並在對應該多個上端導體的該油墨層或該乾膜層中形成多個開口;以及利用電鍍方式於該印刷電路板的該多個上端導體的該多個開口內分別形成該多個銅柱且該多個銅柱分別連接到該多個上端導體。
較佳地,該晶圓測試轉接介面板的該下端導體被塗上錫膏,以與該多個銅柱焊接。
較佳地,在焊接該多個銅柱之前,包圍該多個銅柱的該油墨層或乾膜層被去除以露出該多個銅柱,以與該下端導體焊接。
較佳地,在焊接該多個銅柱之後進而完成組裝該晶圓測試轉接介面板與該印刷電路板,至少一該下端導體會與該至少一電容接觸,但該接觸之作用力小於一足以位移該至少一電容的作用力。
較佳地,焊接該多個銅柱之後進而完成組裝該晶圓測試轉接介面板與該印刷電路板,該至少一電容與該晶圓測試轉接介面板之間保持一空間間距。
藉由本發明,印刷電路板間改用銅柱結構搭配適當高度電容,可改善電容受到壓迫產生的位移開路以及現有技術中錫球短路的
問題,並進一步提升電源完整性(Power Integral)與訊號完整性(Signal Integral)。
以上該僅為本發明的較佳實施例,並不用以限制本發明,凡在本發明的精神和原則之內,所作的任何修改、等同替換、改進等,均應包含在本發明的保護範圍之內。
1‧‧‧晶圓測試裝置
10‧‧‧晶圓測試轉接介面板
11‧‧‧測試端導體
12‧‧‧下端導體
13‧‧‧印刷電路板
14‧‧‧上端導體
15‧‧‧銅柱
16‧‧‧電容
Claims (10)
- 一種晶圓測試裝置,包含:一晶圓測試轉接介面板,在該晶圓測試轉接介面板上下兩側分別設置有多個測試端導體與多個下端導體;一印刷電路板,在該印刷電路板之一側設置有多個上端導體以對應該多個下端導體;多個銅柱,分別連接於該多個下端導體與該多個上端導體之間;以及至少一電容,被設置於該印刷電路板以及該晶圓測試轉接介面板之間,且該至少一電容位於該多個銅柱中任兩相鄰銅柱之間,該至少一電容的垂直向厚度小於每一該銅柱的垂直向長度,其中至少一該下端導體與該至少一電容接觸,該接觸之作用力小於一足以位移該至少一電容的作用力。
- 如申請專利範圍第1項所述的晶圓測試裝置,其中該多個銅柱是被分別焊接在該多個上端導體與該多個下端導體之間。
- 如申請專利範圍第1項所述的晶圓測試裝置,其中每一該下端導體為一銅墊。
- 如申請專利範圍第1項所述的晶圓測試裝置,其中每一該上端導體為一銅墊。
- 如申請專利範圍第1項所述的晶圓測試裝置,其中該至少一電容與該晶圓測試轉接介面板之間保持一空間間距。
- 一種製作晶圓測試裝置的方法,包含以下步驟: 提供一晶圓測試轉接介面板以及一印刷電路板;使該晶圓測試轉接介面板與該印刷電路板兩者其中之一設置多個銅柱並連接每一該銅柱的其中一端;在該印刷電路板之上側焊接至少一電容,使該至少一電容被設置於該印刷電路板以及該晶圓測試轉接介面板之間以及使該至少一電容被設置於該多個銅柱中任兩相鄰銅柱之間,其中該至少一電容的垂直向厚度小於每一該銅柱的垂直向長度;以及將每一該銅柱的另一端焊接在該晶圓測試轉接介面板與該印刷電路板兩者之中的另一個,其中設置該多個銅柱之步驟包括:於該晶圓測試轉接介面板之一具有多個下端導體的下側覆蓋油墨層或乾膜層並在對應該多個下端導體的該油墨層或該乾膜層中形成多個開口;以及利用電鍍方式於該晶圓測試轉接介面板之該下側的該多個開口內分別形成該多個銅柱且該多個銅柱分別連接到該多個下端導體,或者設置該多個銅柱之步驟包括:於該印刷電路板之一具有多個上端導體的上側覆蓋油墨層或乾膜層,並在對應該多個上端導體的該油墨層或該乾膜層中形成多個開口;以及利用電鍍方式於該印刷電路板的該多個上端導體的該多個開口內分別形成該多個銅柱且該多個銅柱分別連接到該多個上端導體。
- 如申請專利範圍第6項所述的製作晶圓測試裝置的方法,其中該晶圓測試轉接介面板的該下端導體被塗上錫膏,以與該多個銅柱焊接。
- 如申請專利範圍第7項所述的製作晶圓測試裝置的方法,其中包圍該多個銅柱的該油墨層或乾膜層被去除以露出該多個銅柱,以與該下端導體焊接。
- 如申請專利範圍第6項所述的製作晶圓測試裝置的方法,其中焊接該多個銅柱之後,至少一該下端導體與該至少一電容接觸,該接觸之作用力小於一足以位移該至少一電容的作用力。
- 如申請專利範圍第6項所述的製作晶圓測試裝置的方法,其中焊接該多個銅柱之後,該至少一電容與該晶圓測試轉接介面板之間保持一空間間距。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105111076A TWI585879B (zh) | 2016-04-08 | 2016-04-08 | 晶圓測試裝置及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105111076A TWI585879B (zh) | 2016-04-08 | 2016-04-08 | 晶圓測試裝置及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI585879B true TWI585879B (zh) | 2017-06-01 |
TW201737374A TW201737374A (zh) | 2017-10-16 |
Family
ID=59688137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105111076A TWI585879B (zh) | 2016-04-08 | 2016-04-08 | 晶圓測試裝置及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI585879B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW480638B (en) * | 1999-08-03 | 2002-03-21 | Lucent Technologies Inc | Method and apparatus for testing integrated circuits |
TW200721338A (en) * | 2005-11-24 | 2007-06-01 | Powerchip Semiconductor Corp | Probe apparatus and system |
TW200807427A (en) * | 2006-06-13 | 2008-02-01 | Formfactor Inc | Method of designing an application specific probe card test system |
TWM524554U (zh) * | 2016-04-08 | 2016-06-21 | 中華精測科技股份有限公司 | 晶圓測試裝置 |
-
2016
- 2016-04-08 TW TW105111076A patent/TWI585879B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW480638B (en) * | 1999-08-03 | 2002-03-21 | Lucent Technologies Inc | Method and apparatus for testing integrated circuits |
TW200721338A (en) * | 2005-11-24 | 2007-06-01 | Powerchip Semiconductor Corp | Probe apparatus and system |
TW200807427A (en) * | 2006-06-13 | 2008-02-01 | Formfactor Inc | Method of designing an application specific probe card test system |
TWM524554U (zh) * | 2016-04-08 | 2016-06-21 | 中華精測科技股份有限公司 | 晶圓測試裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW201737374A (zh) | 2017-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7080912B2 (ja) | フレキシブルプリント配線板、これを含む電子装置、およびフレキシブルプリント配線板の製造方法 | |
TW201427510A (zh) | 具有內埋元件的電路板及其製作方法 | |
TWI466606B (zh) | 具有內埋元件的電路板及其製作方法 | |
KR100771862B1 (ko) | 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리 | |
TWI659680B (zh) | 軟性印刷電路板 | |
TW201640973A (zh) | 製造電性連接結構之方法 | |
TW201417661A (zh) | 具有電子元件之基板結構與製造具有電子元件之基板結構之方法 | |
JP2007129239A (ja) | チップ型電気素子及びそれを含む表示装置 | |
CN204721708U (zh) | 一种耐弯折双层印制线路板 | |
JP2006294527A (ja) | コネクタ及びその製造方法 | |
TWI446841B (zh) | 埋入式元件電路板與其製作方法 | |
TWI585879B (zh) | 晶圓測試裝置及其製造方法 | |
CN104703399A (zh) | 电路板及其制作方法 | |
TWM524554U (zh) | 晶圓測試裝置 | |
TWI475758B (zh) | 連接器及其製作方法 | |
TWI539870B (zh) | Built-in components of the substrate | |
JP6268791B2 (ja) | 樹脂多層基板およびその製造方法 | |
US20080164562A1 (en) | Substrate with embedded passive element and methods for manufacturing the same | |
TWI576022B (zh) | 支撐結構與其製造方法 | |
US8208267B2 (en) | Printed wiring board with a built-in resistive element | |
JP2014232812A (ja) | プリント配線板およびその製造方法 | |
JPH06160433A (ja) | 回路基板検査用プローブおよびその製造方法 | |
JP2016139633A (ja) | シート基板およびその製造方法 | |
US20050042851A1 (en) | Connector terminal device and its fabrication method | |
TWI526908B (zh) | 電容式觸控板及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |