KR100771862B1 - 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리 - Google Patents

메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리 Download PDF

Info

Publication number
KR100771862B1
KR100771862B1 KR1020050074480A KR20050074480A KR100771862B1 KR 100771862 B1 KR100771862 B1 KR 100771862B1 KR 1020050074480 A KR1020050074480 A KR 1020050074480A KR 20050074480 A KR20050074480 A KR 20050074480A KR 100771862 B1 KR100771862 B1 KR 100771862B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
conductive
module
tab
Prior art date
Application number
KR1020050074480A
Other languages
English (en)
Other versions
KR20070019476A (ko
Inventor
방효재
이동춘
송호건
한성찬
유광수
신동우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050074480A priority Critical patent/KR100771862B1/ko
Priority to US11/500,960 priority patent/US8189342B2/en
Publication of KR20070019476A publication Critical patent/KR20070019476A/ko
Application granted granted Critical
Publication of KR100771862B1 publication Critical patent/KR100771862B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리를 제시한다. 본 발명에 따르면, 메모리 패키지를 표면에 실장한 인쇄회로기판 의 측면에 매몰되고 표면이 노출된 접촉용 탭(tab)들을 포함하는 모듈(module)과, 하우징(housing) 내에 모듈이 장착될 때 접촉용 탭에 대향되게 배열된 접속 핀(pin)들, 접촉 핀들이 모듈의 측면에 대향되게 지지하는 핀 지지부, 및 모듈이 장착된 후 핀이 탭에 접촉되게 핀 지지부를 전후로 이동시키는 핀 이동부를 구비한 소켓을 포함하는 메모리모듈-소켓 어셈블리를 제시한다.
메모리 모듈, 접촉 핀, 크랙, ZIF, 측면 탭

Description

메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리{Manufacturing method and structure of PCB, and memory module-socket assembly}
도 1은 종래의 메모리모듈-소켓 어셈블리(memory module-socket assembly)를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2 내지 도 4는 종래의 메모리모듈-소켓 어셈블리에서의 메모리 패키지(memory package)의 크랙(crack) 발생을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 5 및 도 6은 종래의 메모리모듈-소켓 어셈블리에서의 탭(tab) 불량을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 7 및 도 8은 본 발명의 실시예에 따른 메모리 모듈을 위한 인쇄회로기판(PCB)을 설명하기 위해서 개략적으로 도시한 사시도 및 단면도이다.
도 9 내지 도 13은 본 발명의 실시예에 따른 메모리 모듈을 위한 인쇄회로기판 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 14 및 도 15는 본 발명의 실시예에 따른 메모리모듈-소켓 어셈블리를 설명하기 위해서 개략적으로 도시한 평면도 및 단면도이다.
도 16a 및 도 16b는 본 발명의 실시예에 따른 메모리모듈-소켓 어셈블리를 이용한 접속 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 17은 본 발명의 실시예에 따른 메모리 모듈 소켓의 변형예를 설명하기 위해서 개략적으로 도시한 단면도이다.
본 발명은 메모리 모듈(memory module)에 관한 것으로, 특히, 메모리 모듈을 위한 인쇄회로기판(PCB), 그 제조 방법 및 메모리모듈-소켓 어셈블리(memory module-socket assembly) 구조에 관한 것이다.
현재 메모리 모듈의 경우, 메모리 모듈을 위한 인쇄회로기판에 접속용 핀 또는 접촉 탭(contact tab)을 형성하고, 이러한 모듈 기판을 메인 보드(main board) 등에 마련된 소켓에 삽입시키는 접속 방식을 이용하고 있다.
도 1은 종래의 메모리모듈-소켓 어셈블리를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 1을 참조하면, 종래의 메모리 모듈(10)은 인쇄회로기판(11) 상에 실장된 메모리 패키지(13)를 포함하여 구성되고 있다. 메모리 패키지(13)는 솔더 볼(solder ball: 15) 등에 의해서 기판(11)에 실장된다. 기판(13)의 일단부 양면에는 전기적 접속용 탭(17)이 마련되고 있다.
메모리 모듈(10)은 메인 보드(20) 상에 조립된 모듈 소켓(30)의 몸체(31)에 마련된 홈(33)에 끼워져 접속되고, 이때, 홈(33) 내에 마련된 접속용 핀(35)과 탭 (17)이 접촉하여 전기적 연결이 이루어진다.
그런데, 반도체 소자, 특히, 메모리 소자의 용량이 증대됨에 따라, 이러한 메모리 소자들을 외부 장치, 예컨대, 개인 컴퓨터(PC)와 전기적으로 접속하기 위한 모듈 및 소켓에서의 전기적 접속을 위한 핀(35) 또는 접촉 탭(17)들의 수가 점차 증가하고 있다.
예컨대, DDR 2 메모리 모듈의 경우 메모리 모듈의 인쇄회로기판(11)에는 총 240개의 접촉 탭(17)이 기판 표면에 마련되고 있다. 그런데, 보다 고밀도의 모듈을 생산하기 위해서는 더 많은 I/O, 파워(power) 및 접지(ground)를 위한 핀(pin)들이 필요하게 되며, 이에 따라 현재의 240 개의 핀(또는 탭) 수로는 이러한 요구를 충족하기 어려울 것으로 예측되고 있다.
또한, 이와 같이 핀(33) 수 또는 탭(17) 수가 증가함에 따라, 모듈(10)을 소켓(30)에 끼울 때 요구되는 삽입하는 힘(insert force)이 6Kgf에서 8Kgf로 증가하고 있다. 이에 따라, 모듈(10) 삽입을 위해 모듈(10)을 잡는 힘이 커져 결국 메모리 패키지(13)를 누르는 힘 또한 증가되고 있다. 또한, 핀(35)으로부터 탭(17)에 가해지는 누르는 힘이 증가되고 있다. 이에 따라 여러 불량이 발생되고 있다.
도 2 내지 도 4는 종래의 메모리모듈-소켓 어셈블리에서의 메모리 패키지(memory package)의 크랙(crack) 발생을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 2 내지 도 4를 참조하면, 모듈 기판(21, 31, 41) 상에 패키지(23) 또는 칩(33, 43) 등이 연결 볼(25, 35, 45) 등을 수반하여, 하나, 둘 또는 넷 적층 형태 로 실장될 수 있다. 여러 칩(33, 43)들이 적층될 때는 패키지들 사이에 지지 기판(36, 46) 등이 더 수반될 수 있다. 이때, 도 1에서 설명한 바와 같이 모듈(10)의 삽입 힘의 증가에 의해서 패키지(23) 또는 칩(33, 43)에 크랙이 발생될 수 있다. 특히, 도 3 및 도 4에 제시된 바와 같이 여러 칩(33, 43)들이 적층될 경우, 이러한 칩(33, 43)은 매우 얇은 두께로 가공되므로, 크랙 발생에 보다 취약하게 된다.
도 5 및 도 6은 종래의 메모리모듈-소켓 어셈블리에서의 탭(tab) 불량을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 5를 참조하면, 모듈(10)이 삽입되는 힘에 의해서 탭(17)에 핀(35)에 긁혀 깨지는 부분(18)이 발생되어 이웃하는 탭(17)들끼리 단락되는 불량이 발생될 수 있다. 또한, 도 6을 참조하면, 탭(17) 상에는 여러 오염층(19)이 발생될 수 있다. 이는 탭(17)의 인근에 패키지(13)가 실장되고 또한 다른 커패시터와 같은 소자(12)가 기판(11) 상에 실장되는 데 기인하고 있다. 예컨대, 이러한 패키지(13) 또는 소자(12)의 실장 시 사용되는 솔더나 플럭스(solder/flux)가 탭(17) 상에 튀어 오염층(19)이 생성될 수 있다.
이와 같이 종래의 메모리 모듈 구조는 패키지(13)가 실장되는 기판(11) 면과 동일한 면에 접촉용 탭(17)을 마련하고 있어, 탭(17)의 증가와 탭(17)의 오염 방지 또는 깨짐 방지를 구현하기가 매우 어렵다. 또한, 모듈 기판(11)이 소켓(30)에 삽입되는 형태이므로 삽입 힘에 의해서 패키지(13) 등에 크랙이 발생되는 것을 해소하기가 매우 어렵다.
따라서, 새로운 구조의 메모리모듈-소켓 어셈블리 구조의 개발이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 고밀도로 패키지가 실장될 수 있는 메모리모듈-소켓 어셈블리 구조, 및 이를 제조하는 방법을 제시하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점에 따르면, 메모리 패키지를 표면에 실장한 인쇄회로기판 몸체, 및 상기 인쇄회로기판 몸체의 측면에 매몰되고 표면이 노출된 접촉용 탭(tab)을 포함하는 메모리 모듈을 위한 인쇄회로기판의 구조를 제시할 수 있다.
또한, 본 발명의 다른 일 관점에 따르면, 메모리 패키지, 상기 메모리 패키지를 표면에 실장한 인쇄회로기판 몸체, 및 상기 인쇄회로기판 몸체의 측면에 매몰되고 표면이 노출된 접촉용 탭(tab)들을 포함하는 모듈(module)과, 상기 모듈이 장착되는 공간을 제공하는 하우징(housing), 상기 하우징 내에 상기 모듈이 장착될 때 상기 접촉용 탭에 대향되게 배열된 접속 핀(pin)들, 상기 접촉 핀들이 상기 모듈의 측면에 대향되게 지지하는 핀 지지부, 및 상기 모듈이 장착된 후 상기 핀이 상기 탭에 접촉되게 상기 핀 지지부를 전후로 이동시키는 핀 이동부를 포함하는 소켓을 포함하는 메모리모듈-소켓 어셈블리를 제시할 수 있다.
또한, 본 발명의 다른 일 관점에 따르면, 적층된 도전막들, 상기 도전막들 사이에 개재되는 절연막들, 및 상기 도전막들 상호 간을 전기적으로 연결하게 상기 절연막을 관통하되 동일 가상 절단면 상에 열지어 배치된 도전성 연결체들을 포함 하는 적층 구조의 인쇄회로 모기판을 형성하는 단계, 및 상기 열지어 배치된 도전성 연결체들의 가운데 부분을 가르게 상기 인쇄회로 모기판을 잘라 상기 잘려진 연결체의 표면들이 측면으로 노출되어 측면 탭이 형성된 개별 인쇄회로기판들을 형성하는 단계를 포함하는 메모리 모듈을 위한 인쇄회로기판 제조 방법을 제시할 수 있다.
상기 인쇄회로 모기판을 형성하는 단계는 상기 도전막을 포일(foil) 형태로 도입하는 단계, 상기 도전막 상에 상기 도전성 연결체를 형성하는 단계, 상기 도전막 상에 절연막을 부착하되 상기 도전성 연결체의 상부가 상기 절연막을 피어싱(piercing)하게 하는 단계, 및 상기 절연막 상에 상기 피어싱된 도전성 연결체에 접촉하게 다른 도전막을 부착하여 라미네이팅(laminating)하는 단계를 포함하여 수행될 수 있다.
상기 도전성 연결체는 상기 도전막 상에 은 페이스트(Ag paste)를 프린팅(printing)하여 형성될 수 있다.
상기 절연막은 B-스테이지(stage)의 수지 침투 가공재(prepreg)로 도입될 수 있다.
또한, 상기 탭과 상기 패키지와의 전기적 연결을 위해 상기 인쇄회로기판 몸체 내에 매몰되어 상기 탭에 연결되는 내부 배선을 더 포함할 수 있다.
상기 내부 배선은 상기 인쇄회로기판의 몸체 내부에 매몰 연장된 도전막, 및
상기 도전막과 다른 도전막을 연결하는 도전성 비아 연결체를 포함할 수 있다.
상기 탭의 노출된 표면은 상기 인쇄회로기판 몸체 측면 표면과 대등한 높이를 가지는 것일 수 있다.
상기 탭은 상기 인쇄회로기판 몸체의 네 측면들에 횡렬로 다수 개 열지어 배치된 것일 수 있다.
상기 핀 지지부는 상기 인쇄회로기판 측면으로부터 이격되게 세워지고, 상기 핀은 상기 핀 지지부에 의해 수평으로 배열되게 지지된 포고핀(pogo pin)일 수 있다.
상기 핀 지지부는 상기 핀으로서의 도전 부분을 포함하는 가압 도전 고무(PCR)를 포함하는 세워진 평판을 포함하는 것일 수 있다.
상기 핀 이동부는 상기 핀 지지부에 접촉되어 상기 핀 지지부를 상기 인쇄회로기판의 측면에 대해 이동시키는 캠 샤프트(cam shaft)를 포함할 수 있다.
상기 하우징은 상기 모듈의 상기 인쇄회로기판의 가장 자리 부분의 표면에 접촉하여 지지하는 바닥부를 포함할 수 있다.
본 발명에 따르면, 고밀도로 패키지가 실장될 수 있는 메모리모듈-소켓 어셈블리 구조, 이를 제조하는 방법을 제시할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바 람직하다.
본 발명의 실시예에서는 메모리 모듈을 위한 모듈 기판을 인쇄회로기판으로 도입하되, 반도체 메모리 소자의 패키지들이 실장되는 면이 아닌 측면에 접촉용 탭(tab)을 구비하는 인쇄회로기판을 도입한다. 이때, 접촉용 탭은 기판의 측면에 매몰된 형태로 구비되어 기판 측면과 대등한 표면을 가지게 구비된다.
이러한 기판을 형성하기 위해서, 기판에 도전막 및 절연막을 순차적으로 적층하되 절연막을 관통하여 도전막들에 접촉하는 범프(bump)와 같은 연결체들을 일렬로 배치하고, 이러한 연결체들 중간 부분을 가르게 절단함으로써 잘려진 연결체 면이 기판 측면에 노출되게 하는 제조 방법을 고려할 수 있다.
또한, 이러한 모듈 기판의 측면 탭들에 접촉하게 탭에 접촉할 접속용 핀(pin)들이 상기 모듈 기판의 측면에 대향되게 배열된 소켓을 제시한다. 이때, 접속용 핀들이, 소켓 내에 모듈 기판이 장착된 후, 측방향으로 이동하여 측면 탭에 접촉하게 하는 이동 수단, 예컨대, 캠 샤프트(cam shaft)를 포함하여 소켓이 구성될 수 있다. 이와 같은 접속 방식은 종래의 삽입 방식과는 달리 삽입 힘이 모듈에 작용되지 않는 영 삽입 힘(ZIF; Zero Insert Force) 방식을 구현할 수 있다.
도 7 및 도 8은 본 발명의 실시예에 따른 메모리 모듈을 위한 인쇄회로기판(PCB)을 설명하기 위해서 개략적으로 도시한 사시도 및 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 실시예에 따른 메모리 모듈(100)은, 인쇄회로기판(110) 상에 메모리 패키지(130)가 실장된 형태로 구성될 수 있다. 메모리 패키지(130)는 인쇄회로기판(110) 몸체의 상면 또는/ 및 하면 표면에 솔더 볼(150) 등을 이용하여 실장될 수 있다.
이때, 인쇄회로기판(110)의 측면에 접촉용 탭(170)이 형성된다. 탭(170)은 인쇄회로기판(110)의 측면에서 몸체 내에 매몰되고 표면이 노출되게 형성될 수 있다(170). 이때, 탭(170)의 표면은 인쇄회로기판(110)의 측면 표면과 대등한 표면을 바람직하게 가지게 된다. 이러한 탭(170)은 은(Au)과 같은 도전층으로 형성될 수 있다. 이때, 탭(170)들의 배열은 인쇄회로기판(110)의 바람직하게 네 면으로 이루어지는 네 측면 모두에 배치, 배열될 수 있다.
이와 같이 탭(170)이 매몰 형태로 구현되므로, 탭(170)과 인쇄회로기판(110) 사이의 접착 강도를 보다 높일 수 있다. 따라서, 탭(170)에 충격이 가해질 경우, 이러한 충격에 의해서 탭(170)이 손상되는 것을 효과적으로 방지할 수 있다.
이때, 탭(170)은 인쇄회로기판(110)의 몸체 내에 매몰된 내부 배선(180)에 의해서 패키지(130)와 전기적으로 연결될 수 있다. 이러한 내부 배선(180)은 인쇄회로의 몸체 내에 사이에 절연막(190)을 개재하는 적층된 도전막(181)들을 포함하여 구성될 수 있다.
도전막(181)과 도전막(181) 사이에는 절연막(190)을 관통하는 비아(via) 연결체(183)들이 도입되어 도전막(181)들 상호 간을 전기적으로 연결하거나, 또는, 도전막(181)과 솔더 볼(150)이 접착되는 접착 패드(185)와 전기적으로 연결된다. 이에 따라, 탭(170)과 솔더 볼(150)을 이어주는 내부 배선(180)이 인쇄회로기판(110)의 몸체에 매몰된 형태로 구현된다.
종래의 경우 탭(도 1의 17)과 패키지(13) 사이의 전기적 연결은 도시되지는 않았지만 인쇄회로기판(도 1의 11)의 표면에 마련된 외부 배선을 통해 이루어지고 있다. 이러한 외부 배선은 도시되지 않았으나 비아 등을 통해서 솔더 볼(15)에 접속되게 된다. 따라서, 이러한 외부 배선을 이용하는 경우 인쇄회로기판(11) 표면에 노출되고 비아 등을 구비하고 있어 그 경로가 상대적으로 길어지게 된다.
이에 비해 본 발명의 실시예에 따른 내부 배선(180)은 인쇄회로기판(110)에 매몰된 형상으로 탭(170)과 솔더 볼(150) 간의 최단 거리로 구현될 수 있다. 따라서, 전기적 신호가 흐르는 경로를 효과적으로 감소시킬 수 있다. 이에 따라, 솔더 볼(150)과 탭(170) 사이에 전기적 신호가 흐를 때 수반되는 기생 커패시턴스(capacitance)나 임피던스(impedance)를 보다 낮추는 효과를 구현할 수 있다.
이와 같은 본 발명의 실시예에 따른 모듈 기판(110)은 알려진 인쇄회로기판을 형성하는 방법을 이용하고, 이에 추가적인 본 발명의 실시예에 따른 방법을 적용시켜 제작할 수 있다.
예컨대, 인쇄회로기판을 구현하는 방법으로 알려진 사진 식각을 이용하여 회로 배선 및 비아를 형성하는 방법, 레이저(laser) HDI 방법, ALIVH 방법, B2it 방법, NMBI 방법과 같이 인쇄회로기판을 제작하는 방법으로 알려진 여러 방법들을 이용하여 본 발명의 실시예에 따른 인쇄회로기판 제조 방법을 구현할 수 있다. 따라서, 이러한 모듈 기판(110)을 제작하기 위해서 새로운 제조 장비의 도입 등이 요구되지 않아 저렴한 비용으로 본 발명의 실시예를 구현할 수 있다.
도 9 내지 도 13은 본 발명의 실시예에 따른 메모리 모듈을 위한 인쇄회로기 판 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 9 내지 도 13을 참조하면, 개별 인쇄회로기판(110)을 형성하기 위해서, 도 12에 제시된 바와 같이, 인쇄회로 모기판(500)을 형성한다. 이러한 인쇄회로 모기판(500)을, 도 13에 제시된 바와 같이, 라우팅(routing)하여 개별 인쇄회로기판(110)을 형성할 수 있다.
도 12에 제시된 바와 같은 인쇄회로 모기판(500)은, 도전막(580)들, 도전막(580)들 사이에 개재되는 절연막(510)들이 적층된 구조로 형성된다. 이때, 도전막(580)들 상호 간을 전기적으로 연결하게 절연막(510)을 관통하는 도전성 연결체(570)들이 형성된다. 도전성 연결체(570)들은 도 12에서 일점 쇄선 화살표로 제시한 바와 같은 동일 가상 절단면 상에 열지어 배치되게 형성될 수 있다.
이러한 열지어 배치된 도전성 연결체(570)들의 가운데 부분을 가르게 인쇄회로 모기판(500)을 도 13에 제시된 바와 같이 잘라, 잘려진 연결체(570)의 절단 표면들이 측면으로 노출되어 측면 탭(170)이 형성된 개별 인쇄회로기판들(110)을 형성할 수 있다.
이때, 인쇄회로 모기판(500)을 형성하는 과정은 알려진 인쇄회로기판을 제작하는 방법을 응용하여 수행될 수 있다.
예컨대, 도 9에 제시된 바와 같이, 바람직하게 구리 포일(foil) 형태의 도전막(580)을 도입하고, 도전막(580) 상에 범프(bump) 또는 도전성 연결체(570)를 형성할 수 있다. 이러한 도전성 연결체(570)는 은 페이스트(Ag paste)를 이용하여 도전막(580)에 프린팅(printing)되어 형성될 수 있다. 이때, 도전성 연결체(570)는 상부가 뾰족한 원뿔 또는 다각뿔 형상으로 형성될 수 있다.
이후에, 도전막(580) 상에 절연막(510)을 상기 도전막 상에 상기 절연막으로 부착하되 상기 도전성 연결체(510)의 상부가 상기 절연막(510)을 피어싱(piercing)하여 도전성 연결체(510)가 절연막(510)을 관통하여 상부가 노출되게 한다.
예컨대, B-스테이지(stage)의 수지 침투 가공재(prepreg)의 절연막(510)을 도전막(580) 상에 부착한다. B-스테이지는 경화성 수지가 완전히 경화되지 않은 반고형화된 상태이므로, 도전성 연결체(570)는 용이하게 절연막(510)을 관통할 수 있다. 물론, 후속 과정에서 절연막(510)을 완전히 경화시키는 과정이 더 수행될 수 있다.
이후에, 절연막(510) 상에 피어싱된 도전성 연결체(570)에 접촉하게 다른 도전막(581), 예컨대, 구리 포일을 부착한다. 이후에, 라미네이팅(laminating)하여 상하에 도전막(580, 581)이 위치하고 그 사이에 도전성 연결체(570)가 위치하는 중간 구조를 형성한다. 이후에, 앞서 설명한 도 9 내지 도 11의 단계를 반복하여 상기한 중간 구조들이 적층된 구조를 형성한다. 이에 따라, 도 12에 제시된 바와 같은 인쇄회로 모기판(500)이 형성되고, 이를 라우팅(routing)하여 도 13에 제시된 바와 같은 개별 인쇄회로 기판(110)을 형성할 수 있다.
이와 같이 설명된 본 발명의 실시예에는 다른 여러 인쇄회로기판을 제조하는 방법을 응용하는 방법으로 당연히 변형될 수도 있다.
이제까지 설명한 바와 같이 구현된 메모리 모듈(100)은 탭(170)이 측면에 구비하므로, 종래의 소켓(도 1의 30)에 적합하지 않다. 따라서, 메모리 모듈(100)은 새로운 구조의 소켓에 어셈블리되게 된다.
도 14 및 도 15는 본 발명의 실시예에 따른 메모리모듈-소켓 어셈블리를 설명하기 위해서 개략적으로 도시한 평면도 및 단면도이다.
도 14 및 도 15를 참조하면, 메모리 모듈(100)이 장착될 소켓(300)은, 하우징(310), 접속부(330) 및 핀 이동부(350)를 포함하여 구성될 수 있다.
하우징(310)은 메모리 모듈(100)이 장착되는 공간을 제공하게, 메모리 모듈(100)의 평면 외형에 맞는 상면이 열린 박스(box) 형태로 구성될 수 있다. 이때, 메모리 모듈(100)의 양면에 모두 패키지(130)가 다수 개 실장될 경우, 이러한 기판(110) 하면에 배치된 패키지(130)가 다른 부재에 접촉되지 않도록, 하우징(310)의 바닥에 열린 부분(312)이 구비되는 것이 바람직하다. 따라서, 메모리 모듈(100)은 하우징(310)의 바닥부(311)에 하면의 가장 자리 표면이 지지되게 장착될 수 있다.
이때, 메모리 모듈(100)은 단지 하우징(310) 내부의 정해진 위치에 장착되며, 이때, 어떤 삽입에 관련된 힘이나 동작은 이루어지지 않게 된다. 즉, ZIF의 개념을 구현하게 메모리 모듈(100)은 하우징(130) 내부에 장착된다.
장착된 메모리 모듈(100)의 기판(110) 측면의 접촉용 탭(170)에 대향되게 접속 핀(pin: 335)들이 배열되게 접속부(330)가 구성될 수 있다. 탭(170)에 대응되는 수 및 위치에, 즉, 탭(170)들에 대응되게 모듈(100)의 네 측면에 대향되게 핀(335)들이 배치되며, 이들 핀(335)들을 지지하는 지지부(331)가 기판(110)에 대향되게 세워진 형태로 도입될 수 있다. 이러한 지지부(331)는 세워진 평판 형태일 수 있다. 이때, 핀(335)은 포고핀(pogo pin)과 같이 신호 접속용 핀 형태일 수 있다.
소켓 하우징(310)은 대부분 컴퓨터와 같은 메모리 소자를 이용하는 전자 장치의 메인 보드(200) 상에 전기적으로 접속되게 장착되게 된다. 따라서, 핀(335)들 또한, 이러한 메인 보드(200)에 접속되게 되는 데, 이때, 핀(335)과 메인 보드(200)의 전기적 연결은 유연성이 있는 전기적 연결 부재(336), 예컨대, 케이블(cable) 등과 같은 연결 부재에 의해 이루어지는 것이 바람직하다. 이는 핀(335)은 장착된 모듈(100)의 탭(170)에 접촉하기 위해 이동하기 때문이다.
기본적으로 핀(335)은 장착된 모듈(100)의 탭(170)에서 이격된 위치에 위치한다. 이는 모듈(100)이 하우징(310) 내에 장착될 때 모듈(100)에 부가적인 힘이 가해지지 않게 하기 위해서이다. 모듈(100)이 일단 하우징(310) 내에 장착되면, 핀(355) 이동을 위해서 소켓 핀 이동부(350)를 동작하여 핀(355)이 대응되는 탭(170)에 접촉하게 접속부(330)를 이동시킬 수 있다. 이러한 핀 이동부(350)는 캠 샤프트(cam shaft)와 같은 회전 부재로 구성될 수 있다.
도 16a 및 도 16b는 본 발명의 실시예에 따른 메모리모듈-소켓 어셈블리를 이용한 접속 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 16a를 참조하면, 모듈(100)이 하우징(310) 내에 장착되면, 핀 접속부(330)의 핀(335)은 탭(170)과 이격된 위치에 위치하게 된다. 핀 접속부(330)의 후단에는 핀 이동부(350)로서의 캠 샤프트(351)가 바람직하게 설치될 수 있다.
모듈(100)의 장착이 완료된 후, 캠 샤프트(351)를 회전 구동하면, 도 16b에 제시된 바와 같이 캠의 회전에 의해서 핀 접속부(330)를 밀어주게 된다. 이에 따라, 핀(335)은 탭(170)과 접촉하게 된다.
이에 따라, 핀(335)과 탭(170)의 접촉 시에 모듈(100)의 패키지(130) 등에는 부가적인 힘이 실질적으로 인가되지 않는다. 따라서, 패키지(130)가 칩 스케일(chip scale)로 얇은 두께로 형성되거나 여러 층이 적층될 때에 수반되는 패키지(130)의 강도의 취약에 의해 발생될 수 있는 크랙을 방지할 수 있다. 또한, 핀(335)은 탭(170) 상에 수직으로 접촉하므로, 접촉 시 탭(170)에 불필요한 수직의 스트레스(sheer stress)를 발생시키지 않는다. 따라서, 탭(170)에 손상이 발생되는 것을 효과적으로 방지할 수 있다.
한편, 도 15에서는 포고 핀 형태의 핀(335)을 포함하는 접속부(330)를 예로 들어 설명하였지만, 이러한 접속부(330)는 가압 도전 고무(PCR: Pressure Conductive Rubber)를 이용하는 구조로 변형될 수도 있다.
도 17은 본 발명의 실시예에 따른 메모리 모듈 소켓의 변형예를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 17을 참조하면, 변형된 접속부(340)는 PCR로 이루어지는 세워진 평판 형태로 구현될 수 있다. PCR 접속부(340)는 고무 재질의 매질부에 도전성 입자들이 영역별로 부분 부분 삽입된 부재를 이용하여 구성될 수 있다. 이러한 도전성 입자들이 포함된 부분(341)은 가압 시 도전성을 가지게 되고, 다른 부분은 실질적으로 저항제인 고무로 이루어지게 된다. 도전성 입자들이 포함된 부분(341)은 실질적으로 탭(170)에 대향되는 위치에 형성되고, 탭(170)이 접촉하여 전기적 신호가 흐르는 경로를 구성하는 역할을 하게 된다. 이에 따라, 이러한 PCR 접속부(340) 또한 도 15에 제시된 포고 핀 등을 이용한 접속부(330)와 같은 기능을 수행할 수 있다.
상술한 본 발명에 따르면, 메모리 모듈의 탭 수를 증가시킬 수 있어, 고밀도 메모리 모듈의 구현을 가능하게 할 수 있다. 또한, 탭이 모듈 기판의 측면에 위치하므로, 모듈 기판의 상면 또는 하면에 패키지 또는 다른 소자들을 실장하는 과정에서 탭이 솔더 또는 플럭스 등에 오염되는 것을 효과적으로 방지할 수 있다.
또한, 탭은 모듈 기판의 측면에 매몰된 형태로 구현되므로, 탭이 보다 높은 강도로 기판에 결합된 상태로 유지될 수 있다. 따라서, 탭이 깨지는 등의 불량 발생을 방지할 수 있다. 또한, 탭과 패키지 간의 전기적 연결 경로가 주로 기판 몸체에 매몰된 내부 배선에 의해서 구현되므로, 전기적 연결 경로의 단축을 구현할 수 있다. 따라서, 연결 경로에서 유기되는 기생 커패시턴스 또는 임피던스의 감소를 구현할 수 있다. 이에 따라, 신호 전달 속도의 증가를 구현할 수 있어, 보다 빠른 동작 속도의 메모리 모듈을 구현할 수 있다.
또한, 이러한 탭에 접촉한 핀을 구비한 소켓은, 메모리 모듈이 장착된 후 핀 접속부를 수평으로 이동시켜 핀이 탭에 접촉하게 하므로, 실질적으로 ZIF 삽입 방식을 구현하게 된다. 따라서, 종래의 경우에서와 같이 모듈을 소켓에 삽입할 때, 원하지 않는 힘이 패키지 등에 인가되어 패키지에 크랙이 발생하는 불량을 방지할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

Claims (17)

  1. 메모리 패키지를 표면에 실장한 인쇄회로기판 몸체;
    상기 인쇄회로기판 몸체의 측면에 매몰되고 표면이 노출된 접촉용 탭(tab); 및
    상기 탭과 상기 패키지와의 전기적 연결을 위해 상기 인쇄회로기판 몸체 내에 매몰되어 상기 탭에 연결되는 내부 배선;을 포함하는 것을 특징으로 하는 메모리 모듈을 위한 인쇄회로기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 내부 배선은
    상기 인쇄회로기판의 몸체 내부에 매몰 연장된 도전막; 및
    상기 도전막과 다른 도전막을 연결하는 도전성 비아 연결체를 포함하는 것을 특징으로 하는 메모리 모듈을 위한 인쇄회로기판.
  4. 제1항에 있어서,
    상기 탭의 노출된 표면은 상기 인쇄회로기판 몸체 측면 표면과 대등한 높이를 가지는 것을 특징으로 하는 메모리 모듈을 위한 인쇄회로기판.
  5. 제1항에 있어서,
    상기 탭은 상기 인쇄회로기판 몸체의 네 측면들에 횡렬로 다수 개 열지어 배치된 것을 특징으로 하는 메모리 모듈을 위한 인쇄회로기판.
  6. 적층된 도전막들,
    상기 도전막들 사이에 개재되는 절연막들, 및
    상기 도전막들 상호 간을 전기적으로 연결하게 상기 절연막을 관통하되 동일 가상 절단면 상에 열지어 배치된 도전성 연결체들을 포함하는 적층 구조의 인쇄회로 모기판을 형성하는 단계; 및
    상기 열지어 배치된 도전성 연결체들의 가운데 부분을 가르게 상기 인쇄회로 모기판을 잘라 상기 잘려진 연결체의 표면들이 측면으로 노출되어 측면 탭이 형성된 개별 인쇄회로기판들을 형성하는 단계를 포함하는 것을 특징으로 하는 메모리 모듈을 위한 인쇄회로기판 제조 방법.
  7. 제6항에 있어서,
    상기 인쇄회로 모기판을 형성하는 단계는
    상기 도전막을 포일(foil) 형태로 도입하는 단계;
    상기 도전막 상에 상기 도전성 연결체를 형성하는 단계;
    상기 도전막 상에 절연막을 부착하되 상기 도전성 연결체의 상부가 상기 절 연막를 피어싱(piercing)하게 하는 단계; 및
    상기 절연막 상에 상기 피어싱된 도전성 연결체에 접촉하게 다른 도전막을 부착하여 라미네이팅(laminating)하는 단계를 포함하는 것을 특징으로 하는 메모리 모듈을 위한 인쇄회로기판 제조 방법.
  8. 제6항에 있어서,
    상기 도전성 연결체는
    상기 도전막 상에 은 페이스트(Ag paste)를 프린팅(printing)하여 형성되는 것을 특징으로 하는 메모리 모듈을 위한 인쇄회로기판 제조 방법.
  9. 제6항에 있어서,
    상기 절연막은
    B-스테이지(stage)의 수지 침투 가공재(prepreg)로 도입되는 것을 특징으로 하는 메모리 모듈을 위한 인쇄회로기판 제조 방법.
  10. 메모리 패키지,
    상기 메모리 패키지를 표면에 실장한 인쇄회로기판 몸체,
    상기 인쇄회로기판 몸체의 측면에 매몰되고 표면이 노출된 접촉용 탭(tab)들, 및 상기 탭과 상기 패키지와의 전기적 연결을 위해 상기 인쇄회로기판 몸체 내에 매몰되어 상기 탭에 연결되는 내부 배선을 포함하는 모듈(module); 및
    상기 모듈이 장착되는 공간을 제공하는 하우징(housing),
    상기 하우징 내에 상기 모듈이 장착될 때 상기 접촉용 탭에 대향되게 배열된 접속 핀(pin)들,
    상기 접촉 핀들이 상기 모듈의 측면에 대향되게 지지하는 핀 지지부, 및
    상기 모듈이 장착된 후 상기 핀이 상기 탭에 접촉되게 상기 핀 지지부를 전후로 이동시키는 핀 이동부를 포함하는 소켓;을 포함하는 것을 특징으로 하는 메모리모듈-소켓 어셈블리.
  11. 삭제
  12. 제10항에 있어서,
    상기 내부 배선은
    상기 인쇄회로기판의 몸체 내부에 매몰 연장된 도전막; 및
    상기 도전막과 다른 도전막을 연결하는 도전성 비아 연결체를 포함하는 것을 특징으로 하는 메모리모듈-소켓 어셈블리.
  13. 제10항에 있어서,
    상기 탭은 상기 인쇄회로기판 몸체의 네 측면들에 횡렬로 다수 개 열지어 배치되고
    상기 핀들은 상기 인쇄회로기판 몸체의 네 측면에 대향되게 배치된 것을 특징으로 하는 메모리모듈-소켓 어셈블리.
  14. 제10항에 있어서,
    상기 핀 지지부는 상기 인쇄회로기판 측면으로부터 이격되게 세워지고
    상기 핀은 상기 핀 지지부에 의해 수평으로 배열되게 지지된 포고핀(pogo pin)을 포함하는 것을 특징으로 하는 메모리모듈-소켓 어셈블리.
  15. 제10항에 있어서,
    상기 핀 지지부는 상기 핀으로서의 도전 부분을 포함하는 가압 도전 고무(PCR)를 포함하는 세워진 평판을 포함하는 것을 특징으로 하는 메모리모듈-소켓 어셈블리.
  16. 제10항에 있어서,
    상기 핀 이동부는 상기 핀 지지부에 접촉되어 상기 핀 지지부를 상기 인쇄회로기판의 측면에 대해 이동시키는 캠 샤프트(cam shaft)를 포함하는 것을 특징으로 하는 메모리모듈-소켓 어셈블리.
  17. 제10항에 있어서,
    상기 하우징은 상기 모듈의 상기 인쇄회로기판의 가장 자리 부분의 표면에 접촉하여 지지하는 바닥부를 포함하는 것을 특징으로 하는 메모리모듈-소켓 어셈블리.
KR1020050074480A 2005-08-12 2005-08-12 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리 KR100771862B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050074480A KR100771862B1 (ko) 2005-08-12 2005-08-12 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리
US11/500,960 US8189342B2 (en) 2005-08-12 2006-08-09 Printed circuit board for memory module, method of manufacturing the same and memory module/socket assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074480A KR100771862B1 (ko) 2005-08-12 2005-08-12 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리

Publications (2)

Publication Number Publication Date
KR20070019476A KR20070019476A (ko) 2007-02-15
KR100771862B1 true KR100771862B1 (ko) 2007-11-01

Family

ID=37803889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074480A KR100771862B1 (ko) 2005-08-12 2005-08-12 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리

Country Status (2)

Country Link
US (1) US8189342B2 (ko)
KR (1) KR100771862B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11383236B2 (en) 2017-11-10 2022-07-12 Christopher Walker Polymerase chain reaction using a microfluidic chip fabricated with printed circuit board techniques

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7632708B2 (en) * 2005-12-27 2009-12-15 Tessera, Inc. Microelectronic component with photo-imageable substrate
KR100979291B1 (ko) * 2009-07-31 2010-08-31 엘아이지넥스원 주식회사 메모리 모듈 실장용 지그
EP2689005A4 (en) * 2011-03-23 2014-09-03 California Inst Of Techn SYSTEM FOR CARRYING OUT NUCLEIC ACID AMPLIFICATION FOR A POLYMERASE CHAIN REACTION
KR101281341B1 (ko) * 2011-08-08 2013-07-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9533308B2 (en) 2012-02-10 2017-01-03 California Institute Of Technology PC board-based polymerase chain reaction systems, methods and materials
US8982566B2 (en) * 2012-05-16 2015-03-17 Nanya Technology Corporation Memory module and electrical connector for the same
CA2880652C (en) 2012-08-09 2021-10-26 Dalhousie University Ultrasound endoscope and methods of manufacture thereof
US10098241B2 (en) 2015-10-23 2018-10-09 International Business Machines Corporation Printed circuit board with edge soldering for high-density packages and assemblies
US12057379B2 (en) * 2021-09-03 2024-08-06 Cisco Technology, Inc. Optimized power delivery for multi-layer substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072236A (ko) * 1996-04-17 1997-11-07 정문술 모듈ic검사기의 모듈ic 홀딩장치
US6960092B1 (en) 2003-07-25 2005-11-01 Advanced Micro Devices, Inc. Compression mount and zero insertion force socket for IC devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573617A (en) * 1967-10-27 1971-04-06 Aai Corp Method and apparatus for testing packaged integrated circuits
US4376562A (en) * 1981-01-19 1983-03-15 Amp Incorporated Cam actuated socket for electrical leads
US5177324A (en) * 1991-08-19 1993-01-05 Motorola, Inc. In situ RF shield for printed circuit board
JPH0754868B2 (ja) * 1991-09-30 1995-06-07 松下電器産業株式会社 高周波モジュール基板
JPH05291739A (ja) 1992-04-14 1993-11-05 Nippon Steel Corp 接続用端子及びこれを用いた装置の接続方法
DE69315907T2 (de) * 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
JP3519453B2 (ja) * 1994-06-20 2004-04-12 富士通株式会社 半導体装置
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US6034438A (en) * 1996-10-18 2000-03-07 The Regents Of The University Of California L-connect routing of die surface pads to the die edge for stacking in a 3D array
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6426466B1 (en) * 2000-02-09 2002-07-30 International Business Machines Corporation Peripheral power board structure
US6558169B2 (en) 2001-03-29 2003-05-06 Intel Corporation Shunt power connection for an integrated circuit package
US6328574B1 (en) * 2001-07-27 2001-12-11 Hon Hai Precision Ind. Co., Ltd. High current capacity socket with side contacts
KR100489820B1 (ko) * 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
US7750250B1 (en) * 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7791173B2 (en) * 2007-01-23 2010-09-07 Samsung Electronics Co., Ltd. Chip having side pad, method of fabricating the same and package using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072236A (ko) * 1996-04-17 1997-11-07 정문술 모듈ic검사기의 모듈ic 홀딩장치
US6960092B1 (en) 2003-07-25 2005-11-01 Advanced Micro Devices, Inc. Compression mount and zero insertion force socket for IC devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11383236B2 (en) 2017-11-10 2022-07-12 Christopher Walker Polymerase chain reaction using a microfluidic chip fabricated with printed circuit board techniques

Also Published As

Publication number Publication date
US8189342B2 (en) 2012-05-29
US20070047377A1 (en) 2007-03-01
KR20070019476A (ko) 2007-02-15

Similar Documents

Publication Publication Date Title
KR100771862B1 (ko) 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리
CN107645824B (zh) 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备
KR100796523B1 (ko) 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US8888504B2 (en) Multilevel interconnection system
US9084381B2 (en) Method for manufacturing flex-rigid wiring board
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
KR20060069229A (ko) 다단구성 반도체모듈
US20050287829A1 (en) Patch substrate for external connection
US20040159930A1 (en) Semiconductor device, method of manufacturing the same, and electronic device using the semiconductor device
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
US20130029500A1 (en) Connector and fabrication method thereof
JP4528715B2 (ja) 半導体装置及びその製造方法
US7944707B2 (en) Package structure for connection with output/input module
JP2013206707A (ja) 実装用アダプタ、プリント基板及びその製造方法
JP5257177B2 (ja) プリント配線基板の改造方法および改造済プリント配線基板
US20120024584A1 (en) Connector and manufacturing method thereof
EP2006911A2 (en) Wiring substrate
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
TWI763530B (zh) 探針卡測試裝置
KR100605343B1 (ko) 볼 그리드 어레이 구조의 디바이스에 사용되는 콘택트필름 및 디바이스 실장구조체
KR20110006525A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5035062B2 (ja) 多層配線基板及びこれを用いた電気的接続装置
CN112768430B (zh) 载板结构及其制作方法
JP2009231709A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 12