JP3519453B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3519453B2
JP3519453B2 JP13760894A JP13760894A JP3519453B2 JP 3519453 B2 JP3519453 B2 JP 3519453B2 JP 13760894 A JP13760894 A JP 13760894A JP 13760894 A JP13760894 A JP 13760894A JP 3519453 B2 JP3519453 B2 JP 3519453B2
Authority
JP
Japan
Prior art keywords
chip
terminals
base material
unit
chip units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13760894A
Other languages
English (en)
Other versions
JPH088392A (ja
Inventor
秀次 森
隆 関場
治 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13760894A priority Critical patent/JP3519453B2/ja
Priority to US08/427,111 priority patent/US5834843A/en
Publication of JPH088392A publication Critical patent/JPH088392A/ja
Priority to US09/145,027 priority patent/US6287949B1/en
Application granted granted Critical
Publication of JP3519453B2 publication Critical patent/JP3519453B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】
【０００２】本発明は、複数のチップユニットで構成さ
れる半導体装置に関する。
【０００３】近年、種々の電子機器のコンパクト化、高
機能化の要請に対して半導体装置の高集積化、高速化が
図られる中で、デバイスの短期間での開発、供給が望ま
れている。
【従来の技術】
【０００４】従来、実装密度を向上させる半導体装置と
して、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰａｃｋａｇｅ）パ
ッケージのものが使用されてきており、そのリードピン
の増大、リードピッチの縮小化が行われている。
【０００５】そこで、図１８に、従来のＱＦＰ型半導体
装置の基板実装の説明図を示す。図１８において、半導
体装置１１は、パッケージ１２の側部四方よりリード１
３が延出され、ガルウィング形状に形成される。
【０００６】一方、実装基板１４は、ガラス・エポキシ
樹脂等の材料上に上記半導体装置１１のリード１３や他
の部品に対応したパターン１５が形成され、対応するパ
ターン（パッド１５）上にはんだにより半導体装置１１
等が実装される。
【０００７】このような実装基板１４は、はんだが比較
的低温（約１８０℃程度）で溶けることから作業性が良
好であると共に、ガラス・エポキシ樹脂が安価であり、
広く使用されている。
【０００８】また、半導体装置１１は、例えばプラスチ
ックパッケージのものはリードフレームのステージ上に
半導体チップ（チップユニット）が搭載され、インナリ
ードとの間でワイヤボンディングされて樹脂封止される
ものである。そして、さらなる高集積化を図るために、
単一のパッケージ内に複数の半導体チップを搭載するマ
ルチチップモジュールのものが出現してきている。
【０００９】図１９に、従来のマルチチップモジュール
の側断面図を示す。図１９（Ａ）に示す半導体装置２１
A は、母材（マザーボード）２２ａ上に複数の半導体チ
ップ２３が搭載されてワイヤ２４により電気的接続が行
われる。母材２２ａはステージ２５上に載置され、イン
ナリード２６ａと母材２２ａ間でワイヤ２４により電気
的接続が行われる。そして、樹脂封止によりパッケージ
２７が形成され、アウタリード２８ａがＪ形状に折曲さ
れたものである。
【００１０】また、図１９（Ｂ）に示す半導体装置２１
Ｂは、母材２２ｂ上に複数の半導体チップ２３が搭載さ
れてワイヤ２４により電気的接続される。母材２２ｂは
リードフレームのインナリード２６ｂと直接に接続され
た後にパッケージ２７が形成される。そして、アウタリ
ード２８ａがガルウィング状に折曲されたものである。
【００１１】図１９（Ｃ）に示す半導体装置２１Cは、
図１９（Ｂ）の半導体装置２１Bの母材２２ｂの裏面が
表出されるパッケージ２７ａが形成され、表出された母
材２２ｂの裏面に放熱部材２９が設けられたものであ
る。
【００１２】そして、図１９（Ｄ）に示す半導体装置２
１Dは、図１９（Ｂ）の半導体装置２１Bの母材２２ｂ上
に搭載された複数の半導体チップ２３にバンプ２３ａが
形成されて、母材２２ｂとの間でテープリード３０を用
いてフリップチップ接合したものである。
【発明が解決しようとする課題】
【００１３】しかし、図１８に示すように、実装基板１
４上に半導体装置１１を含めて複数個の部品をレイアウ
トすることから、配線長が長くなって基板面積が増大さ
れ、動作の高速化、コンパクト化が阻害されると共に、
不良部品の交換が困難となって基板毎の交換となり、コ
スト高の原因になるという問題がある。
【００１４】また、図１９（Ａ）〜（Ｄ）に示すマルチ
チップモジュールの半導体装置２１A〜２１Dは、半導体
チップ２３と母材２２ａ，２２ｂとの接続をワイヤ２４
又はテープリード３０を用いて行われていることから、
配線長による高速処理が阻害されると共に、半導体チッ
プ２３に機能追加を行う場合に設計のやり直しや製作の
ための部品交換を必要として汎用性がなくなり、工数及
製造コストが増大するという問題がある。
【００１５】そこで、本発明は上記課題に鑑みなされた
もので、装置の小型、薄型化を図ると共に、高速処理
化、低コスト化を図る半導体装置を提供することを目的
とする。
【課題を解決するための手段】
【００１６】上記課題を解決するために、請求項１で
は、所定数の端子が形成された所定機能を有する所定形
状のチップユニットが、複数、その側面同士が突き合わ
されて平面状に並んでいる半導体装置であって、各チッ
プユニットは、側面に、凹状に切り欠いた端子が、複数
のチップユニットをその側面同士を突き合わせた場合
に、突き合わされた二つのチップユニットの端子が対向
する位置関係で形成してある構成であり、対向する２つ
の端子が作る空間の形状に対応した形状の導電性の連結
ブロックが、突き合わされた二つのチップユニットの対
向する２つの端子が作る空間内に挿入してあり、該挿入
された連結ブロックが、突き合わされた二つのチップユ
ニットの対向する２つの端子の間を電気的に接続すると
共に突き合わされた二つのチップユニットの間を機械的
に 結合する構成とする。
【００１７】請求項２では、所定数の端子が形成された
所定機能を有する所定形状のチップユニットが、複数、
その側面同士が突き合わされて平面状に並んでいる半導
体装置であって、各チップユニットは、側面に、凹状に
切り欠いた端子が、複数のチップユニットをその側面同
士を突き合わせた場合に、突き合わされた二つのチップ
ユニットの端子が対向する位置関係で形成してある構成
であり、突き合わされた二つのチップユニットの対向す
る端子が作る空間内が、注入されて硬化された導電ペー
ストによって埋まっており、該硬化された導電ペースト
が、突き合わされた二つのチップユニットの対向する２
つの端子の間を電気的に接続すると共に突き合わされた
二つのチップユニットの間を機械的に結合する構成とす
る。
【作用】
【００１８】上述のように、請求項１の発明では、チッ
プユニットを突き合わせることで形成される空間内に導
電性の連結ブロックが挿入されている。連結ブロックが
突き合わされた二つのチップユニットの対向する２つの
端子の間を電気的に接続すると共に突き合わされた二つ
のチップユニットの間を機械的に結合する。これによ
り、ユニット間の配線が不要となって高速処理化を図る
ことが可能となる。また、チップユニットの間を機械的
に結合ための専用の部材が必要でなくなる。
【００１９】請求項２の発明では、チップユニットを突
き合わせることで形成される空間内が、ここに注入され
て硬化された導電ペーストによって埋まっている。この
硬化された導電ペーストが、突き合わされた二つのチッ
プユニットの対向する２つの端子の間を電気的に接続す
ると共に突き合わされた二つのチップユニットの間を機
械的に結合する。これにより、ユニット間の配線が不要
となって高速処理化を図ることが可能となる。また、チ
ップユニットの間を機械的に結合ための専用の部材が必
要でなくなる。
【実施例】
【００２０】図１に、本発明の第１実施例の構成図を示
す。図１（Ａ）は、半導体装置としてのチップブロック
モジュール３１を示したもので、チップを異なる機能を
有する例えば６つの四角形状のチップユニット３２（３
２〜３２6）の集合体として平面的に構成される。例え
ば、チップユニット３２（３２〜３２6）を、メモリ部
３２（３２1），演算回路部３２（３２2），電源部３２
（３２3），クロック発生部３２（３２4），抵抗部３２
（３２5），コンデンサ部３２（３２6）とする。なお、
このような組み合わせに限らず、適宜所望の機能のチッ
プユニット３２を形成して組み合わせることができる。
【００２１】また、各チップユニット３２は側面に所定
数の端子３３が形成され、接続手段でこれらが直接、間
接に接触することにより電気的接続が行われる。
【００２２】一方、各チップユニット３２は、図１
（Ｂ）に示すように、外形サイズにおいて厚さが同一
で、縦ａ及び横ｂの整数倍の長さで形成される。ここ
で、端子３３の形成を簡単に説明すると、ウエハのスク
ラブラインの部分に電極状の端子部分を通常のウエハ処
理で形成し、チップ状にダイシングカットしたときに、
チップユニットの側面（カット面）に端子３３が表出す
るものである。
【００２３】このように、機能を変更したチップが要求
されても、既存のチップユニット３２より必要な部分を
用意することにより、ユニット構成の検討のみで直ちに
製造可能になると共に、配線部分が存在しないことか
ら、電気的損失を回避して高速処理させることができ
る。
【００２４】ここで、図２に、図１のチップユニット接
続の説明図を示す。図２（Ａ）は、所定のチップユニッ
ト３２の側面の端子３３を対応するチップユニット３２
の側面の端子３３に直接に当接させて電気的接続を行う
ものである。
【００２５】また、図２（Ｂ）は、接続させるチップユ
ニット３２，３２の端子３３間に導電部材でパッド３４
ａが形成された接続部材であるシート３４を介在させて
電気的接続を行う。この場合、チップユニット３２，３
２の対向する端子３３，３３を導通させるだけでなく、
シート３４にパターンを設けることにより対向しない端
子３３，３３をも導通させることが可能となる。なお、
シート３４に接着材を塗布することによりチップユニッ
ト３２，３２を固定させることができる。
【００２６】次に、図３に、他の端子形成及び端子間接
続の説明図を示す。図３（Ａ）は、チップユニット３２
の接続を行う側面に例えば略円形凹状に切り欠いた端子
３３ａを所定数形成し、２つのチップユニット３２，３
２の側面を突き合わせたときに端子３３ａ，３３ａで形
成される凹部分の空間に導電性の導電部材である連結ブ
ロック３５を挿入させて端子３２ａ，３２ａ間を導通さ
せるものである。
【００２７】図３（Ｂ）は、チップユニット３２の上面
と側面にかけて例えば切り欠き凹状に端子３３ｂを所定
数形成し、２つのチップユニット３２，３２の側面を突
き合わせたときに端子３３ｂ，３３ｂで形成される凹部
分内に、シリンジ１２よりペースト状の導電部材である
例えば銀ペースト３５ａを注入して硬化させることで端
子３２ｂ，３２ｂ間を導通させるものである。
【００２８】また、図３（Ｃ）は、チップユニット３２
の上面に所定数の端子（パッド）３３ｃを形成し、２つ
のチップユニット３２，３２の側面を突き合わせて、各
端子（パッド）３３ｃ，３３ｃ間をワイヤボンダにより
リード部材であるワイヤ３７で電気的に接続を行うもの
である。これにより、隣接されていないチップユニット
にも配線することができる。
【００２９】この場合、図２（Ａ），（Ｂ），図３
（Ａ），（Ｂ）に比べて配線長が長くなるが、図２０に
示すマルチチップモジュールよりは短縮されて高速処理
を可能としている。
【００３０】なお、リード部材としてワイヤ３７の代わ
りにテープリードを用いて複数の端子３３ｃにも接続を
行うことができる。
【００３１】そして、端子３３，３３ａ〜３３ｃからの
外部への引き出しは、直接又はソケット等により行われ
るものである。
【００３２】続いて、図４に、本発明の他のチップユニ
ット形状の説明図を示す。図４（Ａ）は、三角形状のチ
ップユニット３２ａによってチップブロックユニット３
１を構成するもので、組み合わせるユニット数によって
は四角形状のチップユニット３２よりコンパクト化を図
ることができる。
【００３３】なお、三角形状のチップユニット３２ａ
は、ウエハ上に三角形状のチップパターンを形成するこ
とで、従来のウエハ処理技術により実現することができ
る。
【００３４】図４（Ｂ）は、六角形状のチップユニット
３２ｂによりチップブロックユニット３１を構成するも
ので、四角形状のチップユニット３２に対して隣接ユニ
ットとの接続面が増え、他のチップユニット３２ｂとの
接続が容易にすることができ、装置の小型、薄型化を図
ることができる。
【００３５】なお、チップユニット３２ａ，３２ｂは三
角形状、六角形状に限らず八角形状等の多角形状で形成
してもよい。また、これらの一辺の長さは所定長さの整
数倍に設定される。
【００３６】図４（Ｃ）は、突き合わせ部分としていわ
ゆるオリフラ（オリエンテーションフラット）部３２ｃ
1を有するウエハ形状のチップユニット３２ｃによりチ
ップブロックモジュール３１を構成するものである。す
なわち、チップユニット３２ｃのオリフラ部３２ｃ1に
より他ユニットと面接続を可能としたものである。
【００３７】このように、何れの形状であっても、突き
合わせ部分（上記オリフラ、又は円弧状等）を有する構
成とすることで、コンパクト構成となり、装置の小型、
薄型化を図ることができる。
【００３８】次に、図５に、チップの母材への実装説明
図を示す。図５は、母材を使用したときの半導体装置と
してのチップブロックモジュール３１を示したもので、
ここではチップユニット３２の側面に端子３３が形成さ
れている場合を示す。
【００３９】図５（Ａ）において、ベース部材である母
材３８には、チップユニット３２の端子３３及び信号等
の入出のための外部端子に応じた個数及びピッチで、パ
ターン及び固定部であるパッド３９が形成されており、
この母材３８上に対応するチップユニット３２が載置さ
れる。
【００４０】そして、図５（Ｂ）に示すように、チップ
ユニット３２の端子３３と母材３８のパッド３９との当
接部分にレーザ光を照射して溶着させることで電気的接
続が行われる。なお、レーザ光による溶着に限らず、導
電接合部材であるはんだ等の金属や、例えば銀ペースト
や高分子系熱可塑性樹脂等の導電性樹脂により接続を行
ってもよい。
【００４１】これにより、再びレーザ光や加熱すること
で容易に取り外して交換可能であり、汎用的となって低
コストとすることができる。
【００４２】このように、母材３８に実装固定されたチ
ップユニット３２は、同一平面となり、図５（Ｃ）に示
すように、吸着装置４１で吸着が可能となり容易に搬送
することができるようになる。
【００４３】吸着装置４１は、アーム４２の先端に吸着
パッド４３が取り付けられ、吸着パッド４３の連通部４
４より真空源に連結される。この吸着パッド４３で母材
３８に実装されたチップユニット３２の平面的上面で真
空吸着して搬送を行うものである。
【００４４】このようなチップブロックモジュール３１
における外部との接続は、母材３８のパッド３９より、
コネクタやワイヤ配線等で行ってもよく、母材３８の離
面にパッド３９に接続されているパッドを形成して、パ
ッド上に例えばボールバンプを形成するＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）タイプとしてもよい（以下
の実施例においても同様である）。
【００４５】続いて、図６に、図５の他の母材及び他の
実装説明図を示す。図６（Ａ）に示すように、母材３８
にパッド３９に代えて表面及び離面のランド部間にスル
ーホール４０が固定部としてマトリクス状に配列されて
形成される。スルーホール４０はチップユニット３２の
端子３３のピッチｄと同一のピッチｄで形成される。そ
して、母材３８上に所定数のチップユニット３２が載置
される。
【００４６】電気的接続は、母材３８の裏面よりスルー
ホール４０内からレーザ光を照射して溶着させる。すな
わち、母材３８の裏面から電気的接続を行うことができ
るものである。
【００４７】次に、図７に、母材にチップユニットを高
さ方向で実装した場合の説明図を示す。図７（Ａ）は、
母材３８上にチップユニット３２を、側面を当接させて
垂直に所定数実装した場合を示している。これによれ
ば、底面積が縮小されてコンパクト化が図られると共
に、チップユニット３２の母材３８への接触面積が縮小
されて冷却性が向上されるものである。
【００４８】図７（Ｂ）は、母材３８上に垂直に実装し
たチップユニット３２に、別のチップユニット３２7を
例えばバンプ５１により接続して追加搭載した場合を示
している。これによって、機能の拡張を図ることができ
る。例えば、メモリ機能のチップユニット３２に、さら
にメモリ機能のチップユニット３２7を搭載させること
で、メモリ容量を増大させることができるものである。
【００４９】図７（Ｃ）は、母材３８上に垂直に実装し
たチップユニット３２間の信号の授受を行わせるため連
結ユニット５２を、チップユニット３２の側面で母材３
８に対向して設けた場合を示している。なお、チップユ
ニット３２の他の側面に連結ユニットを設けてもよい。
これにより、各チップユニット３２間を容易に電気的接
続を行うことができるものである。
【００５０】図７（Ｄ）は、母材３８に側面を当接させ
て実装するチップユニット３２を、高さ方向に対して傾
斜させて実装した場合を示している。これにより、図７
（Ａ）〜（Ｃ）に比べて高さを抑制することができ、装
置の小型化、スペースの効率利用を図ることができる。
【００５１】次に、図８に、本発明の冷却方式の説明図
を示す。図８（Ａ）に示す半導体装置としてのチップブ
ロックモジュール３１は、母材３８上に平面的にチップ
ユニット３２が所定数（図では４個）搭載される一方
で、別のチップユニット３２8とを上面に形成された端
子間でワイヤ３７により電気的接続を行ったものであ
る。そして、母材３８と３８ａとの間には、空気等の気
体や液体を通した冷却手段としての流通部であるパイプ
５３が位置される。
【００５２】例えば、チップユニット３２8を発熱する
ユニットで構成されたときに、他のチップユニット３２
と離隔させて熱の影響を回避させると共に、パイプ５３
で効率的に冷却を行わせることができる。
【００５３】なお、パイプ５３を設けない場合であって
も、単一の母材３８よりは冷却効果が向上されるもので
ある。
【００５４】図８（Ｂ）に示すチップブロックモジュー
ル３１は、母材３８に平面的にチップユニット３２が搭
載された所定位置（図では中央位置）に冷却手段として
アルミニウムや銅等で形成された放熱突起部５４を設け
たものである。この場合、チップユニット３２は放熱突
起部５４を避ける形状で形成される。これにより、発熱
の高いチップユニット３２を効率よく放熱することがで
きる。
【００５５】図８（Ｃ）に示すチップブロックモジュー
ル３１は、チップユニット３２が所定数平面的に搭載さ
れた母材３８の裏面に冷却手段として冷却ファン５５を
設けたものである。この冷却ファン５５は、モータを内
蔵させてもよく、また周囲よりエアが送風されることで
回転するものであってもよい。これにより、冷却効果を
さらに向上させることができる。
【００５６】このように、冷却手段（パイプ５３，放熱
突起部５４，冷却ファン５５）を設けることで、特に高
速処理による発熱を効率よく冷却することができ、容易
に高速処理化を図ることができるものである。
【００５７】さらに、図８（Ｄ）は、母材３８に所定数
のチップユニット３２が搭載（平面的又は高さ方向）さ
れたチップブロックモジュール３１を、例えばＬＮ2
（液体窒素）の冷却液５５ａに浸漬したものである。こ
れにより、冷却性が向上し、高速処理化、モジュールサ
イズの縮小化を図ることができる。
【００５８】次に、図９〜図１１に、他の母材を使用し
た場合の説明図を示す。
【００５９】図９（Ａ）に示すチップブロックモジュー
ル３１は、母材３８ｂを積層構造としたもので、その表
裏両面にチップユニット３２が平面的に所定数搭載され
た場合を示している。チップユニット３２間の接続は、
母材３８ｂの積層時に形成される配線部５６によって行
う。これにより、チップユニット３２の搭載個数を面積
を拡大せずに増やすことができ、装置の小型化（同一個
数なら小型となる）及び低コスト化を図ることができ
る。
【００６０】図９（Ｂ）に示すチップブロックモジュー
ル３１は、母材３８ｃを配線部５６を有する積層構造か
つ中空部５７が形成された中空構造にすると共に、表裏
両面に所定数の通気孔５７ａが形成されたもので、母材
３８ｃの両面に所定数のチップユニット３２が搭載され
る。
【００６１】このチップブロックモジュール３１は、例
えば母材３８ｃの裏面より冷却エアが吹き込まれたとき
に、裏面に搭載されたチップユニット３２を冷却すると
共に、母材３８ｃの表裏両面に形成された通気孔５７ａ
により表面のチップユニット３２が冷却されるものであ
る。すなわち、母材３８ｃの裏面より冷却を行うことが
できる。
【００６２】なお、図９（Ａ），（Ｂ）において、図８
（Ｂ），（Ｃ）に示すような放熱突起部５４や冷却ファ
ン５５を併用してもよい。また、母材３８ｂ，３８ｃの
片面のみにチップユニット３２を搭載してもよい。
【００６３】図９（Ｃ）に示すチップブロックモジュー
ル３１は、配線部５６ａが形成された可撓部材のフィル
ムを母材３８ｄとして、２つのブロックで所定数のチッ
プユニット３２が搭載され、各チップユニット３２間の
接続が配線部５６ａにより行う。
【００６４】この母材３８ｄは、例えばポリイミドフィ
ルム又はポリエステルフィルムに銅箔を貼り付けて形成
される。
【００６５】これにより、折り曲げて使用することが可
能となって、装置の小型化、薄型化を図ることができ
る。
【００６６】また、図１０（Ａ）に示すチップブロック
モジュール３１は、母材３８の平面的に搭載された所定
数のチップユニット３２の領域以外の部分で例えば二隅
のそれぞれに穴５８を形成したものである。すなわち、
この穴５８を使用して搬送時の係合、実装時の位置決め
や、位置合わせなどの識別を容易に行うことができるも
のである。
【００６７】図１０（Ｂ）は、複数のチップユニット３
２が平面的に搭載された母材３８の裏面に棒部材５９が
設けられる。この棒部材５９においても図１０（Ａ）の
穴５８と同様に、搬送時の係合、実装時の位置決め、位
置合わせなどの識別を容易に行うものとして使用するこ
とができるものである。
【００６８】また、図１１のチップブロックモジュール
３１は、母材３８のチップユニット３２が搭載される領
域に押出し開口部６０をチップユニット３２の個数に応
じて形成される。
【００６９】すなわち、ユニット３２の交換時に、加熱
により当該チップユニット３２の母材３８への固定を溶
融し、この押出し開口部６０より当該チップユニット３
２を押し出すことで取り外すことができる。このよう
に、容易に交換が可能となって、設計変更による交換や
不良交換が低コストで行うことができるものである。
【００７０】次に、図１２に本発明のチップ製造の説明
図を示す。図１２（Ａ）は、所定のウエハ処理、例えば
メモリ回路等の回路パターンが形成されたウエハ６１で
あり、破線で示すスクラブライン６２上で後にダイシン
グソー等により切断分離されたものである。
【００７１】なお、この状態で上述の回路パターンを修
正する必要があれば２点鎖線矢印で示すレーザ光で修正
箇所の切断を行う。
【００７２】続いて、図１２（Ｂ）に示すようにウエハ
６１の各チップユニット領域で、所定数の端子３３ｃと
なる部分のそれぞれにレーザ光を照射して、当該部分を
削り凹部３３ｃ1を形成する。
【００７３】そして、図１２（Ｃ）に示すように、凹部
３３ｃ1に導電部材３３ｃ2である金属（例えばはんだ）
や導電性樹脂（例えば銀ペースト）を注入して、端子３
３ｃが形成される。なお、この段階において（図１２
（Ａ）で回路パターン修正を行わなかった場合）、必要
があれば、レーザ光を照射して切断することにより、回
路パターンの修正を行う。
【００７４】そこで、スクラブライン６２に沿ってダイ
シングカットしてチップユニット３２を取り出し、図１
２（Ｄ）に示すように、母材３８上に平面的に隣接させ
て所定数搭載するものである。
【００７５】なお、この段階において、レーザ光（二点
鎖線）照射による回路パターン３３ｃ3 修正を行っても
よい。また、チップユニット３２のウエハ６１の状態の
とき、又はウエハ６１からの切断分離後に、当該チップ
ユニット３２の機能試験を行うことができる。
【００７６】また、図１３に、図１２の他の端子形成方
法の概略断面図を示す。図１３は、図１２（Ｂ）の工程
で、レーザ光照射に代えて、ダイシングブレード６３の
回転により端子３３ｃとなる部分を削って凹部３３ｃ1
を形成し、凹部３３ｃ1に導電部材３３ｃ2を埋め込んで
端子３３ｃを形成するものである。
【００７７】このように、必要な端子３３ｃだけを形成
することができる。すなわち、従来のウエハ処理におけ
る端子形成はチップユニットの汎用性を持たせるために
不必要な部分まで開口させることから水の侵入などによ
り信頼性が低下するのに対して、本発明では不必要な開
口部を形成しないことから信頼性を向上させることがで
き、ひいては歩留りの向上から低コスト化を図ることが
できる。
【００７８】また、各工程段階の何れかで、端子３３ｃ
や回路パターン３３ｃ3の必要な切断修正を行うことが
でき、回路変更や抵抗、容量等のトリミングを容易に行
うことができるものである。
【００７９】次に、図１４に、本発明の防振部材を設け
た場合の説明図を示す。図１４に示すチップブロックモ
ジュール３１は、母材３８上に搭載される所定数のチッ
プユニット３２と当該母材３８との間に振動吸収部材６
４が介在される。
【００８０】この場合、チップユニット３２の上面に端
子３３ｃが所定数形成され、該端子３３ｃと母材３８間
でワイヤボンディングによるワイヤ３７ａにより電気的
接続が行われる。なお、テープリードにより電気的接続
を行ってもよい。
【００８１】振動吸収部材６４は、例えばウレタンゴム
等の柔軟性樹脂や板ばね形状の金属等が使用される。こ
れによって防振対策が可能となる。
【００８２】次に、図１５に、チップブロックモジュー
ルに保護部材を設けた場合の説明図を示す。図１５
（Ａ）は概略斜視図、図１５（Ｂ）はその断面図であ
る。図１５（Ａ），（Ｂ）に示すチップブロックモジュ
ール３１は、チップユニット３２が所定数搭載された母
材３８上であって、該チップユニット３２の周囲に保護
部材６５ａが設けられる。
【００８３】この保護部材６５ａは、金属又は樹脂等の
部材で形成されるもので、これによりチップユニット３
２を外部からの衝撃より保護することができるものであ
る。
【００８４】続いて、図１６に、図１５の他の保護部材
を設けた場合の説明図を示す。
【００８５】図１６（Ａ）に示すチップブロックモジュ
ール３１は、母材３８上の所定数のチップユニット３２
上に樹脂等の保護部材６５ｂによりコーティングしたも
のである。
【００８６】図１６（Ｂ）に示すチップブロックモジュ
ール３１は、母材３８上でチップユニット３２を空間内
で樹脂又は金属等の保護部材６５ｃで覆ったものであ
る。
【００８７】図１６（Ｃ）に示すチップブロックモジュ
ール３１は、母材３８ｅが凹形状に形成されると共に、
その周囲に第１のネジ部３８ｅ1 が形成される。また、
母材３８ｅの第１のネジ部３８ｅ1に螺合するように第
２のネジ部６５ｄ1が形成された樹脂又は金属等の保護
部材６５ｄが用意される。
【００８８】そして、母材３８ｅ上に所定数のチップユ
ニット３２が搭載され、母材３８ｅの第１のネジ部３８
ｅ1に保護部材６５ｄの第２のネジ部６５ｄ1が螺合によ
り係合状態でカバーされるものである。これにより、組
立てや分解が容易となる。
【００８９】図１６（Ｄ）に示すチップブロックモジュ
ール３１は、凹形状の母材３８ｆに所定数のチップユニ
ット３２が搭載され、この母材３８ｆに、逆凹形状に樹
脂又は金属等で形成された保護部材６５ｅがシール部材
であるＯリング６６を介在させて係合状態でカバーした
ものである。これにより、シール性を向上させることが
できる。
【００９０】次に、図１７に、本発明の第２実施例の構
成図を示す。図１７に示す半導体装置７１は、小規模の
半導体装置としてのチップブロックモジュール３１を、
各モジュール間の配線等を行う２つのマザーボード７２
ａ，７２ｂ間で所定数積層構造で実装したものである。
なお、単一のマザーボード上に高さ方向に実装してもよ
い。
【００９１】チップブロックモジュール３１は、図１に
示すように、チップユニット３２の側面に端子３３が形
成され、側面で対向する端子３３を電気的に接触接続さ
せて突き合わされて形成される。そして、マザーボード
７２ａ，７２ｂにチップブロックモジュール３１の側面
の端子３３を接続させるようにして実装されるものであ
る。
【００９２】これにより、同一機能のチップユニットで
従来のマルチチップモジュールとして半導体装置を構成
する場合に比べて、装置の小型化を図ることができると
共に、このようなチップブロックモジュール３１を使用
することにより、チップユニットの交換等が容易に行う
ことができ、ひいては低コストとすることができるもの
である。
【発明の効果】
【００９３】以上のように、請求項１の発明によれば、
チップユニットを突き合わせることで形成される空間内
に導電性の連結ブロックが挿入されており、連結ブロッ
クが突き合わされた二つのチップユニットの対向する２
つの端子の間を電気的に接続すると共に突き合わされた
二つのチップユニットの間を機械的に結合する構成であ
るため、ユニット間の配線が不要となって半導体装置の
高速処理化を図ることが出来る。また、チップユニット
の間を機械的に結合ための専用の部材が必要でないよう
に出来る。
【００９４】請求項２の発明によれば、チップユニット
を突き合わせることで形成される空間内が、ここに注入
されて硬化された導電ペーストによって埋まっており、
この硬化された導電ペーストが、突き合わされた二つの
チップユニットの対向する２つの端子の間を電気的に接
続すると共に突き合わされた二つのチップユニットの間
を機械的に結合する構成であるため、ユニット間の配線
が不要となって高速処理化を図ることが出来る。また、
チップユニットの間を機械的に結合ための専用の部材が
必要でないように出来る。
【図面の簡単な説明】
【図１】本発明の第１実施例の構成図である。
【図２】図１のチップユニット接続の説明図である。
【図３】他の端子形成及び端子間の接続の説明図であ
る。
【図４】本発明の他のチップユニット形状の説明図であ
る。
【図５】チップユニットの母材への実装説明図である。
【図６】図５の他の母材及び他の実装説明図である。
【図７】母材にチップユニットを高さ方向で実装した場
合の説明図である。
【図８】本発明の冷却方式の説明図である。
【図９】他の母材を使用した場合の説明図（１）であ
る。
【図１０】他の母材を使用した場合の説明図（２）であ
る。
【図１１】他の母材を使用した場合の説明図（３）であ
る。
【図１２】本発明のチップ製造の説明図である。
【図１３】図１２の他の端子形成方法の概略断面図であ
る。
【図１４】本発明の防振部材を設けた場合の説明図であ
る。
【図１５】チップブロックモジュールに保護部材を設け
た場合の説明図である。
【図１６】図１５の他の保護部材を設けた場合の説明図
である。
【図１７】本発明の第２実施例の構成図である。
【図１８】従来のＱＦＰ型半導体装置の基板実装の説明
図である。
【図１９】従来のマルチチップモジュールの側断面図で
ある。
【符号の説明】
３１ チップブロックモジュール ３２ チップユニット ３３ 端子 ３４ シート ３５ 連結ブロック ３８ 母材 ４０ スルーホール ４１ 吸着装置 ５２ 連結ユニット ５３ パイプ ５４ 放熱突起部 ５５ 冷却ファン ５７ 中空部 ５８ 穴 ５９ 棒部材 ６０ 押出し開口部 ６１ ウエハ ６２ スクラブライン ６３ ダイシングブレード ６４ 振動吸収部材 ６５ａ〜６５ｅ 保護部材 ６６ Ｏリング ７１ 半導体装置 ７２ａ，７２ｂ マザーボード
フロントページの続き (72)発明者 関場 隆 宮城県柴田郡村田町大字村田字西ケ丘１ 番地の１ 株式会社富士通宮城エレクト ロニクス内 (72)発明者 工藤 治 宮城県柴田郡村田町大字村田字西ケ丘１ 番地の１ 株式会社富士通宮城エレクト ロニクス内 (56)参考文献 特開 平２−189961（ＪＰ，Ａ) 特開 平２−1962（ＪＰ，Ａ) 特開 平６−84973（ＪＰ，Ａ) 特開 平５−343558（ＪＰ，Ａ) 特開 平２−81463（ＪＰ，Ａ) 特開 平２−120847（ＪＰ，Ａ) 特開 平３−265194（ＪＰ，Ａ) 特開 平３−273669（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 所定数の端子が形成された所定機能を有
    する所定形状のチップユニットが、複数、その側面同士
    が突き合わされて平面状に並んでいる半導体装置であっ
    て、 各チップユニットは、側面に、凹状に切り欠いた端子
    が、複数のチップユニットをその側面同士を突き合わせ
    た場合に、突き合わされた二つのチップユニットの端子
    が対向する位置関係で形成してある構成であり、 対向する２つの端子が作る空間の形状に対応した形状の
    導電性の連結ブロックが、突き合わされた二つのチップ
    ユニットの対向する２つの端子が作る空間内に挿入して
    あり、 該挿入された連結ブロックが、突き合わされた二つのチ
    ップユニットの対向する２つの端子の間を電気的に接続
    すると共に突き合わされた二つのチップユニットの間を
    機械的に結合する構成としたことを特徴とする 半導体装
    置。
  2. 【請求項２】 所定数の端子が形成された所定機能を有
    する所定形状のチップユニットが、複数、その側面同士
    が突き合わされて平面状に並んでいる半導体装置であっ
    て、 各チップユニットは、側面に、凹状に切り欠いた端子
    が、複数のチップユニットをその側面同士を突き合わせ
    た場合に、突き合わされた二つのチップユニットの端子
    が対向する位置関係で形成してある構成であり、 突き合わされた二つのチップユニットの対向する端子が
    作る空間内が、注入されて硬化された導電ペーストによ
    って埋まっており、 該硬化された導電ペーストが、突き合わされた二つのチ
    ップユニットの対向する２つの端子の間を電気的に接続
    すると共に突き合わされた二つのチップユニットの間を
    機械的に結合する構成としたことを特徴とする 半導体装
    置。
JP13760894A 1994-06-20 1994-06-20 半導体装置 Expired - Lifetime JP3519453B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13760894A JP3519453B2 (ja) 1994-06-20 1994-06-20 半導体装置
US08/427,111 US5834843A (en) 1994-06-20 1995-04-21 Multi-chip semiconductor chip module
US09/145,027 US6287949B1 (en) 1994-06-20 1998-09-01 Multi-chip semiconductor chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13760894A JP3519453B2 (ja) 1994-06-20 1994-06-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH088392A JPH088392A (ja) 1996-01-12
JP3519453B2 true JP3519453B2 (ja) 2004-04-12

Family

ID=15202669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13760894A Expired - Lifetime JP3519453B2 (ja) 1994-06-20 1994-06-20 半導体装置

Country Status (2)

Country Link
US (2) US5834843A (ja)
JP (1) JP3519453B2 (ja)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262434B1 (en) * 1996-08-23 2001-07-17 California Micro Devices Corporation Integrated circuit structures and methods to facilitate accurate measurement of the IC devices
US7634529B2 (en) * 1996-11-29 2009-12-15 Ellis Iii Frampton E Personal and server computers having microchips with multiple processing units and internal firewalls
US7506020B2 (en) 1996-11-29 2009-03-17 Frampton E Ellis Global network computers
US8225003B2 (en) 1996-11-29 2012-07-17 Ellis Iii Frampton E Computers and microchips with a portion protected by an internal hardware firewall
US8312529B2 (en) 1996-11-29 2012-11-13 Ellis Frampton E Global network computers
US6725250B1 (en) 1996-11-29 2004-04-20 Ellis, Iii Frampton E. Global network computers
US6167428A (en) 1996-11-29 2000-12-26 Ellis; Frampton E. Personal computer microprocessor firewalls for internet distributed processing
US7024449B1 (en) * 1996-11-29 2006-04-04 Ellis Iii Frampton E Global network computers
US7805756B2 (en) 1996-11-29 2010-09-28 Frampton E Ellis Microchips with inner firewalls, faraday cages, and/or photovoltaic cells
US20050180095A1 (en) * 1996-11-29 2005-08-18 Ellis Frampton E. Global network computers
US7926097B2 (en) * 1996-11-29 2011-04-12 Ellis Iii Frampton E Computer or microchip protected from the internet by internal hardware
US6127245A (en) * 1997-02-04 2000-10-03 Micron Technology, Inc. Grinding technique for integrated circuits
JP2000031461A (ja) * 1998-07-09 2000-01-28 Asahi Optical Co Ltd 半導体デバイスおよび半導体組立装置
US6664628B2 (en) * 1998-07-13 2003-12-16 Formfactor, Inc. Electronic component overlapping dice of unsingulated semiconductor wafer
US6465858B2 (en) * 2000-03-24 2002-10-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device package for optical communication device
US6469901B1 (en) * 2000-05-15 2002-10-22 3C Interactive, Inc. System and method for cartridge-based, geometry-variant scalable electronic systems
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6343940B1 (en) * 2000-06-19 2002-02-05 Advantest Corp Contact structure and assembly mechanism thereof
TW492114B (en) 2000-06-19 2002-06-21 Advantest Corp Method and apparatus for edge connection between elements of an integrated circuit
US6696765B2 (en) * 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
JP4606567B2 (ja) * 2000-11-02 2011-01-05 ルネサスエレクトロニクス株式会社 半導体集積装置
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6610560B2 (en) * 2001-05-11 2003-08-26 Siliconware Precision Industries Co., Ltd. Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US6512293B1 (en) * 2001-06-05 2003-01-28 Lsi Logic Corporation Mechanically interlocking ball grid array packages and method of making
JP3631445B2 (ja) * 2001-06-06 2005-03-23 東芝三菱電機産業システム株式会社 平型半導体スタック装置
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US20020190367A1 (en) * 2001-06-15 2002-12-19 Mantz Frank E. Slice interconnect structure
DE10130592C1 (de) * 2001-06-27 2002-10-24 Infineon Technologies Ag Modulbaugruppe für Speicher-Module und Verfahren zu ihrer Herstellung
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
US6573460B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6791035B2 (en) * 2002-02-21 2004-09-14 Intel Corporation Interposer to couple a microelectronic device package to a circuit board
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
TWI234867B (en) * 2003-06-03 2005-06-21 Gigno Technology Co Ltd Flip-chip attach structure and method
JP4263953B2 (ja) * 2003-06-23 2009-05-13 三洋電機株式会社 半導体装置及びその製造方法
US7203074B1 (en) * 2003-07-28 2007-04-10 Intellect Lab, Llc Electronic circuit building block
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
GB0426943D0 (en) * 2003-12-09 2005-01-12 Optimum Care Int Tech Inc Memory module
US7705464B2 (en) * 2004-09-13 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connection structure for semiconductor devices
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
KR100652549B1 (ko) * 2005-07-11 2006-12-01 삼성전기주식회사 다각형, 라운드 및 원형 플립칩 볼 그리드 어레이 기판
KR100771862B1 (ko) * 2005-08-12 2007-11-01 삼성전자주식회사 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리
US7750441B2 (en) * 2006-06-29 2010-07-06 Intel Corporation Conductive interconnects along the edge of a microelectronic device
US7999383B2 (en) * 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
DE102006033870B4 (de) * 2006-07-21 2009-02-26 Infineon Technologies Ag Elektronisches Bauteil mit mehreren Substraten sowie ein Verfahren zur Herstellung desselben
JP2008047802A (ja) * 2006-08-21 2008-02-28 Nec Electronics Corp 半導体装置およびその製造方法
US7791173B2 (en) * 2007-01-23 2010-09-07 Samsung Electronics Co., Ltd. Chip having side pad, method of fabricating the same and package using the same
US8193613B2 (en) * 2007-03-06 2012-06-05 Broadcom Corporation Semiconductor die having increased usable area
US7892176B2 (en) * 2007-05-02 2011-02-22 General Electric Company Monitoring or imaging system with interconnect structure for large area sensor array
US20080315331A1 (en) * 2007-06-25 2008-12-25 Robert Gideon Wodnicki Ultrasound system with through via interconnect structure
US8125796B2 (en) 2007-11-21 2012-02-28 Frampton E. Ellis Devices with faraday cages and internal flexibility sipes
US7928563B2 (en) * 2008-05-28 2011-04-19 Georgia Tech Research Corporation 3-D ICs with microfluidic interconnects and methods of constructing same
US8546930B2 (en) * 2008-05-28 2013-10-01 Georgia Tech Research Corporation 3-D ICs equipped with double sided power, coolant, and data features
US8283566B2 (en) * 2009-03-14 2012-10-09 Palo Alto Research Center Incorporated Printed circuit boards by massive parallel assembly
US8429735B2 (en) 2010-01-26 2013-04-23 Frampton E. Ellis Method of using one or more secure private networks to actively configure the hardware of a computer or microchip
US8541262B2 (en) * 2010-09-02 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Die edge contacts for semiconductor devices
US9190371B2 (en) * 2010-12-21 2015-11-17 Moon J. Kim Self-organizing network with chip package having multiple interconnection configurations
CN102779760B (zh) * 2011-05-13 2015-06-03 力成科技股份有限公司 基板镶接式多晶片封装制程与构造
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
US9099363B1 (en) * 2014-02-12 2015-08-04 Freescale Semiconductor, Inc. Substrate with corner cut-outs and semiconductor device assembled therewith
KR20160006032A (ko) * 2014-07-08 2016-01-18 삼성전자주식회사 칩, 이를 이용하는 칩 적층 패키지 및 그 제조방법
US9911716B2 (en) 2015-01-29 2018-03-06 International Business Machines Corporation Polygon die packaging
US10923456B2 (en) * 2018-12-20 2021-02-16 Cerebras Systems Inc. Systems and methods for hierarchical exposure of an integrated circuit having multiple interconnected die
CN112448561B (zh) * 2019-08-30 2022-04-15 台达电子企业管理（上海）有限公司 电源模块及电源模块的制备方法
US11410894B2 (en) 2019-09-06 2022-08-09 International Business Machines Corporation Polygon integrated circuit (IC) packaging

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379998B1 (en) * 1986-03-12 2002-04-30 Hitachi, Ltd. Semiconductor device and method for fabricating the same
US4860444A (en) * 1986-03-31 1989-08-29 Microelectronics And Computer Technology Corporation Method of assembling a fluid-cooled integrated circuit package
JPS6427420A (en) 1987-07-22 1989-01-30 Matsushita Electric Ind Co Ltd Hydroponic culture apparatus
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5126286A (en) * 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
JP2821262B2 (ja) * 1990-11-26 1998-11-05 株式会社日立製作所 電子装置
US5272113A (en) * 1992-11-12 1993-12-21 Xerox Corporation Method for minimizing stress between semiconductor chips having a coefficient of thermal expansion different from that of a mounting substrate
KR100245257B1 (ko) * 1993-01-13 2000-02-15 윤종용 웨이퍼 수준의 반도체 패키지의 제조방법
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
MY114888A (en) * 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips

Also Published As

Publication number Publication date
US5834843A (en) 1998-11-10
JPH088392A (ja) 1996-01-12
US6287949B1 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
JP3519453B2 (ja) 半導体装置
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100576657B1 (ko) 집적회로패키지및이를기판에접속하는방법
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JPH0550134B2 (ja)
JP4218434B2 (ja) 電子装置
WO2004047168A1 (ja) 電子装置
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JPH11284097A (ja) 半導体装置
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH06349973A (ja) 樹脂封止型半導体装置
JP3410041B2 (ja) ハイブリッドモジュール
JP3000770B2 (ja) 電子部品
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP3061728B2 (ja) 半導体パッケージ
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JPH07106466A (ja) マルチチップモジュール搭載用プリント配線基板
JPS61225827A (ja) 半導体素子の実装構造
JP4819398B2 (ja) 電子モジュール
JP3538179B2 (ja) 半導体装置
KR20020005823A (ko) 테이프 배선기판을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

EXPY Cancellation because of completion of term