JP4606567B2 - 半導体集積装置 - Google Patents
半導体集積装置 Download PDFInfo
- Publication number
- JP4606567B2 JP4606567B2 JP2000336373A JP2000336373A JP4606567B2 JP 4606567 B2 JP4606567 B2 JP 4606567B2 JP 2000336373 A JP2000336373 A JP 2000336373A JP 2000336373 A JP2000336373 A JP 2000336373A JP 4606567 B2 JP4606567 B2 JP 4606567B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power
- terminals
- mcu
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積装置に関し、特に配線領域を削減し、部品点数を減らすことができる半導体集積装置に関するものである。
【０００２】
【従来の技術】
近年、半導体集積装置は高機能化、小型化が進んでいる。たとえば、テレビジョン受像機では、低価格化の要求に応えるべく、ＴＶ信号処理ＩＣと周辺部品とを集積化した１チップＴＶ信号処理ＩＣが一般的になりつつあり、シャーシの省スペース化が進んでいる。
【０００３】
図７は、従来のＴＶ信号処理用のＩＣとマイコンの接続を示す図である。信号処理ＩＣ７１は、ＴＶ信号を処理する機能を有する半導体装置である。ＭＣＵ７２は、信号処理ＩＣ７１の制御、選局などを行うマイコンとして機能する半導体装置である。
【０００４】
信号処理ＩＣ７１は、内部に色信号処理用の基準搬送波を生成する電圧制御発振器（ＶＣＸＯ）（図示せず）を有し、電圧制御発振器は、水晶発振子接続端子４を介して、水晶発振子３に接続される。また、信号処理ＩＣ７１は、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、ＯＳＤの位置を決める水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、ＭＣＵ２のリセット用のリセットパルス出力端子１３、を有する。
【０００５】
発振子１４はＭＣＵ７２のシステムクロック用の発振子であり、システムクロック入力端子１５を介してＭＣＵ７２に接続される。また、ＭＣＵ７２は、バス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４を有する。
【０００６】
信号処理ＩＣ７１およびＭＣＵ７２は、基板上に搭載され、信号処理ＩＣ７１およびＭＣＵ７２の各端子は、基板にプリントされた配線によって接続されている。
【０００７】
なお、信号処理ＩＣ７１とＭＣＵ７２との接続に関係しない端子については、周辺部品を省略している。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のテレビジョン受像機では、信号処理ＩＣとＭＣＵとで接続される端子が各辺にばらばらに配置されており、接続が複雑になり、プリント基板の配線領域が大きくなり、基板の実装面積が大きくなるという問題があった。
【０００９】
また、信号処理ＩＣには色信号処理用に水晶発振子が、ＭＣＵにはシステムクロック用として発振子が必要であり、類似の機能を有する部品を各々必要とし、部品点数が多くなるという問題があった。
【００１０】
テレビジョン受像機に限らず、半導体装置を複数搭載する半導体集積装置では、各半導体装置が他の半導体装置との位置関係を考慮せずに接続端子を設けている。そのため、基板の配線領域が大きくなり、基板の実装面積が大きくなるという問題があり、発振子に関しても同様の部品を各半導体装置ごとに準備することで部品点数が増え、実装面積が大きくなるという問題点があった。
【００１１】
この発明は上記に鑑みてなされたものであって、基板の配線領域を削減し、部品点数を減らし、実装面積の小さく、安価な半導体集積装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる半導体集積装置は、複数の接続端子を有した第１の半導体装置と複数の接続端子を有した第２の半導体装置とを備え、少なくとも各複数の接続端子のうちの各所定の接続端子群が相互接続された半導体集積装置であって、前記第１の半導体装置においては、前記所定の接続端子群は複数の接続端子が配置される縁部の一辺および該一辺に隣接する辺に連続配置され、前記第２の半導体装置においては、前記所定の接続端子群は複数の接続端子が配置される縁部の一辺に連続配置され、前記第１の半導体装置の前記縁部の一辺および前記該一辺に隣接する辺とが交差する角部と、前記第２半導体装置の前記所定の接続端子群が配置される縁部の一辺との距離は、前記第１の半導体装置の前記縁部の一辺および前記該一辺に隣接する辺と、前記第２半導体装置の前記所定の接続端子群が配置される縁部の一辺との最短距離よりも短いことを特徴とする。
【００２１】
この発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、半導体装置上の一辺およびそれに隣接する辺に集約して設けられる。
【００２２】
つぎの発明にかかる半導体集積装置は、上記の発明において、前記各所定の接続端子群を構成する各接続端子を所定の順序で関連づけて連続配置したことを特徴とする。
【００２３】
この発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、所定の順序で関連付けて連続して配置される。
【００２６】
つぎの発明にかかる半導体集積装置は、上記の発明において、前記第１の半導体装置は、前記第２の半導体装置から電源電圧の供給を受ける電源入力端子と、前記電源入力端子に接続された発振手段と、前記発振手段が発振した信号の周波数を変更する逓倍手段と、前記逓倍手段によって変更された周波数の信号を出力する出力端子と、を備え、前記第２の半導体装置は、前記第１の半導体装置に電源電圧を供給する電源出力端子と、前記出力端子から信号を受け取る信号入力端子と、を備え、前記電源入力端子および前記出力端子は、前記第１の半導体装置の所定の接続端子群に含まれ、前記電源出力端子および前記信号出力端子は、前記第２の半導体装置の所定の接続端子群に含まれ、前記電源入力端子と前記電源出力端子、前記出力端子と前記信号入力端子がそれぞれ相互接続されることを特徴とする。
【００２７】
この発明によれば、第１の半導体装置は、第２の半導体装置から電源の供給を受けて発振手段および逓倍手段を動作させ、発振手段が生成した周期信号を逓倍し、第２の半導体装置にシステムクロックとして入力する。
【００２８】
つぎの発明にかかる半導体集積装置は、上記の発明において、前記第１の半導体装置は、前記発振手段に電源を供給する電源電圧供給手段と、前記電源電圧供給手段が電源を供給している場合、該電源電圧供給手段から供給される電源を前記発振手段および前記逓倍手段に供給し、前記電源電圧供給手段が電源を供給しない場合、前記電源入力端子から供給される電源を前記発振手段および逓倍手段に供給する電源切替手段と、をさらに備えたことを特徴とする。
【００２９】
この発明によれば、第１の半導体装置の発振手段および逓倍手段は、第１の半導体装置に電源が供給されている場合には、第１の半導体装置の電源を用いて動作し、第１の半導体装置に電源が供給されていない場合には、第２の半導体装置から供給される電源を用いて動作する。
【００３０】
【発明の実施の形態】
以下に添付図面を参照して、この発明に係る半導体集積装置の好適な実施の形態を詳細に説明する。
【００３１】
実施の形態１．
図１は、この発明の第１の実施の形態である半導体集積装置の構成を示す図である。図１の半導体集積装置はテレビジョン受像機であり、信号処理ＩＣ１およびＭＣＵ２を有している。信号処理ＩＣ１は、ＴＶ信号を処理する機能を有する半導体装置である。また、ＭＣＵ２は、信号処理ＩＣ１の制御、選局などを行うマイコンとして機能する半導体装置である。信号処理ＩＣ１とＭＣＵ２とは、基板１００上に設置され、基板１００にプリントされた配線を介して接続されている。
【００３２】
信号処理ＩＣ１は、水晶発振子接続端子４を介して、水晶発振子３に接続される。また、信号処理ＩＣ１は、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、ＯＳＤの位置を決める水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、ＭＣＵ２のリセット用のリセットパルス出力端子１３、を有する。さらに、信号処理ＩＣ１は、ＭＣＵ２から電源電圧を受け取る電源電圧入力端子２８と、ＭＣＵ２へシステムクロックを供給するクロック出力端子３０と、を有する。
【００３３】
ＭＣＵ２は、バス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４を有する。さらに、ＭＣＵ２は、信号処理ＩＣ１に電源電圧を供給する電源電圧出力端子２９と、信号処理ＩＣ１からシステムクロックを受け取るクロック入力端子３１と、を有する。
【００３４】
信号処理ＩＣ１のＯＳＤ入力端子５〜８は、ＭＣＵ２のＯＳＤ信号出力端子２０〜２３にそれぞれ接続されている。同様に、バス制御線入力端子９，１０はバス制御線出力端子１６，１７に、水平ドライブ用パルス出力端子１１は水平ドライブ用パルス入力端子１８に、垂直ドライブ用パルス出力端子１２は垂直ドライブ用パルス入力端子１９に、リセットパルス出力端子１３はリセットパルス入力端子２４に、それぞれ接続されている。さらに、電源電圧入力端子２８は電源電圧出力端子２９に、クロック出力端子３０はクロック入力端子３１に、それぞれ接続されている。
【００３５】
また、信号処理ＩＣ１が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０は、同一の辺に集約して設けられている。同様に、ＭＣＵ２が有するバス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４、電源電圧出力端子２９、クロック入力端子３１は、同一の辺に集約して設けられている。
【００３６】
さらに、信号処理ＩＣ１の一辺に集約された端子の配置の順番は、ＭＣＵ２の一辺に集約された端子の配置の順番と対応している。また、信号処理ＩＣ１とＭＣＵ２は、集約して端子を配置した一辺を向かい合わせて基板上に設置されている。
【００３７】
ここで、図２を参照して水晶発振子３と信号処理ＩＣ１、ＭＣＵ２の働きについて説明する。水晶発振子３は、水晶発振子接続端子４を介して信号処理ＩＣ１内部の電圧制御発振器（ＶＣＸＯ）２５に接続される。電圧制御発振器２５は、水晶発振子３を用いて、色信号処理の基準搬送波を生成する。逓倍器２６は、電圧制御発振器２５に接続され、電圧制御発振器２５の出力を逓倍してＭＣＵ２のシステムクロックの周波数にし、クロック出力端子３０を介して信号処理ＩＣ１の外部に出力する。ＭＣＵ２は、クロック入力端子３１を介してクロック出力端子３０が出力したクロック信号を受け取り、ＭＣＵ２のシステムクロックとして用いる。
【００３８】
電圧制御発振器２５および逓倍器２６には信号処理ＩＣ１内部から電源電圧が供給されている。また、ＭＣＵ２には、電源電圧出力端子２９が設けられており、ＭＣＵ２から電源電圧を出力する。電源電圧入力端子２８は、電源電圧出力端子２９が出力した電源電圧を、ダイオード２７を介して電圧制御発振器２５および逓倍器２６に供給する。
【００３９】
信号処理ＩＣ１およびＭＣＵ２の両方に電源が供給されている場合には、ダイオード２７は、電源電圧入力端子２８からの電源電圧を遮断し、電圧制御発振器２５および逓倍器２６は、信号処理ＩＣ１の電源を利用して動作する。
【００４０】
信号処理ＩＣ１に電源が供給されておらず、ＭＣＵ２に電源が供給されている場合には、ダイオード２７は、電源電圧入力端子２８からの電源電圧を通過させ、電圧制御発振器２５および逓倍器２６は、電源電圧入力端子２８から供給される電源を利用して動作する。
【００４１】
したがって、電源電圧発振器２５は、信号処理ＩＣ１またはＭＣＵ２のいずれか一方の電源を利用して発振を行い、逓倍器２６を介してＭＣＵ２にシステムクロックを供給する。
【００４２】
この実施の形態１では、信号処理ＩＣ１は、ＭＣＵ２と接続する端子を一辺に集約して、かつＭＣＵ２の端子の配置の順番に対応させて設置し、信号処理ＩＣ１の端子とＭＣＵ２の端子を向かい合わせて基板上に配置しているので、基板上の配線を短く、また、交差の少ない簡易なものとすることができる。このため、基板の配線領域を削減することができる。
【００４３】
特に、テレビジョン受像機など多くの製品では、信号処理ＩＣとＭＣＵの様に、特定の半導体装置と接続することをあらかじめ想定できる為、端子の配置を効率的に設定し、配線領域を大きく削減することが可能となる。
【００４４】
また、ＭＣＵ２から信号処理ＩＣ１の一部に電源を供給し、信号処理ＩＣ１が有する、色信号処理の基準搬送波を生成する為の水晶発振子を、ＭＣＵ２のシステムクロックの発振子として利用することで、発振子を共有することが可能となる。この為、部品点数と実装面積を削減し、安価で小型の半導体集積装置を得ることができる。
【００４５】
特に、テレビジョン受像機など多くの製品では、主電源のみが入っているスタンバイ状態を取ることができる。スタンバイ状態時に、発振子が直接接続されている半導体装置に電源が供給されていない場合においても、スタンバイ状態時に電源が供給される半導体装置から電源を供給し、発振子を動作させることでシステムクロックを得ることができる。
【００４６】
なお、信号処理ＩＣ１からＭＣＵ２に接続される端子が、信号処理ＩＣの一辺に設置できる端子数を超える場合などには、その両側の辺をさらに用いても良い。
【００４７】
図３は、信号処理ＩＣ４１からＭＣＵ４２に接続される端子が、一辺に設置できる端子数を超える場合の構成を示す図である。この場合、ＭＣＵ４２に最も近い一辺に端子を集約し、さらにその辺に接する２辺の、各々ＭＣＵ４２に近い側に端子を設けている。この構成を用いれば、接続する端子数が一辺に設置できる端子数より多い場合においても、基板配線を効率よく配置し、配線領域を各段に削減できる。
【００４８】
なお、信号処理ＩＣの端子のうち、集約して設置する端子は、本実施の形態で挙げたものに限らず、ＭＣＵに接続するいかなる端子について用いても良い。
【００４９】
また、端子配置の順番は、本実施の形態１で説明した順番に限られること無く、任意の順番を用いることができる。
【００５０】
さらに、信号処理ＩＣとＭＣＵの端子配置の順番は、必ずしも完全に一致することを必要とするものではない。
【００５１】
なお、本実施の形態１では、テレビジョン受像装置の信号処理ＩＣとＭＣＵについて説明したが、本発明の利用はこれに制限されるものではなく、複数の接続端子をもって接続される半導体装置を有する半導体集積装置であれば、いかなる半導体集積装置に用いても良い。
【００５２】
また、ＤＩＰ（Dual Inline Package）、ＳＯＰ（Small Outline Package）、ＱＦＰ(Quad Flat Package)など、いかなるパッケージ形態を有する半導体装置であっても本発明の利用を妨げるものではない。
【００５３】
実施の形態２．
つぎに、この発明の実施の形態２について説明する。図４は、この発明の実施の形態２である半導体集積装置の構成を示す図である。この実施の形態２では、半導体集積装置は、信号処理ＩＣ４３およびＭＣＵ４４を有している。
【００５４】
信号処理ＩＣ４３は、実施の形態１における信号処理ＩＣ１に対応し、ＴＶ信号を処理する機能を有し、信号処理ＩＣ１と同様の端子を備えている。また、ＭＣＵ４４は、実施の形態１におけるＭＣＵ２に対応し、信号処理ＩＣ４３の制御、選局などを行うマイコンとして機能し、ＭＣＵ２と同様の端子を備えている。
【００５５】
信号処理ＩＣ４３とＭＣＵ４４は、基板１００上に設置され、基板１００にプリントされた配線を介して接続されている。また、信号処理ＩＣ４３が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０は、ＭＣＵ４４に最も近い一角をなす二つの辺の、ＭＣＵ４４に近い側に集約して設けられている。
【００５６】
さらに、信号処理ＩＣ４３の集約された端子の配置の順番は、ＭＣＵ４４の端子の配置の順番と対応している。
【００５７】
この実施の形態２では、信号処理ＩＣ４３は、ＭＣＵ４４と接続する端子を、ＭＣＵ４４に最も近い一角をなす二つの辺の、ＭＣＵ４４に近い側に集約して、かつＭＣＵ４４の端子の配置の順番に対応させて設置しているので、基板上の信号処理ＩＣとＭＣＵとの位置関係が平行である場合に限らず、基板上の配線を短く、また、交差の少ない簡易なものとすることができる。このため、基板の配線領域を削減することができる。
【００５８】
なお、信号処理ＩＣの端子のうち、集約して設置する端子は、本実施の形態で挙げたものに限らず、ＭＣＵに接続するいかなる端子について用いても良い。
【００５９】
また、信号処理ＩＣとＭＣＵの端子配置の順番は、必ずしも完全に一致することを必要とするものではない。
【００６０】
なお、本実施の形態２では、テレビジョン受像装置の信号処理ＩＣとＭＣＵについて説明したが、本発明の利用はこれに制限されるものではなく、複数の接続端子をもって接続される半導体装置を有する半導体集積装置であれば、いかなる半導体集積装置に用いても良い。
【００６１】
実施の形態３．
つぎに、この発明の実施の形態３について説明する。図５は、この発明の実施の形態３である半導体集積装置の構成を示す図である。この実施の形態３では、半導体集積装置は、信号処理ＩＣ４５およびＭＣＵ４６を有している。信号処理ＩＣ４５およびＭＣＵ４６のパッケージ形態は、ともにＤＩＰであり、対向する２辺のみに端子を有するパッケージ形態である。また、信号処理ＩＣ４５とＭＣＵ４６は、端子を有さない辺を向かい合わせて基板１００上に配置され、基板１００にプリントされた配線を介して接続されている。
【００６２】
信号処理ＩＣ４５は、実施の形態１における信号処理ＩＣ１に対応し、ＴＶ信号を処理する機能を有し、信号処理ＩＣ１と同様の端子を備えている。また、ＭＣＵ４６は、実施の形態１におけるＭＣＵ２に対応し、信号処理ＩＣ４５の制御、選局などを行うマイコンとして機能し、ＭＣＵ２と同様の端子を備えている。
【００６３】
信号処理ＩＣ４５が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０は、端子を有する各辺の、ＭＣＵ４６に近い側に集約して設けられている。
【００６４】
同様に、ＭＣＵ４６が有するバス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４、電源電圧出力端子２９、クロック入力端子３１は、端子を有する各辺の、信号処理ＩＣ４５に近い側に集約して設けられている。
【００６５】
さらに、信号処理ＩＣ４５の集約された端子の配置の順番は、ＭＣＵ４６の集約された端子の配置の順番と対応している。
【００６６】
この実施の形態３では、信号処理ＩＣ４５は、ＭＣＵ４６と接続する端子を、端子を有する各辺の、ＭＣＵ４６に近い側に集約して、かつＭＣＵ４４の端子の配置の順番に対応させて設置しているので、信号処理ＩＣおよびＭＣＵがともにＤＩＰやＳＯＰなど、対向する２辺のみに端子を有するパッケージ形態である場合であっても、基板上の配線を短く、また、交差の少ない簡易なものとすることができる。このため、基板の配線領域を削減することができる。
【００６７】
なお、信号処理ＩＣの端子のうち、集約して設置する端子は、本実施の形態で挙げたものに限らず、ＭＣＵに接続するいかなる端子について用いても良い。
【００６８】
また、端子配置の順番は、本実施の形態で説明した順番に限られること無く、任意の順番を用いることができる。
【００６９】
さらに、信号処理ＩＣとＭＣＵの端子配置の順番は、必ずしも完全に一致することを必要とするものではない。
【００７０】
なお、本実施の形態では、テレビジョン受像装置の信号処理ＩＣとＭＣＵについて説明したが、本発明の利用はこれに制限されるものではなく、複数の接続端子をもって接続される半導体装置を有する半導体集積装置であれば、いかなる半導体集積装置に用いても良い。
【００７１】
実施の形態４．
つぎに、この発明の実施の形態４について説明する。図６は、この発明の実施の形態４である半導体集積装置の構成を示す図である。この実施の形態４では、半導体集積装置は、信号処理ＩＣ４７およびＭＣＵ４８を有している。
【００７２】
信号処理ＩＣ４７は、実施の形態１における信号処理ＩＣ１に対応し、ＴＶ信号を処理する機能を有し、信号処理ＩＣ１と同様の端子を備えている。また、ＭＣＵ４８は、実施の形態１におけるＭＣＵ２に対応し、信号処理ＩＣ４７の制御、選局などを行うマイコンとして機能し、ＭＣＵ２と同様の端子を備えている。
【００７３】
信号処理ＩＣ４７は、両面基板３２に設置され、ＭＣＵ４８は、両面基板３２の、信号処理ＩＣ４７が設置された面の裏面に設置される。さらに、信号処理ＩＣ４７と、ＭＣＵ４８とは、両面基板３２に設けられたスルーホールを介して接続されている。
【００７４】
また、信号処理ＩＣ４７が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０は、同一の辺に集約して設けられている。同様に、ＭＣＵ４８が有するバス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４、電源電圧出力端子２９、クロック入力端子３１は、同一の辺に集約して設けられている。
【００７５】
さらに、信号処理ＩＣ４７の一辺に集約された端子の配置の順番は、ＭＣＵ４８の一辺に集約された端子の配置の順番と対応している。また、信号処理ＩＣ４７とＭＣＵ４８は、集約した各端子が、互いに向かい合うように両面基板３２を挟んで設置されている。
【００７６】
この実施の形態４では、信号処理ＩＣ４７は、ＭＣＵ４８と接続する端子を一辺に集約して、かつＭＣＵ４８の端子の配置の順番に対応させて設置し、信号処理ＩＣ４７の端子とＭＣＵ４８の端子を向かい合わせて両面基板３２を挟んで配置しているので、両面基板３２上の配線を短く、また、交差の少ない簡易なものとすることができる。このため、基板の配線領域を削減することができる。
【００７７】
なお、信号処理ＩＣの端子のうち、集約して設置する端子は、本実施の形態で挙げたものに限らず、ＭＣＵに接続するいかなる端子について用いても良い。
【００７８】
また、端子配置の順番は、本実施の形態で説明した順番に限られること無く、任意の順番を用いることができる。
【００７９】
さらに、信号処理ＩＣとＭＣＵの端子配置の順番は、必ずしも完全に一致することを必要とするものではない。
【００８０】
なお、本実施の形態では、テレビジョン受像装置の信号処理ＩＣとＭＣＵについて説明したが、本発明の利用はこれに制限されるものではなく、複数の接続端子をもって接続される半導体装置を有する半導体集積装置であれば、いかなる半導体集積装置に用いても良い。
【００８１】
また、ＳＯＰ、ＤＩＰ、ＱＦＰなど、いかなるパッケージ形態を有する半導体装置であっても本発明の利用を妨げるものではない。
【００８２】
【発明の効果】
以上説明したように、この発明によれば、相互に接続される第１の半導体装置および第２の半導体装置の少なくとも一方の接続端子群は、各接続端子を連続して配置されるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８３】
つぎの発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、半導体集積装置の基板上で、互いに対向して配置されるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８４】
つぎの発明によれば、第１の半導体装置および第２の半導体装置は、両面基板の各々異なる面に搭載され、両面基板に設けられたスルーホールを介し、接続端子群を対向させて配置されるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８５】
つぎの発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、半導体装置上の一辺に集約して設置されるので、基板の配線領域を各段に削減し、実装面積の小さく、安価な半導体装置を得ることができる。
【００８６】
つぎの発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、半導体装置上の一辺およびそれに隣接する辺に集約して設けられるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８７】
つぎの発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、所定の順序で関連付けて連続して配置されるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８８】
つぎの発明によれば、第１の半導体装置と第２の半導体装置とは、各短辺部を対向させて配置され、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、各半導体装置の長辺部の、対向させた短辺部近傍に所定の順序で配置されるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８９】
つぎの発明によれば、第１の半導体装置は、第２の半導体装置から電源の供給を受けて発振手段および逓倍手段を動作させ、発振手段が生成した周期信号を逓倍し、第２の半導体装置にシステムクロックとして入力するので、部品点数を減らし、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００９０】
つぎの発明によれば、第１の半導体装置の発振手段および逓倍手段は、第１の半導体装置に電源が供給されている場合には、第１の半導体装置の電源を用いて動作し、第１の半導体装置に電源が供給されていない場合には、第２の半導体装置から供給される電源を用いて動作するので、部品点数を減らし、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態である半導体集積装置の構成を示す図である。
【図２】 図１に示した水晶発振子３、信号処理ＩＣ１、ＭＣＵ２の働きを説明する図である。
【図３】 信号処理ＩＣ１からＭＣＵ２に接続される端子が、一辺に設置できる端子数を超える場合の構成を示す図である。
【図４】 半導体装置の一角に端子を集約した場合の構成を示す図である。
【図５】 接続される２つの半導体装置が、対向する２辺のみに端子を有するパッケージ形態である場合の構成を示す図である。
【図６】 両面基板を活用して半導体装置を配置する場合の構成を示す図である。
【図７】 従来のＴＶ信号処理ＩＣとマイコンの接続を示す図である。
【符号の説明】
１，４１，４３，４５，４７ 信号処理ＩＣ、２，４２，４４，４６，４８ ＭＣＵ、３ 水晶発振子、４ 水晶発振子接続端子、５〜８ ＯＳＤ入力端子、９，１０ バス制御線入力端子、１１ 水平ドライブ用パルス出力端子、１２ 垂直ドライブ用パルス出力端子、１３ リセットパルス出力端子、１４ 発振子、１５ システムクロック入力端子、１６，１７ バス制御線出力端子、１８ 水平ドライブ用パルス入力端子、１９ 垂直ドライブ用パルス入力端子、２０〜２３ ＯＳＤ信号出力端子、２４ リセットパルス入力端子、２５ 電圧制御発振器、２６ 逓倍器、２７ ダイオード、２８ 電源電圧入力端子、２９ 電源電圧出力端子、３０ クロック出力端子、３１ クロック入力端子、３２ 両面基板、１００ 基板。
【発明の属する技術分野】
この発明は、半導体集積装置に関し、特に配線領域を削減し、部品点数を減らすことができる半導体集積装置に関するものである。
【０００２】
【従来の技術】
近年、半導体集積装置は高機能化、小型化が進んでいる。たとえば、テレビジョン受像機では、低価格化の要求に応えるべく、ＴＶ信号処理ＩＣと周辺部品とを集積化した１チップＴＶ信号処理ＩＣが一般的になりつつあり、シャーシの省スペース化が進んでいる。
【０００３】
図７は、従来のＴＶ信号処理用のＩＣとマイコンの接続を示す図である。信号処理ＩＣ７１は、ＴＶ信号を処理する機能を有する半導体装置である。ＭＣＵ７２は、信号処理ＩＣ７１の制御、選局などを行うマイコンとして機能する半導体装置である。
【０００４】
信号処理ＩＣ７１は、内部に色信号処理用の基準搬送波を生成する電圧制御発振器（ＶＣＸＯ）（図示せず）を有し、電圧制御発振器は、水晶発振子接続端子４を介して、水晶発振子３に接続される。また、信号処理ＩＣ７１は、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、ＯＳＤの位置を決める水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、ＭＣＵ２のリセット用のリセットパルス出力端子１３、を有する。
【０００５】
発振子１４はＭＣＵ７２のシステムクロック用の発振子であり、システムクロック入力端子１５を介してＭＣＵ７２に接続される。また、ＭＣＵ７２は、バス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４を有する。
【０００６】
信号処理ＩＣ７１およびＭＣＵ７２は、基板上に搭載され、信号処理ＩＣ７１およびＭＣＵ７２の各端子は、基板にプリントされた配線によって接続されている。
【０００７】
なお、信号処理ＩＣ７１とＭＣＵ７２との接続に関係しない端子については、周辺部品を省略している。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のテレビジョン受像機では、信号処理ＩＣとＭＣＵとで接続される端子が各辺にばらばらに配置されており、接続が複雑になり、プリント基板の配線領域が大きくなり、基板の実装面積が大きくなるという問題があった。
【０００９】
また、信号処理ＩＣには色信号処理用に水晶発振子が、ＭＣＵにはシステムクロック用として発振子が必要であり、類似の機能を有する部品を各々必要とし、部品点数が多くなるという問題があった。
【００１０】
テレビジョン受像機に限らず、半導体装置を複数搭載する半導体集積装置では、各半導体装置が他の半導体装置との位置関係を考慮せずに接続端子を設けている。そのため、基板の配線領域が大きくなり、基板の実装面積が大きくなるという問題があり、発振子に関しても同様の部品を各半導体装置ごとに準備することで部品点数が増え、実装面積が大きくなるという問題点があった。
【００１１】
この発明は上記に鑑みてなされたものであって、基板の配線領域を削減し、部品点数を減らし、実装面積の小さく、安価な半導体集積装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる半導体集積装置は、複数の接続端子を有した第１の半導体装置と複数の接続端子を有した第２の半導体装置とを備え、少なくとも各複数の接続端子のうちの各所定の接続端子群が相互接続された半導体集積装置であって、前記第１の半導体装置においては、前記所定の接続端子群は複数の接続端子が配置される縁部の一辺および該一辺に隣接する辺に連続配置され、前記第２の半導体装置においては、前記所定の接続端子群は複数の接続端子が配置される縁部の一辺に連続配置され、前記第１の半導体装置の前記縁部の一辺および前記該一辺に隣接する辺とが交差する角部と、前記第２半導体装置の前記所定の接続端子群が配置される縁部の一辺との距離は、前記第１の半導体装置の前記縁部の一辺および前記該一辺に隣接する辺と、前記第２半導体装置の前記所定の接続端子群が配置される縁部の一辺との最短距離よりも短いことを特徴とする。
【００２１】
この発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、半導体装置上の一辺およびそれに隣接する辺に集約して設けられる。
【００２２】
つぎの発明にかかる半導体集積装置は、上記の発明において、前記各所定の接続端子群を構成する各接続端子を所定の順序で関連づけて連続配置したことを特徴とする。
【００２３】
この発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、所定の順序で関連付けて連続して配置される。
【００２６】
つぎの発明にかかる半導体集積装置は、上記の発明において、前記第１の半導体装置は、前記第２の半導体装置から電源電圧の供給を受ける電源入力端子と、前記電源入力端子に接続された発振手段と、前記発振手段が発振した信号の周波数を変更する逓倍手段と、前記逓倍手段によって変更された周波数の信号を出力する出力端子と、を備え、前記第２の半導体装置は、前記第１の半導体装置に電源電圧を供給する電源出力端子と、前記出力端子から信号を受け取る信号入力端子と、を備え、前記電源入力端子および前記出力端子は、前記第１の半導体装置の所定の接続端子群に含まれ、前記電源出力端子および前記信号出力端子は、前記第２の半導体装置の所定の接続端子群に含まれ、前記電源入力端子と前記電源出力端子、前記出力端子と前記信号入力端子がそれぞれ相互接続されることを特徴とする。
【００２７】
この発明によれば、第１の半導体装置は、第２の半導体装置から電源の供給を受けて発振手段および逓倍手段を動作させ、発振手段が生成した周期信号を逓倍し、第２の半導体装置にシステムクロックとして入力する。
【００２８】
つぎの発明にかかる半導体集積装置は、上記の発明において、前記第１の半導体装置は、前記発振手段に電源を供給する電源電圧供給手段と、前記電源電圧供給手段が電源を供給している場合、該電源電圧供給手段から供給される電源を前記発振手段および前記逓倍手段に供給し、前記電源電圧供給手段が電源を供給しない場合、前記電源入力端子から供給される電源を前記発振手段および逓倍手段に供給する電源切替手段と、をさらに備えたことを特徴とする。
【００２９】
この発明によれば、第１の半導体装置の発振手段および逓倍手段は、第１の半導体装置に電源が供給されている場合には、第１の半導体装置の電源を用いて動作し、第１の半導体装置に電源が供給されていない場合には、第２の半導体装置から供給される電源を用いて動作する。
【００３０】
【発明の実施の形態】
以下に添付図面を参照して、この発明に係る半導体集積装置の好適な実施の形態を詳細に説明する。
【００３１】
実施の形態１．
図１は、この発明の第１の実施の形態である半導体集積装置の構成を示す図である。図１の半導体集積装置はテレビジョン受像機であり、信号処理ＩＣ１およびＭＣＵ２を有している。信号処理ＩＣ１は、ＴＶ信号を処理する機能を有する半導体装置である。また、ＭＣＵ２は、信号処理ＩＣ１の制御、選局などを行うマイコンとして機能する半導体装置である。信号処理ＩＣ１とＭＣＵ２とは、基板１００上に設置され、基板１００にプリントされた配線を介して接続されている。
【００３２】
信号処理ＩＣ１は、水晶発振子接続端子４を介して、水晶発振子３に接続される。また、信号処理ＩＣ１は、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、ＯＳＤの位置を決める水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、ＭＣＵ２のリセット用のリセットパルス出力端子１３、を有する。さらに、信号処理ＩＣ１は、ＭＣＵ２から電源電圧を受け取る電源電圧入力端子２８と、ＭＣＵ２へシステムクロックを供給するクロック出力端子３０と、を有する。
【００３３】
ＭＣＵ２は、バス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４を有する。さらに、ＭＣＵ２は、信号処理ＩＣ１に電源電圧を供給する電源電圧出力端子２９と、信号処理ＩＣ１からシステムクロックを受け取るクロック入力端子３１と、を有する。
【００３４】
信号処理ＩＣ１のＯＳＤ入力端子５〜８は、ＭＣＵ２のＯＳＤ信号出力端子２０〜２３にそれぞれ接続されている。同様に、バス制御線入力端子９，１０はバス制御線出力端子１６，１７に、水平ドライブ用パルス出力端子１１は水平ドライブ用パルス入力端子１８に、垂直ドライブ用パルス出力端子１２は垂直ドライブ用パルス入力端子１９に、リセットパルス出力端子１３はリセットパルス入力端子２４に、それぞれ接続されている。さらに、電源電圧入力端子２８は電源電圧出力端子２９に、クロック出力端子３０はクロック入力端子３１に、それぞれ接続されている。
【００３５】
また、信号処理ＩＣ１が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０は、同一の辺に集約して設けられている。同様に、ＭＣＵ２が有するバス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４、電源電圧出力端子２９、クロック入力端子３１は、同一の辺に集約して設けられている。
【００３６】
さらに、信号処理ＩＣ１の一辺に集約された端子の配置の順番は、ＭＣＵ２の一辺に集約された端子の配置の順番と対応している。また、信号処理ＩＣ１とＭＣＵ２は、集約して端子を配置した一辺を向かい合わせて基板上に設置されている。
【００３７】
ここで、図２を参照して水晶発振子３と信号処理ＩＣ１、ＭＣＵ２の働きについて説明する。水晶発振子３は、水晶発振子接続端子４を介して信号処理ＩＣ１内部の電圧制御発振器（ＶＣＸＯ）２５に接続される。電圧制御発振器２５は、水晶発振子３を用いて、色信号処理の基準搬送波を生成する。逓倍器２６は、電圧制御発振器２５に接続され、電圧制御発振器２５の出力を逓倍してＭＣＵ２のシステムクロックの周波数にし、クロック出力端子３０を介して信号処理ＩＣ１の外部に出力する。ＭＣＵ２は、クロック入力端子３１を介してクロック出力端子３０が出力したクロック信号を受け取り、ＭＣＵ２のシステムクロックとして用いる。
【００３８】
電圧制御発振器２５および逓倍器２６には信号処理ＩＣ１内部から電源電圧が供給されている。また、ＭＣＵ２には、電源電圧出力端子２９が設けられており、ＭＣＵ２から電源電圧を出力する。電源電圧入力端子２８は、電源電圧出力端子２９が出力した電源電圧を、ダイオード２７を介して電圧制御発振器２５および逓倍器２６に供給する。
【００３９】
信号処理ＩＣ１およびＭＣＵ２の両方に電源が供給されている場合には、ダイオード２７は、電源電圧入力端子２８からの電源電圧を遮断し、電圧制御発振器２５および逓倍器２６は、信号処理ＩＣ１の電源を利用して動作する。
【００４０】
信号処理ＩＣ１に電源が供給されておらず、ＭＣＵ２に電源が供給されている場合には、ダイオード２７は、電源電圧入力端子２８からの電源電圧を通過させ、電圧制御発振器２５および逓倍器２６は、電源電圧入力端子２８から供給される電源を利用して動作する。
【００４１】
したがって、電源電圧発振器２５は、信号処理ＩＣ１またはＭＣＵ２のいずれか一方の電源を利用して発振を行い、逓倍器２６を介してＭＣＵ２にシステムクロックを供給する。
【００４２】
この実施の形態１では、信号処理ＩＣ１は、ＭＣＵ２と接続する端子を一辺に集約して、かつＭＣＵ２の端子の配置の順番に対応させて設置し、信号処理ＩＣ１の端子とＭＣＵ２の端子を向かい合わせて基板上に配置しているので、基板上の配線を短く、また、交差の少ない簡易なものとすることができる。このため、基板の配線領域を削減することができる。
【００４３】
特に、テレビジョン受像機など多くの製品では、信号処理ＩＣとＭＣＵの様に、特定の半導体装置と接続することをあらかじめ想定できる為、端子の配置を効率的に設定し、配線領域を大きく削減することが可能となる。
【００４４】
また、ＭＣＵ２から信号処理ＩＣ１の一部に電源を供給し、信号処理ＩＣ１が有する、色信号処理の基準搬送波を生成する為の水晶発振子を、ＭＣＵ２のシステムクロックの発振子として利用することで、発振子を共有することが可能となる。この為、部品点数と実装面積を削減し、安価で小型の半導体集積装置を得ることができる。
【００４５】
特に、テレビジョン受像機など多くの製品では、主電源のみが入っているスタンバイ状態を取ることができる。スタンバイ状態時に、発振子が直接接続されている半導体装置に電源が供給されていない場合においても、スタンバイ状態時に電源が供給される半導体装置から電源を供給し、発振子を動作させることでシステムクロックを得ることができる。
【００４６】
なお、信号処理ＩＣ１からＭＣＵ２に接続される端子が、信号処理ＩＣの一辺に設置できる端子数を超える場合などには、その両側の辺をさらに用いても良い。
【００４７】
図３は、信号処理ＩＣ４１からＭＣＵ４２に接続される端子が、一辺に設置できる端子数を超える場合の構成を示す図である。この場合、ＭＣＵ４２に最も近い一辺に端子を集約し、さらにその辺に接する２辺の、各々ＭＣＵ４２に近い側に端子を設けている。この構成を用いれば、接続する端子数が一辺に設置できる端子数より多い場合においても、基板配線を効率よく配置し、配線領域を各段に削減できる。
【００４８】
なお、信号処理ＩＣの端子のうち、集約して設置する端子は、本実施の形態で挙げたものに限らず、ＭＣＵに接続するいかなる端子について用いても良い。
【００４９】
また、端子配置の順番は、本実施の形態１で説明した順番に限られること無く、任意の順番を用いることができる。
【００５０】
さらに、信号処理ＩＣとＭＣＵの端子配置の順番は、必ずしも完全に一致することを必要とするものではない。
【００５１】
なお、本実施の形態１では、テレビジョン受像装置の信号処理ＩＣとＭＣＵについて説明したが、本発明の利用はこれに制限されるものではなく、複数の接続端子をもって接続される半導体装置を有する半導体集積装置であれば、いかなる半導体集積装置に用いても良い。
【００５２】
また、ＤＩＰ（Dual Inline Package）、ＳＯＰ（Small Outline Package）、ＱＦＰ(Quad Flat Package)など、いかなるパッケージ形態を有する半導体装置であっても本発明の利用を妨げるものではない。
【００５３】
実施の形態２．
つぎに、この発明の実施の形態２について説明する。図４は、この発明の実施の形態２である半導体集積装置の構成を示す図である。この実施の形態２では、半導体集積装置は、信号処理ＩＣ４３およびＭＣＵ４４を有している。
【００５４】
信号処理ＩＣ４３は、実施の形態１における信号処理ＩＣ１に対応し、ＴＶ信号を処理する機能を有し、信号処理ＩＣ１と同様の端子を備えている。また、ＭＣＵ４４は、実施の形態１におけるＭＣＵ２に対応し、信号処理ＩＣ４３の制御、選局などを行うマイコンとして機能し、ＭＣＵ２と同様の端子を備えている。
【００５５】
信号処理ＩＣ４３とＭＣＵ４４は、基板１００上に設置され、基板１００にプリントされた配線を介して接続されている。また、信号処理ＩＣ４３が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０は、ＭＣＵ４４に最も近い一角をなす二つの辺の、ＭＣＵ４４に近い側に集約して設けられている。
【００５６】
さらに、信号処理ＩＣ４３の集約された端子の配置の順番は、ＭＣＵ４４の端子の配置の順番と対応している。
【００５７】
この実施の形態２では、信号処理ＩＣ４３は、ＭＣＵ４４と接続する端子を、ＭＣＵ４４に最も近い一角をなす二つの辺の、ＭＣＵ４４に近い側に集約して、かつＭＣＵ４４の端子の配置の順番に対応させて設置しているので、基板上の信号処理ＩＣとＭＣＵとの位置関係が平行である場合に限らず、基板上の配線を短く、また、交差の少ない簡易なものとすることができる。このため、基板の配線領域を削減することができる。
【００５８】
なお、信号処理ＩＣの端子のうち、集約して設置する端子は、本実施の形態で挙げたものに限らず、ＭＣＵに接続するいかなる端子について用いても良い。
【００５９】
また、信号処理ＩＣとＭＣＵの端子配置の順番は、必ずしも完全に一致することを必要とするものではない。
【００６０】
なお、本実施の形態２では、テレビジョン受像装置の信号処理ＩＣとＭＣＵについて説明したが、本発明の利用はこれに制限されるものではなく、複数の接続端子をもって接続される半導体装置を有する半導体集積装置であれば、いかなる半導体集積装置に用いても良い。
【００６１】
実施の形態３．
つぎに、この発明の実施の形態３について説明する。図５は、この発明の実施の形態３である半導体集積装置の構成を示す図である。この実施の形態３では、半導体集積装置は、信号処理ＩＣ４５およびＭＣＵ４６を有している。信号処理ＩＣ４５およびＭＣＵ４６のパッケージ形態は、ともにＤＩＰであり、対向する２辺のみに端子を有するパッケージ形態である。また、信号処理ＩＣ４５とＭＣＵ４６は、端子を有さない辺を向かい合わせて基板１００上に配置され、基板１００にプリントされた配線を介して接続されている。
【００６２】
信号処理ＩＣ４５は、実施の形態１における信号処理ＩＣ１に対応し、ＴＶ信号を処理する機能を有し、信号処理ＩＣ１と同様の端子を備えている。また、ＭＣＵ４６は、実施の形態１におけるＭＣＵ２に対応し、信号処理ＩＣ４５の制御、選局などを行うマイコンとして機能し、ＭＣＵ２と同様の端子を備えている。
【００６３】
信号処理ＩＣ４５が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０は、端子を有する各辺の、ＭＣＵ４６に近い側に集約して設けられている。
【００６４】
同様に、ＭＣＵ４６が有するバス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４、電源電圧出力端子２９、クロック入力端子３１は、端子を有する各辺の、信号処理ＩＣ４５に近い側に集約して設けられている。
【００６５】
さらに、信号処理ＩＣ４５の集約された端子の配置の順番は、ＭＣＵ４６の集約された端子の配置の順番と対応している。
【００６６】
この実施の形態３では、信号処理ＩＣ４５は、ＭＣＵ４６と接続する端子を、端子を有する各辺の、ＭＣＵ４６に近い側に集約して、かつＭＣＵ４４の端子の配置の順番に対応させて設置しているので、信号処理ＩＣおよびＭＣＵがともにＤＩＰやＳＯＰなど、対向する２辺のみに端子を有するパッケージ形態である場合であっても、基板上の配線を短く、また、交差の少ない簡易なものとすることができる。このため、基板の配線領域を削減することができる。
【００６７】
なお、信号処理ＩＣの端子のうち、集約して設置する端子は、本実施の形態で挙げたものに限らず、ＭＣＵに接続するいかなる端子について用いても良い。
【００６８】
また、端子配置の順番は、本実施の形態で説明した順番に限られること無く、任意の順番を用いることができる。
【００６９】
さらに、信号処理ＩＣとＭＣＵの端子配置の順番は、必ずしも完全に一致することを必要とするものではない。
【００７０】
なお、本実施の形態では、テレビジョン受像装置の信号処理ＩＣとＭＣＵについて説明したが、本発明の利用はこれに制限されるものではなく、複数の接続端子をもって接続される半導体装置を有する半導体集積装置であれば、いかなる半導体集積装置に用いても良い。
【００７１】
実施の形態４．
つぎに、この発明の実施の形態４について説明する。図６は、この発明の実施の形態４である半導体集積装置の構成を示す図である。この実施の形態４では、半導体集積装置は、信号処理ＩＣ４７およびＭＣＵ４８を有している。
【００７２】
信号処理ＩＣ４７は、実施の形態１における信号処理ＩＣ１に対応し、ＴＶ信号を処理する機能を有し、信号処理ＩＣ１と同様の端子を備えている。また、ＭＣＵ４８は、実施の形態１におけるＭＣＵ２に対応し、信号処理ＩＣ４７の制御、選局などを行うマイコンとして機能し、ＭＣＵ２と同様の端子を備えている。
【００７３】
信号処理ＩＣ４７は、両面基板３２に設置され、ＭＣＵ４８は、両面基板３２の、信号処理ＩＣ４７が設置された面の裏面に設置される。さらに、信号処理ＩＣ４７と、ＭＣＵ４８とは、両面基板３２に設けられたスルーホールを介して接続されている。
【００７４】
また、信号処理ＩＣ４７が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０は、同一の辺に集約して設けられている。同様に、ＭＣＵ４８が有するバス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４、電源電圧出力端子２９、クロック入力端子３１は、同一の辺に集約して設けられている。
【００７５】
さらに、信号処理ＩＣ４７の一辺に集約された端子の配置の順番は、ＭＣＵ４８の一辺に集約された端子の配置の順番と対応している。また、信号処理ＩＣ４７とＭＣＵ４８は、集約した各端子が、互いに向かい合うように両面基板３２を挟んで設置されている。
【００７６】
この実施の形態４では、信号処理ＩＣ４７は、ＭＣＵ４８と接続する端子を一辺に集約して、かつＭＣＵ４８の端子の配置の順番に対応させて設置し、信号処理ＩＣ４７の端子とＭＣＵ４８の端子を向かい合わせて両面基板３２を挟んで配置しているので、両面基板３２上の配線を短く、また、交差の少ない簡易なものとすることができる。このため、基板の配線領域を削減することができる。
【００７７】
なお、信号処理ＩＣの端子のうち、集約して設置する端子は、本実施の形態で挙げたものに限らず、ＭＣＵに接続するいかなる端子について用いても良い。
【００７８】
また、端子配置の順番は、本実施の形態で説明した順番に限られること無く、任意の順番を用いることができる。
【００７９】
さらに、信号処理ＩＣとＭＣＵの端子配置の順番は、必ずしも完全に一致することを必要とするものではない。
【００８０】
なお、本実施の形態では、テレビジョン受像装置の信号処理ＩＣとＭＣＵについて説明したが、本発明の利用はこれに制限されるものではなく、複数の接続端子をもって接続される半導体装置を有する半導体集積装置であれば、いかなる半導体集積装置に用いても良い。
【００８１】
また、ＳＯＰ、ＤＩＰ、ＱＦＰなど、いかなるパッケージ形態を有する半導体装置であっても本発明の利用を妨げるものではない。
【００８２】
【発明の効果】
以上説明したように、この発明によれば、相互に接続される第１の半導体装置および第２の半導体装置の少なくとも一方の接続端子群は、各接続端子を連続して配置されるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８３】
つぎの発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、半導体集積装置の基板上で、互いに対向して配置されるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８４】
つぎの発明によれば、第１の半導体装置および第２の半導体装置は、両面基板の各々異なる面に搭載され、両面基板に設けられたスルーホールを介し、接続端子群を対向させて配置されるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８５】
つぎの発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、半導体装置上の一辺に集約して設置されるので、基板の配線領域を各段に削減し、実装面積の小さく、安価な半導体装置を得ることができる。
【００８６】
つぎの発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、半導体装置上の一辺およびそれに隣接する辺に集約して設けられるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８７】
つぎの発明によれば、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、所定の順序で関連付けて連続して配置されるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８８】
つぎの発明によれば、第１の半導体装置と第２の半導体装置とは、各短辺部を対向させて配置され、第１の半導体装置と第２の半導体装置とを接続する接続端子群は、各半導体装置の長辺部の、対向させた短辺部近傍に所定の順序で配置されるので、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００８９】
つぎの発明によれば、第１の半導体装置は、第２の半導体装置から電源の供給を受けて発振手段および逓倍手段を動作させ、発振手段が生成した周期信号を逓倍し、第２の半導体装置にシステムクロックとして入力するので、部品点数を減らし、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【００９０】
つぎの発明によれば、第１の半導体装置の発振手段および逓倍手段は、第１の半導体装置に電源が供給されている場合には、第１の半導体装置の電源を用いて動作し、第１の半導体装置に電源が供給されていない場合には、第２の半導体装置から供給される電源を用いて動作するので、部品点数を減らし、基板の配線領域を削減し、実装面積の小さく、安価な半導体集積装置を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態である半導体集積装置の構成を示す図である。
【図２】 図１に示した水晶発振子３、信号処理ＩＣ１、ＭＣＵ２の働きを説明する図である。
【図３】 信号処理ＩＣ１からＭＣＵ２に接続される端子が、一辺に設置できる端子数を超える場合の構成を示す図である。
【図４】 半導体装置の一角に端子を集約した場合の構成を示す図である。
【図５】 接続される２つの半導体装置が、対向する２辺のみに端子を有するパッケージ形態である場合の構成を示す図である。
【図６】 両面基板を活用して半導体装置を配置する場合の構成を示す図である。
【図７】 従来のＴＶ信号処理ＩＣとマイコンの接続を示す図である。
【符号の説明】
１，４１，４３，４５，４７ 信号処理ＩＣ、２，４２，４４，４６，４８ ＭＣＵ、３ 水晶発振子、４ 水晶発振子接続端子、５〜８ ＯＳＤ入力端子、９，１０ バス制御線入力端子、１１ 水平ドライブ用パルス出力端子、１２ 垂直ドライブ用パルス出力端子、１３ リセットパルス出力端子、１４ 発振子、１５ システムクロック入力端子、１６，１７ バス制御線出力端子、１８ 水平ドライブ用パルス入力端子、１９ 垂直ドライブ用パルス入力端子、２０〜２３ ＯＳＤ信号出力端子、２４ リセットパルス入力端子、２５ 電圧制御発振器、２６ 逓倍器、２７ ダイオード、２８ 電源電圧入力端子、２９ 電源電圧出力端子、３０ クロック出力端子、３１ クロック入力端子、３２ 両面基板、１００ 基板。
Claims (4)
- 複数の接続端子を有した第１の半導体装置と複数の接続端子を有した第２の半導体装置とを備え、少なくとも各複数の接続端子のうちの各所定の接続端子群が相互接続された半導体集積装置であって、
前記第１の半導体装置においては、前記所定の接続端子群は複数の接続端子が配置される縁部の一辺および該一辺に隣接する辺に連続配置され、
前記第２の半導体装置においては、前記所定の接続端子群は複数の接続端子が配置される縁部の一辺に連続配置され、
前記第１の半導体装置の前記縁部の一辺および前記該一辺に隣接する辺とが交差する角部と、前記第２半導体装置の前記所定の接続端子群が配置される縁部の一辺との距離は、前記第１の半導体装置の前記縁部の一辺および前記該一辺に隣接する辺と、前記第２半導体装置の前記所定の接続端子群が配置される縁部の一辺との最短距離よりも短いことを特徴とする半導体集積装置。 - 前記各所定の接続端子群を構成する各接続端子を所定の順序で関連づけて連続配置したことを特徴とする請求項１に記載の半導体集積装置。
- 前記第１の半導体装置は、
前記第２の半導体装置から電源電圧の供給を受ける電源入力端子と、
前記電源入力端子に接続された発振手段と、
前記発振手段が発振した信号の周波数を変更する逓倍手段と、
前記逓倍手段によって変更された周波数の信号を出力する出力端子と、
を備え、
前記第２の半導体装置は、
前記第１の半導体装置に電源電圧を供給する電源出力端子と、
前記出力端子から信号を受け取る信号入力端子と、
を備え、
前記電源入力端子および前記出力端子は、前記第１の半導体装置の所定の接続端子群に含まれ、
前記電源出力端子および前記信号出力端子は、前記第２の半導体装置の所定の接続端子群に含まれ、
前記電源入力端子と前記電源出力端子、前記出力端子と前記信号入力端子がそれぞれ相互接続されることを特徴とする請求項１または２に記載の半導体集積装置。 - 前記第１の半導体装置は、
前記発振手段に電源を供給する電源電圧供給手段と、
前記電源電圧供給手段が電源を供給している場合、該電源電圧供給手段から供給される電源を前記発振手段および前記逓倍手段に供給し、前記電源電圧供給手段が電源を供給しない場合、前記電源入力端子から供給される電源を前記発振手段および逓倍手段に供給する電源切替手段と、
をさらに備えたことを特徴とする請求項３に記載の半導体集積装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000336373A JP4606567B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体集積装置 |
| US09/778,915 US6948137B2 (en) | 2000-11-02 | 2001-02-08 | Semiconductor integrated device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000336373A JP4606567B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体集積装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141458A JP2002141458A (ja) | 2002-05-17 |
| JP4606567B2 true JP4606567B2 (ja) | 2011-01-05 |
Family
ID=18811957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000336373A Expired - Fee Related JP4606567B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体集積装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6948137B2 (ja) |
| JP (1) | JP4606567B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7289332B2 (en) * | 2004-06-16 | 2007-10-30 | Liberty University | Mirror image electrical packages and system for using same |
| US20100314730A1 (en) * | 2009-06-16 | 2010-12-16 | Broadcom Corporation | Stacked hybrid interposer through silicon via (TSV) package |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61172348A (ja) * | 1985-01-28 | 1986-08-04 | Hitachi Ltd | 液晶駆動用ｌｓｉ素子 |
| JPH03150869A (ja) * | 1989-11-07 | 1991-06-27 | Mitsubishi Electric Corp | メモリモジュール |
| JP2001024146A (ja) * | 1999-07-06 | 2001-01-26 | Denso Corp | 半導体装置および半導体装置の実装方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
| JPH0671059B2 (ja) * | 1984-03-26 | 1994-09-07 | 株式会社日立製作所 | メモリモジュール |
| JPS6439092A (en) * | 1987-08-05 | 1989-02-09 | Hitachi Ltd | Electronic device |
| JPH0375976A (ja) * | 1989-08-18 | 1991-03-29 | Fujitsu Ltd | 半導体集積回路装置 |
| JPH04143819A (ja) * | 1989-12-15 | 1992-05-18 | Hitachi Ltd | 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ |
| JP2568748B2 (ja) * | 1990-10-30 | 1997-01-08 | 三菱電機株式会社 | 半導体装置 |
| US5438224A (en) * | 1992-04-23 | 1995-08-01 | Motorola, Inc. | Integrated circuit package having a face-to-face IC chip arrangement |
| JPH06140566A (ja) | 1992-10-24 | 1994-05-20 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| US5502621A (en) * | 1994-03-31 | 1996-03-26 | Hewlett-Packard Company | Mirrored pin assignment for two sided multi-chip layout |
| JP3519453B2 (ja) * | 1994-06-20 | 2004-04-12 | 富士通株式会社 | 半導体装置 |
| JPH1022458A (ja) | 1996-07-04 | 1998-01-23 | Fujitsu Ltd | 半導体装置及びピン配列 |
| JPH10200050A (ja) * | 1997-01-06 | 1998-07-31 | Mitsubishi Electric Corp | 半導体集積装置 |
| JP3938617B2 (ja) * | 1997-09-09 | 2007-06-27 | 富士通株式会社 | 半導体装置及び半導体システム |
| JP3323119B2 (ja) * | 1997-11-28 | 2002-09-09 | 株式会社東芝 | 半導体集積回路装置 |
| JP2000340737A (ja) * | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | 半導体パッケージとその実装体 |
-
2000
- 2000-11-02 JP JP2000336373A patent/JP4606567B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-08 US US09/778,915 patent/US6948137B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61172348A (ja) * | 1985-01-28 | 1986-08-04 | Hitachi Ltd | 液晶駆動用ｌｓｉ素子 |
| JPH03150869A (ja) * | 1989-11-07 | 1991-06-27 | Mitsubishi Electric Corp | メモリモジュール |
| JP2001024146A (ja) * | 1999-07-06 | 2001-01-26 | Denso Corp | 半導体装置および半導体装置の実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6948137B2 (en) | 2005-09-20 |
| US20020053040A1 (en) | 2002-05-02 |
| JP2002141458A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696950A (en) | Flexible clock and reset signal generation and distribution system having localized programmable frequency synthesizers | |
| KR20090045947A (ko) | 구동 오버라이드를 갖는 전압 조정기 장치 및 시스템 | |
| JP2002175127A (ja) | マイクロコントローラ | |
| US20070127725A1 (en) | Thin electronic circuit device | |
| US20040116168A1 (en) | Cellular phone suppressing degradation of receiving sensitivity | |
| JP2010165914A (ja) | インバータ装置及びインバータ装置の製造方法 | |
| JP4606567B2 (ja) | 半導体集積装置 | |
| US5907699A (en) | Microcomputer with two oscillators of different frequencies selectable by a reset signal set by an instruction or by an overflow signal of a counter | |
| US6864670B2 (en) | Method for eliminating noise interference and acoustic noise by printed circuit board ground plane layout | |
| JP3602115B2 (ja) | 半導体集積回路装置 | |
| US7196738B2 (en) | Tuner integrated circuit and television tuner using the same circuit | |
| US6674315B2 (en) | Clock signal generation device | |
| JP2003045578A (ja) | 電気コネクタ | |
| JP3120352B2 (ja) | クロック供給システム、リアルタイムクロックモジュール、動作クロック供給ユニットおよび情報処理装置 | |
| JPH06237574A (ja) | 半導体変換装置 | |
| JPH0136367Y2 (ja) | ||
| JPH06188527A (ja) | 実装ボード | |
| EP1494105A1 (en) | Signal processing circuit module in which selection of clock signal is switched by simple means | |
| KR970007482B1 (ko) | 텔레비젼 수상기의 발진제어 장치 | |
| JP3166505B2 (ja) | ディアルｐｌｌシンセサイザモジュール | |
| JPH05173678A (ja) | １チップマイクロコントローラ | |
| JPH10322606A (ja) | 電子機器 | |
| JP2001014073A (ja) | 低消費電力装置 | |
| EP0806117A1 (en) | Comb filter module with both composite and y/c-separated inputs | |
| JPH10247764A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |