JP3602115B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3602115B2 JP3602115B2 JP2002251073A JP2002251073A JP3602115B2 JP 3602115 B2 JP3602115 B2 JP 3602115B2 JP 2002251073 A JP2002251073 A JP 2002251073A JP 2002251073 A JP2002251073 A JP 2002251073A JP 3602115 B2 JP3602115 B2 JP 3602115B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock signal
- timer
- cpu
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明が属する技術分野】
この発明は、同期式シリアル及びタイマ機能を有した、マイクロコンピュータを含む半導体集積回路装置に関するもので、特に、低消費電力化を実現することができる半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
従来のマイクロコンピュータを含む半導体集積回路装置は、特開２００１−３２５２４４に開示されるものがある。ここに開示された発明は、タイマ機能を備えた半導体装置、マイクロコンピュータ及び電子機器に関するものである。半導体装置１０は、ＣＰＵ４０、タイマ制御回路３０、タイマ回路２０、ポート出力コントロール回路６０等から構成されている。タイマ回路２０は、タイマ値設定レジスタ２２に格納されているタイマ値に基づきカウント動作を行う。カウンタ２４がオーバーフローすると、タイマオーバーフロー信号を発生し、タイマオーバーフロー信号はポート出力コントロール回路６０でボーレートクロックとして変換され、同期式シリアル等の機能ブロックに送られる。なお、同期式シリアルブロックに接続されている周辺機器と通信を行うために、ボーレートクロックが周辺機器用のマスタークロックとして使用される。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述の従来例では、同期式シリアルが、どんな周波数で通信する周辺機器と接続する場合でも、同期式シリアルのボーレートクロック生成のために絶えずタイマ回路を動作させなければならないので、消費電流が大きくなるという問題があった。
この発明は、上述の問題を解決する事を目的にしたもので、低消費電力で周辺機器を動作させることができる適切な周波数のクロックを生成することができる半導体集積回路装置を提供する事を目的とする。
【０００４】
【課題を解決するための手段】
この発明の半導体集積回路装置は、所定の周波数の第１のクロック信号で動作する周辺機器をその外部に接続することを前提にして、第１のクロック信号の周波数に関する情報を有するＣＰＵと、このＣＰＵを動作させる第２のクロック信号を生成すると共に、この第２のクロック信号を分周した複数の第３のクロック信号を出力するクロックジェネレータと、このクロックジェネレータから第３のクロック信号を受け取り、ＣＰＵの情報に基づいて第３のクロック信号のうち一つのみを選択的に出力するクロック停止部と、このクロック停止部から第３のクロック信号のうちの一つを受け取った場合のみ動作し、、受け取ったクロック信号の周波数を変換して出力するタイマと、このタイマから出力されたクロック信号と、クロックジェネレータから出力された第３のクロック信号の他の一つを受け取り、ＣＰＵからの情報に基づいて受け取ったクロック信号のうちの一つを周辺機器に供給する同期式シリアルとを有している。
【０００５】
【発明の実施の形態】
この発明の第１の実施例に係る半導体集積回路装置を図１に示す。以下、この発明の第１の実施例を図１を参照しつつ説明する。
この発明の第１の実施例の半導体集積回路装置１０１は、ＣＰＵ１０２、クロックジェネレータ１０４、タイマ１０６、同期式シリアル１２４およびクロック停止モジュール１３０とから構成される。クロックジェネレータ１０４は、１／ｎカウンタ１４０を有している。したがって、クロックジェネレータ１０４は、所定の周波数のクロック信号と、その１／ｎ分周されたクロック信号を出力することができる。タイマ１０６の内部には、タイマ値設定レジスタ１０７、タイマカウンタ１０８およびボーレートクロック生成回路１２１が含まれている。同期式シリアル１２４は、クロックセレクタ１２２と送受信回路１２５を有している。ＣＰＵ１０２、クロックジェネレータ１０４、タイマ１０６および同期式シリアル１２４は、ＣＰＵバス１６０を介して接続されている。
クロックジェネレータ１０４から出力される第１のクロック信号１５０は、３０ＭＨｚの周波数を有しており、ＣＰＵ１０２に供給される。クロックジェネレータ１０４から出力される第２のクロック信号１５１は、７．５ＭＨｚの周波数を有しており、クロック停止モジュール１３０を介してタイマ１０６に供給される。クロックジェネレータ１０４から出力される第３のクロック信号１５２は、１５ＭＨｚの周波数を有しており、クロック停止モジュール１３０を介してクロックセレクタ１２２に供給される。
タイマ値設定レジスタ１０７の設定にしたがって、タイマカウンタ１０８から出力されるオーバーフロー信号１２０は、ボーレートクロック生成回路１２１に供給される。ボーレートクロック生成回路１２１から出力されるクロック信号１５３は、タイマ値設定レジスタ１０７の設定にしたがって、０〜１．８７５ＭＨｚの周波数を有している。このクロック信号１５３は、クロックセレクタ１２２に供給される。
同期式シリアル１２４と半導体集積回路装置１０１の外部装置である周辺機器１０１１とは、外部端子１００１を介して接続されている。ここで、周辺機器１０１１には、１５ＭＨｚの周波数で動作するマルチメディアカード、ＳＤカードおよび１ＭＨｚ以下の周波数で動作するＦＭ／ＡＭチューナー用ＰＬＬ、ＲＴＣ（時計用タイマ）、ＬＣＤドライバ等が想定されている。
【０００６】
次に、図１を用いて第１の実施例の動作について説明する。
半導体集積回路装置１０１が周辺機器１０１１と通信を行う手順は次のようになる。まず、ＣＰＵ１０２の仕様によって、クロックジェネレータ１０４から出力するクロック信号の周波数が決定される。ここでは上述したように第１のクロック信号１５０が３０ＭＨｚ、第２のクロック信号１５１が７．５ＭＨｚ、第３のクロック信号１５２が１５ＭＨｚである。次に、ＣＰＵ１０２によりタイマ値設定レジスタ１０７の値が設定され、タイマカウンタ１０８の周期が設定される。このタイマカウンタ１０８から出力されるオーバーフロー信号１２０をボーレートクロック生成回路１２１が受け取る。これにより、オーバーフロー信号１２０に従って決定された周波数のクロック信号１５３がボーレートクロック生成回路１２１から出力される。第１の実施例においては、上述したようにボーレートクロック生成回路１２１は０〜１．８７５ＭＨｚのクロック信号１５３を出力することが可能である。
ＣＰＵ１０２はクロックセレクタ１２２を切り替える信号を出力する。この信号に応答して、クロックセレクタ１２２は、クロックジェネレータ１０４から出力される第３のクロック信号１５２またはタイマ１０６から出力されるクロック信号１５３を選択する。同期式シリアル１２４においては、クロックセレクタ１２２によって選択されたクロック信号の周波数の速度で、送受信回路１２５が外部端子１００１経由して、外部周辺機器１０１１と通信を行う。
【０００７】
周辺機器１０１１が１．８７５ＭＨｚ以下のクロック信号で動作する機器の場合、タイマ１０６から出力されるクロック信号１５３が必要となる。したがって、クロック停止モジュール１０３は、第３のクロック信号１５２の出力を止め、第２のクロック信号１５１をタイマに供給する。したがって、タイマ１０６は動作を続ける。
一方、周辺機器１０１１が１５ＭＨｚのクロック信号で動作する機器の場合、第３のクロック信号１５２のみが必要になり、タイマ１０６から出力されるクロック信号１５３は不必要である。したがって、クロック停止モジュール１３０は、第２のクロック信号１５１の出力を停止するため、タイマ１０６はその動作を停止させることになる。これにより、１５ＭＨｚで動作する周辺機器を接続した場合、第１の実施例の半導体集積回路によれば、タイマ１０６の消費電力を削減することができる。
第１の実施例におけるタイマ１０６の動作停止は、半導体集積回路装置１０１に接続する周辺機器１０１１が決まれば、それにともなって設定される。したがって、タイマ１０６は周辺機器１０１１が１５ＭＨｚで動作する場合には最初から不要な回路であるが、半導体集積回路１０１はあらゆる周辺機器に対応できるよう設計されている。なお、この実施例は、ＣＰＵ１０２が接続されている周辺機器を判断してタイマ１０６を動作停止するような選択的ディスエーブルとは異なる。このような選択的ディスエーブルでは、出力されるクロック信号が安定しないという欠点がある。
なお、上述の例では第２のクロック信号１５１がタイマ１０６に供給されないことにより、タイマ１０６が動作しないことを説明したが、ＣＰＵ１０２からタイマ１０６へディスエーブル信号を出力することによりタイマ１０６が動作しないようにすることも可能である。すなわち、半導体集積回路装置１０１に接続する周辺機器１０１１が決まればその周辺機器１０１１が必要とするクロック周波数が決まり、その情報をＣＰＵ１０２に設定する。したがって、ＣＰＵ１０２はこの設定情報に従ってタイマ１０６にディスエーブル信号を出力するか否かを判断できるのである。なお、ディスエーブル信号でタイマ１０６を動作しないように設定する場合、クロック停止モジュール１３０は、第２のクロック信号１５１を出力しつづけてもいいし、出力を停止させても良い。
クロックジェネレータ１０４内に設けられている１／ｎカウンタ１４０は常に動作し、第１のクロック信号１５０を分周したクロック信号１５１、１５２を出力しているが、この１／ｎカウンタ１４０の消費電力はわずかであり、タイマ１０６の消費電力と比べると無視しうる値である。第１の実施例ではクロック信号を分周するために１／ｎカウンタ１４０を用いたが、分周器などの他の分周手段を用いることができるのは言うまでもない。
【０００８】
この発明の第２の実施例に係る半導体集積回路装置を図２に示す。以下、この発明の第２の実施例を図２を参照しつつ説明する。なお、図２において図１と同一部分には同一符号を付してその説明を省略する。
この発明の第２の実施例の半導体集積回路装置２０１は、ＣＰＵ１０２、クロックジェネレータ２０４、第１のタイマ１０６、第２のタイマ２０６、同期式シリアル１２４およびクロック停止モジュール１３０とから構成される。クロックジェネレータ２０４は、１／ｎカウンタ１４０を有している。第２のタイマ２０６の内部には、タイマ値設定レジスタ２０７、タイマカウンタ２０８およびボーレートクロック生成回路２２１が含まれている。
クロックジェネレータ２０４から出力される第１のクロック信号１５０は、３０ＭＨｚの周波数を有しており、ＣＰＵ１０２に供給される。クロックジェネレータ１０４から出力される第２のクロック信号１５１は、７．５ＭＨｚの周波数を有しており、クロック停止モジュール１３０を介して第１のタイマ１０６に供給される。クロックジェネレータ１０４から出力される第３のクロック信号２５２は、第１のクロック信号と同様に３０ＭＨｚの周波数を有しており、クロック停止モジュール１３０を介して第２のタイマ２０６に供給される。
タイマ値設定レジスタ２０７の設定にしたがって、タイマカウンタ２０８から出力されるオーバーフロー信号２２０は、ボーレートクロック生成回路２２１に供給される。ボーレートクロック生成回路２２１から出力されるクロック信号２５３は、タイマ値設定レジスタ２０７の設定にしたがって、１．８７５〜１５ＭＨＺの周波数を有している。このクロック信号２５３は、クロックセレクタ１２２に供給される。
【０００９】
次に、図２を用いて第２の実施例の動作について説明する。
半導体集積回路装置２０１が周辺機器１０１１と通信を行う手順は次のようになる。まず、第１の実施例と同様に第１のクロック信号１５０の周波数が３０ＭＨｚに決定される。また第２の実施例においては、第２のクロック信号１５１が７．５ＭＨｚ、第３のクロック信号２５２が３０ＭＨｚとなる。次に、ＣＰＵ１０２によりタイマ値設定レジスタ１０７、２０７の値が設定され、タイマカウンタ１０８、２０８の周期が設定される。タイマカウンタ１０８、２０８からそれぞれ出力されるオーバーフロー信号１２０、２２０をボーレートクロック生成回路１２１、２２１がそれぞれ受け取る。これにより、オーバーフロー信号１２０、２２０に従って決定された周波数のクロック信号１５３、２５３がボーレートクロック生成回路１２１、２２１からそれぞれ出力される。上述したように、ボーレートクロック生成回路１２１は、０〜１．８７５ＭＨｚのクロック信号１５３を、ボーレートクロック生成回路２２１は１．８７５ＭＨｚ〜１５ＭＨｚのクロック信号２５３を出力することが可能である。
ＣＰＵ１０２はクロックセレクタ１２２を切り替える信号を出力する。この信号に応答して、クロックセレクタ１２２は、タイマ１０６から出力されるクロック信号１５３またはタイマ２０６から出力されるクロック信号２５３を選択する。同期式シリアル１２４においては、クロックセレクタ１２２によって選択されたクロック信号の周波数の速度で、送受信回路１２５が外部端子１００１経由して、外部周辺機器１０１１と通信を行う。
【００１０】
周辺機器１０１１が１．８７５ＭＨｚ以下のクロック信号で動作する機器の場合、タイマ１０６から出力されるクロック信号１５３が必要となる。したがって、クロック停止モジュール１０３は、第３のクロック信号２５２の出力を止め、第２のクロック信号１５１をタイマに供給する。したがって、タイマ１０６は動作し、タイマ２０６は動作しない。
一方、周辺機器１０１１が１．８７５ＭＨｚ〜１５ＭＨｚのクロック信号で動作する機器の場合、タイマ２０６から出力されるクロック信号２５３が必要になり、タイマ１０６から出力されるクロック信号１５３は不必要である。したがって、クロック停止モジュール１３０は、第２のクロック信号１５１の出力を停止するため、タイマ１０６はその動作を停止させることになる。これにより、タイマ２０６は動作し、タイマ１０６は動作しない。
タイマ１０６は７．５ＭＨｚの第２のクロック信号１５１で動作しているため、１５ＭＨｚの第３のクロック信号２５２で動作しているタイマ２０６に比べてその消費電力は１／４以下である。したがって、周辺機器１０１１が１．８７５ＭＨｚ以下のクロック信号で動作する機器の場合、周辺機器１０１１が１．８７５ＭＨｚ〜１５ＭＨｚのクロック信号で動作する機器の場合に比べてより低消費電力で動作が可能となる。なお、クロックジェネレータ２０４から更に何種類かのクロック信号を出力させ、出力されたクロック信号ごとにタイマを設けてさらに設定を多段階化することも可能であるが、いずれか一つのタイマしか利用しないことになるので、低消費電力化とタイマ増設の比較によって半導体集積回路装置２０１の設計が決定される。
第２の実施例におけるタイマ１０６または２０６の動作停止は、半導体集積回路装置２０１に接続する周辺機器１０１１が決まれば、それにともなって設定される。したがって、タイマ１０６または２０６のいずれかは最初から不要な回路であるが、半導体集積回路２０１はあらゆる周辺機器に対応できるよう設計されている。なお、第２の実施例は第１の実施例同様に選択的ディスエーブルとは異なる。
また、上述の例ではクロック信号１５１または２５２のいずれかがタイマ１０６または２０６に供給されないことにより、タイマ１０６または２０６が動作しないことを説明したが、ＣＰＵ１０２からタイマ１０６または２０６へディスエーブル信号を出力することによりタイマ１０６または２０６が動作しないようにすることも第１の実施例同様に可能である。さらに、クロックジェネレータ２０４内に設けられている１／ｎカウンタ１４０についても第１の実施例と同様である。
【００１１】
この発明の第３の実施例に係る半導体集積回路装置を図３に示す。以下、この発明の第３の実施例を図３を参照しつつ説明する。なお、図３において図１および図２と同一部分には同一符号を付してその説明を省略する。
この発明の第３の実施例の半導体集積回路装置３０１は、ＣＰＵ１０２、クロックジェネレータ３０４、タイマ１０６、タイムベースカウンタ３６０、同期式シリアル１２４およびクロック停止モジュール３３０、３３１とから構成される。クロックジェネレータ３０４から出力される第１のクロック信号１５０は、３０ＭＨｚの周波数を有しており、ＣＰＵ１０２に供給される。クロックジェネレータ３０４から出力される第２のクロック信号３５０は、３０ＭＨｚの周波数を有しており、クロック停止モジュール３３０を介してタイムベースカウンタ３６０に供給される。タイムベースカウンタ３６０は受け取った第２のクロック信号３５０を分周して、１５ＭＨｚの第３ののクロック信号３５１、７．５ＭＨｚの第４のクロック信号３５２、３．７５ＭＨｚの第５のクロック信号３５３を出力する。第３〜第５のクロック信号３５１、３５２、３５３はいずれも同期式シリアル１２４のクロックセレクタ１２２に供給される。また、第４のクロック信号３５２は、クロック停止モジュール３３１を介してタイマ１０６に供給される。
【００１２】
次に、図３を用いて第３の実施例の動作について説明する。
半導体集積回路装置３０１が周辺機器１０１１と通信を行う手順は次のようになる。まず、第１の実施例と同様に第１のクロック信号１５０の周波数が３０ＭＨｚに決定される。次に、ＣＰＵ１０２によりタイマ値設定レジスタ１０７の値が設定され、所定の周波数のクロック信号１５３がボーレートクロック生成回路１２１から出力される。上述したように、ボーレートクロック生成回路１２１は０〜１．８７５ＭＨｚのクロック信号１５３を出力することが可能である。
ＣＰＵ１０２はクロックセレクタ１２２を切り替える信号を出力する。この信号に応答して、クロックセレクタ１２２は、タイマ１０６から出力されるクロック信号１５３またはタイムベースカウンタ３６０から出力される第３〜第５のクロック信号３５１〜３５３のいずれか一つを選択する。同期式シリアル１２４においては、クロックセレクタ１２２によって選択されたクロック信号の周波数の速度で、送受信回路１２５が外部端子１００１経由して、外部周辺機器１０１１と通信を行う。
【００１３】
周辺機器１０１１が１．８７５ＭＨｚ以下のクロック信号で動作する機器の場合、タイマ１０６から出力されるクロック信号１５３が必要となる。したがって、クロック停止モジュール３３１は、第４のクロック信号３５２をタイマに供給する。したがって、タイマ１０６は動作する。
一方、周辺機器１０１１が３．７５ＭＨｚ、７．５ＭＨｚまたは１５ＭＨｚのクロック信号で動作する機器の場合、タイマ１０６から出力されるクロック信号１５３は不必要である。したがって、クロック停止モジュール３３０は、第４のクロック信号３５２の出力を停止するため、タイマ１０６はその動作を停止させることになる。一方、クロックセレクタ１２２はＣＰＵ１０２からの信号に応答して第３〜第５の信号３５１〜３５３のいずれかを選択する。
タイムベースカウンタ３６０は、単にクロックを分周する回路であるため、第１の実施例で説明した１／ｎカウンタ１４０と同様にその消費電力は極めて小さい。具体的には、タイマ１０６の消費電力と比較すると約１／１００程度である。したがって、周辺機器１０１１が３．７５ＭＨｚ、７．５ＭＨｚまたは１５ＭＨｚのクロック信号で動作する機器の場合、周辺機器１０１１が０〜１．８７５ＭＨｚのクロック信号で動作する機器の場合に比べてより低消費電力で動作が可能となる。
第３の実施例におけるタイマ１０６は、第１の実施例と同様に最初から不要な回路であるが、半導体集積回路３０１はあらゆる周辺機器に対応できるよう設計されているため必要である。また、第３の実施例は第１の実施例同様に選択的ディスエーブルとは異なる。
【００１４】
この発明の第４の実施例に係る半導体集積回路装置を図４に示す。以下、この発明の第４の実施例を図４を参照しつつ説明する。なお、図４において図１〜図３と同一部分には同一符号を付してその説明を省略する。
この発明の第４の実施例の半導体集積回路装置４０１は、ＣＰＵ１０２、クロックジェネレータ４０４、第１のタイマ１０６、第２のタイマ２０６、タイムベースカウンタ３６０、同期式シリアル１２４およびクロック停止モジュール４３０、３３１とから構成される。第４の実施例の半導体集積回路装置４０１は、第１〜だい３の実施例の半導体集積回路装置を組み合わせたものである。
クロックジェネレータ４０４から出力される第１〜第４のクロック信号１５０、２５２、３５０、４５０は、いずれも３０ＭＨｚの周波数を有している。第１のクロック信号１５０は直接ＣＰＵ１０２に供給され、第２〜第４のクロック信号２５２、３５０、４５０は、クロック停止モジュール４３０を介してそれぞれ第２のタイマ２０６、タイムベースカウンタ３６０およびクロックセレクタ１２２に供給される。第２のクロック信号２５２は、第２の実施例と同様に第２のタイマ２０６に供給され、第２のタイマからは１．８７５ＭＨｚ〜１５ＭＨｚのクロック信号２５３がクロックセレクタ１２２に出力される。第３のクロック信号３５０は、第３の実施例と同様にタイムベースカウンタ３６０へ供給され、第１のタイマ１０６を介して０〜１．８７５ＭＨｚのクロック信号１５３、３．７５ＭＨｚのクロック信号３５１、７．５ＭＨｚのクロック信号３５２および１５ＭＨｚのクロック信号３５３がクロックセレクタ１２２に供給される。第４のクロック信号４５０は、第１の実施例と同様に直接クロックセレクタ１２２に供給される。
【００１５】
次に、図４を用いて第４の実施例の動作について説明する。
半導体集積回路装置４０１が周辺機器１０１１と通信を行う手順は次のようになる。まず、第１の実施例と同様に第１のクロック信号１５０の周波数が３０ＭＨｚに決定される。次に、第２の実施例と同様にＣＰＵ１０２によりタイマ値設定レジスタ１０７、２０７の値が設定され、所定の周波数のクロック信号１５３、２５３がボーレートクロック生成回路１２１、２２１から出力される。上述したように、ボーレートクロック生成回路１２１は０〜１．８７５ＭＨｚのクロック信号１５３を出力することがボーレートクロック生成回路２２１は１．８７５〜１５ＭＨｚのクロック信号１５３を出力することが可能である。
ＣＰＵ１０２はクロックセレクタ１２２を切り替える信号を出力する。この信号に応答して、クロックセレクタ１２２は所望のクロック信号としてクロック信号１５３、２５３、３５１、３５２、３５３または４５０の中から一つを選択する。同期式シリアル１２４においては、クロックセレクタ１２２によって選択されたクロック信号の周波数の速度で、送受信回路１２５が外部端子１００１経由して、外部周辺機器１０１１と通信を行う。
【００１６】
一方、周辺機器１０１１が３．７５ＭＨｚ、７．５ＭＨｚ、１５ＭＨｚまたは３０ＭＨｚのクロック信号で動作する機器の場合、タイマ１０６、２０６から出力されるクロック信号１５３、２５３は不必要である。したがって、クロック停止モジュール４３０は、第２のクロック信号２５２の出力を停止するとともに、クロック停止モジュール３３１は、クロック信号３５２の出力を停止するため、タイマ１０６、２０６はその動作を停止させることになる。一方、クロックセレクタ１２２はＣＰＵ１０２からの信号に応答してクロック信号３５１〜３５３および４５０のいずれかを選択する。
タイムベースカウンタ３６０は、単にクロックを分周する回路であるため、第１の実施例で説明した１／ｎカウンタ１４０と同様にその消費電力は極めて小さい。具体的には、タイマ１０６の消費電力と比較すると約１／１００程度である。したがって、周辺機器１０１１が３．７５ＭＨｚ、７．５ＭＨｚまたは１５ＭＨｚのクロック信号で動作する機器の場合、周辺機器１０１１が０〜１．８７５ＭＨｚのクロック信号で動作する機器の場合に比べてより低消費電力で動作が可能となる。
また、周辺機器が１５ＭＨｚ以下の任意の周波数のクロック信号を必要とする場合は第２の実施例と同じ状況になるのでその説明は省略する。
第４の実施例におけるタイマ１０６、２０６は、最初から不要な回路になる可能性があるが、半導体集積回路３０１はあらゆる周辺機器に対応できるよう設計されているため必要である。また、第４の実施例は第１の実施例同様に選択的ディスエーブルとは異なる。
【００１７】
【発明の効果】
以上詳細に説明したように、この発明の半導体集積回路装置によれば、半導体集積回路に接続される周辺機器を動作させるクロック信号の周波数に応じてクロックジェネレータからの信号を適切なルートを経て出力するようにしたため、低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例に係る半導体集積回路装置のブロック図
【図２】この発明の第２の実施例に係る半導体集積回路装置のブロック図
【図３】この発明の第３の実施例に係る半導体集積回路装置のブロック図
【図４】この発明の第４の実施例に係る半導体集積回路装置のブロック図
【符号の説明】
１０１ 半導体装置
１０２ ＣＰＵ
１０４ クロックジェネレータ
１０６ タイマ
１２４ 同期式シリアル
１３０ クロック停止モジュール
１５０、１５１、１５２、１５３ クロック信号
１０１１ 周辺機器
【発明が属する技術分野】
この発明は、同期式シリアル及びタイマ機能を有した、マイクロコンピュータを含む半導体集積回路装置に関するもので、特に、低消費電力化を実現することができる半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
従来のマイクロコンピュータを含む半導体集積回路装置は、特開２００１−３２５２４４に開示されるものがある。ここに開示された発明は、タイマ機能を備えた半導体装置、マイクロコンピュータ及び電子機器に関するものである。半導体装置１０は、ＣＰＵ４０、タイマ制御回路３０、タイマ回路２０、ポート出力コントロール回路６０等から構成されている。タイマ回路２０は、タイマ値設定レジスタ２２に格納されているタイマ値に基づきカウント動作を行う。カウンタ２４がオーバーフローすると、タイマオーバーフロー信号を発生し、タイマオーバーフロー信号はポート出力コントロール回路６０でボーレートクロックとして変換され、同期式シリアル等の機能ブロックに送られる。なお、同期式シリアルブロックに接続されている周辺機器と通信を行うために、ボーレートクロックが周辺機器用のマスタークロックとして使用される。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述の従来例では、同期式シリアルが、どんな周波数で通信する周辺機器と接続する場合でも、同期式シリアルのボーレートクロック生成のために絶えずタイマ回路を動作させなければならないので、消費電流が大きくなるという問題があった。
この発明は、上述の問題を解決する事を目的にしたもので、低消費電力で周辺機器を動作させることができる適切な周波数のクロックを生成することができる半導体集積回路装置を提供する事を目的とする。
【０００４】
【課題を解決するための手段】
この発明の半導体集積回路装置は、所定の周波数の第１のクロック信号で動作する周辺機器をその外部に接続することを前提にして、第１のクロック信号の周波数に関する情報を有するＣＰＵと、このＣＰＵを動作させる第２のクロック信号を生成すると共に、この第２のクロック信号を分周した複数の第３のクロック信号を出力するクロックジェネレータと、このクロックジェネレータから第３のクロック信号を受け取り、ＣＰＵの情報に基づいて第３のクロック信号のうち一つのみを選択的に出力するクロック停止部と、このクロック停止部から第３のクロック信号のうちの一つを受け取った場合のみ動作し、、受け取ったクロック信号の周波数を変換して出力するタイマと、このタイマから出力されたクロック信号と、クロックジェネレータから出力された第３のクロック信号の他の一つを受け取り、ＣＰＵからの情報に基づいて受け取ったクロック信号のうちの一つを周辺機器に供給する同期式シリアルとを有している。
【０００５】
【発明の実施の形態】
この発明の第１の実施例に係る半導体集積回路装置を図１に示す。以下、この発明の第１の実施例を図１を参照しつつ説明する。
この発明の第１の実施例の半導体集積回路装置１０１は、ＣＰＵ１０２、クロックジェネレータ１０４、タイマ１０６、同期式シリアル１２４およびクロック停止モジュール１３０とから構成される。クロックジェネレータ１０４は、１／ｎカウンタ１４０を有している。したがって、クロックジェネレータ１０４は、所定の周波数のクロック信号と、その１／ｎ分周されたクロック信号を出力することができる。タイマ１０６の内部には、タイマ値設定レジスタ１０７、タイマカウンタ１０８およびボーレートクロック生成回路１２１が含まれている。同期式シリアル１２４は、クロックセレクタ１２２と送受信回路１２５を有している。ＣＰＵ１０２、クロックジェネレータ１０４、タイマ１０６および同期式シリアル１２４は、ＣＰＵバス１６０を介して接続されている。
クロックジェネレータ１０４から出力される第１のクロック信号１５０は、３０ＭＨｚの周波数を有しており、ＣＰＵ１０２に供給される。クロックジェネレータ１０４から出力される第２のクロック信号１５１は、７．５ＭＨｚの周波数を有しており、クロック停止モジュール１３０を介してタイマ１０６に供給される。クロックジェネレータ１０４から出力される第３のクロック信号１５２は、１５ＭＨｚの周波数を有しており、クロック停止モジュール１３０を介してクロックセレクタ１２２に供給される。
タイマ値設定レジスタ１０７の設定にしたがって、タイマカウンタ１０８から出力されるオーバーフロー信号１２０は、ボーレートクロック生成回路１２１に供給される。ボーレートクロック生成回路１２１から出力されるクロック信号１５３は、タイマ値設定レジスタ１０７の設定にしたがって、０〜１．８７５ＭＨｚの周波数を有している。このクロック信号１５３は、クロックセレクタ１２２に供給される。
同期式シリアル１２４と半導体集積回路装置１０１の外部装置である周辺機器１０１１とは、外部端子１００１を介して接続されている。ここで、周辺機器１０１１には、１５ＭＨｚの周波数で動作するマルチメディアカード、ＳＤカードおよび１ＭＨｚ以下の周波数で動作するＦＭ／ＡＭチューナー用ＰＬＬ、ＲＴＣ（時計用タイマ）、ＬＣＤドライバ等が想定されている。
【０００６】
次に、図１を用いて第１の実施例の動作について説明する。
半導体集積回路装置１０１が周辺機器１０１１と通信を行う手順は次のようになる。まず、ＣＰＵ１０２の仕様によって、クロックジェネレータ１０４から出力するクロック信号の周波数が決定される。ここでは上述したように第１のクロック信号１５０が３０ＭＨｚ、第２のクロック信号１５１が７．５ＭＨｚ、第３のクロック信号１５２が１５ＭＨｚである。次に、ＣＰＵ１０２によりタイマ値設定レジスタ１０７の値が設定され、タイマカウンタ１０８の周期が設定される。このタイマカウンタ１０８から出力されるオーバーフロー信号１２０をボーレートクロック生成回路１２１が受け取る。これにより、オーバーフロー信号１２０に従って決定された周波数のクロック信号１５３がボーレートクロック生成回路１２１から出力される。第１の実施例においては、上述したようにボーレートクロック生成回路１２１は０〜１．８７５ＭＨｚのクロック信号１５３を出力することが可能である。
ＣＰＵ１０２はクロックセレクタ１２２を切り替える信号を出力する。この信号に応答して、クロックセレクタ１２２は、クロックジェネレータ１０４から出力される第３のクロック信号１５２またはタイマ１０６から出力されるクロック信号１５３を選択する。同期式シリアル１２４においては、クロックセレクタ１２２によって選択されたクロック信号の周波数の速度で、送受信回路１２５が外部端子１００１経由して、外部周辺機器１０１１と通信を行う。
【０００７】
周辺機器１０１１が１．８７５ＭＨｚ以下のクロック信号で動作する機器の場合、タイマ１０６から出力されるクロック信号１５３が必要となる。したがって、クロック停止モジュール１０３は、第３のクロック信号１５２の出力を止め、第２のクロック信号１５１をタイマに供給する。したがって、タイマ１０６は動作を続ける。
一方、周辺機器１０１１が１５ＭＨｚのクロック信号で動作する機器の場合、第３のクロック信号１５２のみが必要になり、タイマ１０６から出力されるクロック信号１５３は不必要である。したがって、クロック停止モジュール１３０は、第２のクロック信号１５１の出力を停止するため、タイマ１０６はその動作を停止させることになる。これにより、１５ＭＨｚで動作する周辺機器を接続した場合、第１の実施例の半導体集積回路によれば、タイマ１０６の消費電力を削減することができる。
第１の実施例におけるタイマ１０６の動作停止は、半導体集積回路装置１０１に接続する周辺機器１０１１が決まれば、それにともなって設定される。したがって、タイマ１０６は周辺機器１０１１が１５ＭＨｚで動作する場合には最初から不要な回路であるが、半導体集積回路１０１はあらゆる周辺機器に対応できるよう設計されている。なお、この実施例は、ＣＰＵ１０２が接続されている周辺機器を判断してタイマ１０６を動作停止するような選択的ディスエーブルとは異なる。このような選択的ディスエーブルでは、出力されるクロック信号が安定しないという欠点がある。
なお、上述の例では第２のクロック信号１５１がタイマ１０６に供給されないことにより、タイマ１０６が動作しないことを説明したが、ＣＰＵ１０２からタイマ１０６へディスエーブル信号を出力することによりタイマ１０６が動作しないようにすることも可能である。すなわち、半導体集積回路装置１０１に接続する周辺機器１０１１が決まればその周辺機器１０１１が必要とするクロック周波数が決まり、その情報をＣＰＵ１０２に設定する。したがって、ＣＰＵ１０２はこの設定情報に従ってタイマ１０６にディスエーブル信号を出力するか否かを判断できるのである。なお、ディスエーブル信号でタイマ１０６を動作しないように設定する場合、クロック停止モジュール１３０は、第２のクロック信号１５１を出力しつづけてもいいし、出力を停止させても良い。
クロックジェネレータ１０４内に設けられている１／ｎカウンタ１４０は常に動作し、第１のクロック信号１５０を分周したクロック信号１５１、１５２を出力しているが、この１／ｎカウンタ１４０の消費電力はわずかであり、タイマ１０６の消費電力と比べると無視しうる値である。第１の実施例ではクロック信号を分周するために１／ｎカウンタ１４０を用いたが、分周器などの他の分周手段を用いることができるのは言うまでもない。
【０００８】
この発明の第２の実施例に係る半導体集積回路装置を図２に示す。以下、この発明の第２の実施例を図２を参照しつつ説明する。なお、図２において図１と同一部分には同一符号を付してその説明を省略する。
この発明の第２の実施例の半導体集積回路装置２０１は、ＣＰＵ１０２、クロックジェネレータ２０４、第１のタイマ１０６、第２のタイマ２０６、同期式シリアル１２４およびクロック停止モジュール１３０とから構成される。クロックジェネレータ２０４は、１／ｎカウンタ１４０を有している。第２のタイマ２０６の内部には、タイマ値設定レジスタ２０７、タイマカウンタ２０８およびボーレートクロック生成回路２２１が含まれている。
クロックジェネレータ２０４から出力される第１のクロック信号１５０は、３０ＭＨｚの周波数を有しており、ＣＰＵ１０２に供給される。クロックジェネレータ１０４から出力される第２のクロック信号１５１は、７．５ＭＨｚの周波数を有しており、クロック停止モジュール１３０を介して第１のタイマ１０６に供給される。クロックジェネレータ１０４から出力される第３のクロック信号２５２は、第１のクロック信号と同様に３０ＭＨｚの周波数を有しており、クロック停止モジュール１３０を介して第２のタイマ２０６に供給される。
タイマ値設定レジスタ２０７の設定にしたがって、タイマカウンタ２０８から出力されるオーバーフロー信号２２０は、ボーレートクロック生成回路２２１に供給される。ボーレートクロック生成回路２２１から出力されるクロック信号２５３は、タイマ値設定レジスタ２０７の設定にしたがって、１．８７５〜１５ＭＨＺの周波数を有している。このクロック信号２５３は、クロックセレクタ１２２に供給される。
【０００９】
次に、図２を用いて第２の実施例の動作について説明する。
半導体集積回路装置２０１が周辺機器１０１１と通信を行う手順は次のようになる。まず、第１の実施例と同様に第１のクロック信号１５０の周波数が３０ＭＨｚに決定される。また第２の実施例においては、第２のクロック信号１５１が７．５ＭＨｚ、第３のクロック信号２５２が３０ＭＨｚとなる。次に、ＣＰＵ１０２によりタイマ値設定レジスタ１０７、２０７の値が設定され、タイマカウンタ１０８、２０８の周期が設定される。タイマカウンタ１０８、２０８からそれぞれ出力されるオーバーフロー信号１２０、２２０をボーレートクロック生成回路１２１、２２１がそれぞれ受け取る。これにより、オーバーフロー信号１２０、２２０に従って決定された周波数のクロック信号１５３、２５３がボーレートクロック生成回路１２１、２２１からそれぞれ出力される。上述したように、ボーレートクロック生成回路１２１は、０〜１．８７５ＭＨｚのクロック信号１５３を、ボーレートクロック生成回路２２１は１．８７５ＭＨｚ〜１５ＭＨｚのクロック信号２５３を出力することが可能である。
ＣＰＵ１０２はクロックセレクタ１２２を切り替える信号を出力する。この信号に応答して、クロックセレクタ１２２は、タイマ１０６から出力されるクロック信号１５３またはタイマ２０６から出力されるクロック信号２５３を選択する。同期式シリアル１２４においては、クロックセレクタ１２２によって選択されたクロック信号の周波数の速度で、送受信回路１２５が外部端子１００１経由して、外部周辺機器１０１１と通信を行う。
【００１０】
周辺機器１０１１が１．８７５ＭＨｚ以下のクロック信号で動作する機器の場合、タイマ１０６から出力されるクロック信号１５３が必要となる。したがって、クロック停止モジュール１０３は、第３のクロック信号２５２の出力を止め、第２のクロック信号１５１をタイマに供給する。したがって、タイマ１０６は動作し、タイマ２０６は動作しない。
一方、周辺機器１０１１が１．８７５ＭＨｚ〜１５ＭＨｚのクロック信号で動作する機器の場合、タイマ２０６から出力されるクロック信号２５３が必要になり、タイマ１０６から出力されるクロック信号１５３は不必要である。したがって、クロック停止モジュール１３０は、第２のクロック信号１５１の出力を停止するため、タイマ１０６はその動作を停止させることになる。これにより、タイマ２０６は動作し、タイマ１０６は動作しない。
タイマ１０６は７．５ＭＨｚの第２のクロック信号１５１で動作しているため、１５ＭＨｚの第３のクロック信号２５２で動作しているタイマ２０６に比べてその消費電力は１／４以下である。したがって、周辺機器１０１１が１．８７５ＭＨｚ以下のクロック信号で動作する機器の場合、周辺機器１０１１が１．８７５ＭＨｚ〜１５ＭＨｚのクロック信号で動作する機器の場合に比べてより低消費電力で動作が可能となる。なお、クロックジェネレータ２０４から更に何種類かのクロック信号を出力させ、出力されたクロック信号ごとにタイマを設けてさらに設定を多段階化することも可能であるが、いずれか一つのタイマしか利用しないことになるので、低消費電力化とタイマ増設の比較によって半導体集積回路装置２０１の設計が決定される。
第２の実施例におけるタイマ１０６または２０６の動作停止は、半導体集積回路装置２０１に接続する周辺機器１０１１が決まれば、それにともなって設定される。したがって、タイマ１０６または２０６のいずれかは最初から不要な回路であるが、半導体集積回路２０１はあらゆる周辺機器に対応できるよう設計されている。なお、第２の実施例は第１の実施例同様に選択的ディスエーブルとは異なる。
また、上述の例ではクロック信号１５１または２５２のいずれかがタイマ１０６または２０６に供給されないことにより、タイマ１０６または２０６が動作しないことを説明したが、ＣＰＵ１０２からタイマ１０６または２０６へディスエーブル信号を出力することによりタイマ１０６または２０６が動作しないようにすることも第１の実施例同様に可能である。さらに、クロックジェネレータ２０４内に設けられている１／ｎカウンタ１４０についても第１の実施例と同様である。
【００１１】
この発明の第３の実施例に係る半導体集積回路装置を図３に示す。以下、この発明の第３の実施例を図３を参照しつつ説明する。なお、図３において図１および図２と同一部分には同一符号を付してその説明を省略する。
この発明の第３の実施例の半導体集積回路装置３０１は、ＣＰＵ１０２、クロックジェネレータ３０４、タイマ１０６、タイムベースカウンタ３６０、同期式シリアル１２４およびクロック停止モジュール３３０、３３１とから構成される。クロックジェネレータ３０４から出力される第１のクロック信号１５０は、３０ＭＨｚの周波数を有しており、ＣＰＵ１０２に供給される。クロックジェネレータ３０４から出力される第２のクロック信号３５０は、３０ＭＨｚの周波数を有しており、クロック停止モジュール３３０を介してタイムベースカウンタ３６０に供給される。タイムベースカウンタ３６０は受け取った第２のクロック信号３５０を分周して、１５ＭＨｚの第３ののクロック信号３５１、７．５ＭＨｚの第４のクロック信号３５２、３．７５ＭＨｚの第５のクロック信号３５３を出力する。第３〜第５のクロック信号３５１、３５２、３５３はいずれも同期式シリアル１２４のクロックセレクタ１２２に供給される。また、第４のクロック信号３５２は、クロック停止モジュール３３１を介してタイマ１０６に供給される。
【００１２】
次に、図３を用いて第３の実施例の動作について説明する。
半導体集積回路装置３０１が周辺機器１０１１と通信を行う手順は次のようになる。まず、第１の実施例と同様に第１のクロック信号１５０の周波数が３０ＭＨｚに決定される。次に、ＣＰＵ１０２によりタイマ値設定レジスタ１０７の値が設定され、所定の周波数のクロック信号１５３がボーレートクロック生成回路１２１から出力される。上述したように、ボーレートクロック生成回路１２１は０〜１．８７５ＭＨｚのクロック信号１５３を出力することが可能である。
ＣＰＵ１０２はクロックセレクタ１２２を切り替える信号を出力する。この信号に応答して、クロックセレクタ１２２は、タイマ１０６から出力されるクロック信号１５３またはタイムベースカウンタ３６０から出力される第３〜第５のクロック信号３５１〜３５３のいずれか一つを選択する。同期式シリアル１２４においては、クロックセレクタ１２２によって選択されたクロック信号の周波数の速度で、送受信回路１２５が外部端子１００１経由して、外部周辺機器１０１１と通信を行う。
【００１３】
周辺機器１０１１が１．８７５ＭＨｚ以下のクロック信号で動作する機器の場合、タイマ１０６から出力されるクロック信号１５３が必要となる。したがって、クロック停止モジュール３３１は、第４のクロック信号３５２をタイマに供給する。したがって、タイマ１０６は動作する。
一方、周辺機器１０１１が３．７５ＭＨｚ、７．５ＭＨｚまたは１５ＭＨｚのクロック信号で動作する機器の場合、タイマ１０６から出力されるクロック信号１５３は不必要である。したがって、クロック停止モジュール３３０は、第４のクロック信号３５２の出力を停止するため、タイマ１０６はその動作を停止させることになる。一方、クロックセレクタ１２２はＣＰＵ１０２からの信号に応答して第３〜第５の信号３５１〜３５３のいずれかを選択する。
タイムベースカウンタ３６０は、単にクロックを分周する回路であるため、第１の実施例で説明した１／ｎカウンタ１４０と同様にその消費電力は極めて小さい。具体的には、タイマ１０６の消費電力と比較すると約１／１００程度である。したがって、周辺機器１０１１が３．７５ＭＨｚ、７．５ＭＨｚまたは１５ＭＨｚのクロック信号で動作する機器の場合、周辺機器１０１１が０〜１．８７５ＭＨｚのクロック信号で動作する機器の場合に比べてより低消費電力で動作が可能となる。
第３の実施例におけるタイマ１０６は、第１の実施例と同様に最初から不要な回路であるが、半導体集積回路３０１はあらゆる周辺機器に対応できるよう設計されているため必要である。また、第３の実施例は第１の実施例同様に選択的ディスエーブルとは異なる。
【００１４】
この発明の第４の実施例に係る半導体集積回路装置を図４に示す。以下、この発明の第４の実施例を図４を参照しつつ説明する。なお、図４において図１〜図３と同一部分には同一符号を付してその説明を省略する。
この発明の第４の実施例の半導体集積回路装置４０１は、ＣＰＵ１０２、クロックジェネレータ４０４、第１のタイマ１０６、第２のタイマ２０６、タイムベースカウンタ３６０、同期式シリアル１２４およびクロック停止モジュール４３０、３３１とから構成される。第４の実施例の半導体集積回路装置４０１は、第１〜だい３の実施例の半導体集積回路装置を組み合わせたものである。
クロックジェネレータ４０４から出力される第１〜第４のクロック信号１５０、２５２、３５０、４５０は、いずれも３０ＭＨｚの周波数を有している。第１のクロック信号１５０は直接ＣＰＵ１０２に供給され、第２〜第４のクロック信号２５２、３５０、４５０は、クロック停止モジュール４３０を介してそれぞれ第２のタイマ２０６、タイムベースカウンタ３６０およびクロックセレクタ１２２に供給される。第２のクロック信号２５２は、第２の実施例と同様に第２のタイマ２０６に供給され、第２のタイマからは１．８７５ＭＨｚ〜１５ＭＨｚのクロック信号２５３がクロックセレクタ１２２に出力される。第３のクロック信号３５０は、第３の実施例と同様にタイムベースカウンタ３６０へ供給され、第１のタイマ１０６を介して０〜１．８７５ＭＨｚのクロック信号１５３、３．７５ＭＨｚのクロック信号３５１、７．５ＭＨｚのクロック信号３５２および１５ＭＨｚのクロック信号３５３がクロックセレクタ１２２に供給される。第４のクロック信号４５０は、第１の実施例と同様に直接クロックセレクタ１２２に供給される。
【００１５】
次に、図４を用いて第４の実施例の動作について説明する。
半導体集積回路装置４０１が周辺機器１０１１と通信を行う手順は次のようになる。まず、第１の実施例と同様に第１のクロック信号１５０の周波数が３０ＭＨｚに決定される。次に、第２の実施例と同様にＣＰＵ１０２によりタイマ値設定レジスタ１０７、２０７の値が設定され、所定の周波数のクロック信号１５３、２５３がボーレートクロック生成回路１２１、２２１から出力される。上述したように、ボーレートクロック生成回路１２１は０〜１．８７５ＭＨｚのクロック信号１５３を出力することがボーレートクロック生成回路２２１は１．８７５〜１５ＭＨｚのクロック信号１５３を出力することが可能である。
ＣＰＵ１０２はクロックセレクタ１２２を切り替える信号を出力する。この信号に応答して、クロックセレクタ１２２は所望のクロック信号としてクロック信号１５３、２５３、３５１、３５２、３５３または４５０の中から一つを選択する。同期式シリアル１２４においては、クロックセレクタ１２２によって選択されたクロック信号の周波数の速度で、送受信回路１２５が外部端子１００１経由して、外部周辺機器１０１１と通信を行う。
【００１６】
一方、周辺機器１０１１が３．７５ＭＨｚ、７．５ＭＨｚ、１５ＭＨｚまたは３０ＭＨｚのクロック信号で動作する機器の場合、タイマ１０６、２０６から出力されるクロック信号１５３、２５３は不必要である。したがって、クロック停止モジュール４３０は、第２のクロック信号２５２の出力を停止するとともに、クロック停止モジュール３３１は、クロック信号３５２の出力を停止するため、タイマ１０６、２０６はその動作を停止させることになる。一方、クロックセレクタ１２２はＣＰＵ１０２からの信号に応答してクロック信号３５１〜３５３および４５０のいずれかを選択する。
タイムベースカウンタ３６０は、単にクロックを分周する回路であるため、第１の実施例で説明した１／ｎカウンタ１４０と同様にその消費電力は極めて小さい。具体的には、タイマ１０６の消費電力と比較すると約１／１００程度である。したがって、周辺機器１０１１が３．７５ＭＨｚ、７．５ＭＨｚまたは１５ＭＨｚのクロック信号で動作する機器の場合、周辺機器１０１１が０〜１．８７５ＭＨｚのクロック信号で動作する機器の場合に比べてより低消費電力で動作が可能となる。
また、周辺機器が１５ＭＨｚ以下の任意の周波数のクロック信号を必要とする場合は第２の実施例と同じ状況になるのでその説明は省略する。
第４の実施例におけるタイマ１０６、２０６は、最初から不要な回路になる可能性があるが、半導体集積回路３０１はあらゆる周辺機器に対応できるよう設計されているため必要である。また、第４の実施例は第１の実施例同様に選択的ディスエーブルとは異なる。
【００１７】
【発明の効果】
以上詳細に説明したように、この発明の半導体集積回路装置によれば、半導体集積回路に接続される周辺機器を動作させるクロック信号の周波数に応じてクロックジェネレータからの信号を適切なルートを経て出力するようにしたため、低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例に係る半導体集積回路装置のブロック図
【図２】この発明の第２の実施例に係る半導体集積回路装置のブロック図
【図３】この発明の第３の実施例に係る半導体集積回路装置のブロック図
【図４】この発明の第４の実施例に係る半導体集積回路装置のブロック図
【符号の説明】
１０１ 半導体装置
１０２ ＣＰＵ
１０４ クロックジェネレータ
１０６ タイマ
１２４ 同期式シリアル
１３０ クロック停止モジュール
１５０、１５１、１５２、１５３ クロック信号
１０１１ 周辺機器
Claims (12)
- 所定の周波数の第１のクロック信号で動作する周辺機器をその外部に接続する半導体集積回路装置において、
前記第１のクロック信号の周波数に関する情報を有するＣＰＵと、
このＣＰＵを動作させる第２のクロック信号を生成すると共に、この第２のクロック信号を分周した複数の第３のクロック信号を出力するクロックジェネレータと、
このクロックジェネレータから第３のクロック信号を受け取り、前記ＣＰＵの前記情報に基づいて第３のクロック信号のうち一つのみを選択的に出力するクロック停止部と、
このクロック停止部から第３のクロック信号のうちの一つを受け取った場合のみ動作し、受け取ったクロック信号の周波数を変換して出力するタイマと、
このタイマから出力されたクロック信号と、前記クロックジェネレータから出力された第３のクロック信号の他の一つを受け取り、前記ＣＰＵからの前記情報に基づいて受け取ったクロック信号のうちの一つを前記周辺機器に供給する同期式シリアルとを有する半導体集積回路装置。 - 前記クロックジェネレータは、１／ｎカウンタを有する請求項１記載の半導体集積回路装置。
- 前記同期式シリアルは、クロックセレクタを有する請求項１記載の半導体集積回路装置。
- 前記タイマは、前記ＣＰＵからの前記情報に基づいてディスエーブル信号を受けとり、このディスエーブル信号によって非動作状態になる請求項１記載の半導体集積回路装置。
- 所定の周波数の第１のクロック信号で動作する周辺機器をその外部に接続する半導体集積回路装置において、
前記第１のクロック信号の周波数に関する情報を有するＣＰＵと、
このＣＰＵを動作させる第２のクロック信号を生成すると共に、この第２のクロック信号を分周した複数の第３のクロック信号を出力するクロックジェネレータと、
このクロックジェネレータから第３のクロック信号を受け取り、前記ＣＰＵの前記情報に基づいて第３のクロック信号のうち一つのみを選択的に出力するクロック停止部と、
このクロック停止部から第３のクロック信号のうちの一つを受け取った場合のみ動作し、受け取ったクロック信号の周波数を変換して出力する第１及び第２のタイマと、
この第１及び第２のタイマから出力されたそれぞれのクロック信号を受け取り、前記ＣＰＵからの前記情報に基づいて受け取ったクロック信号のうちの一つを前記周辺機器に供給する同期式シリアルとを有する半導体集積回路装置。 - 前記クロックジェネレータは、１／ｎカウンタを有する請求項５記載の半導体集積回路装置。
- 前記同期式シリアルは、クロックセレクタを有する請求項５記載の半導体集積回路装置。
- 前記第１及び第２のタイマは、前記ＣＰＵからの前記情報に基づいてそれぞれ第１及び第２のディスエーブル信号を受けとり、この第１及び第２のディスエーブル信号によって前記第１及び第２のタイマが非動作状態になる請求項５記載の半導体集積回路装置。
- 所定の周波数の第１のクロック信号で動作する周辺機器をその外部に接続する半導体集積回路装置において、
前記第１のクロック信号の周波数に関する情報を有するＣＰＵと、
このＣＰＵを動作させる第２のクロック信号を生成し、出力するクロックジェネレータと、
このクロックジェネレータから第２のクロック信号を受け取り、第２のクロック信号を分周して複数の第３のクロック信号として出力する分周回路と、
この分周回路から第３のクロック信号のうちの一つを受け取り、前記ＣＰＵの前記情報に基づいて受け取ったクロック信号を出力するクロック停止部と
このクロック停止部から前記第３のクロック信号のうちの一つを受け取った場合のみ動作し、受け取ったクロック信号の周波数を変換して出力するタイマと、
このタイマから出力されたクロック信号および前記分周回路から第３のクロック信号を受け取り、前記ＣＰＵからの前記情報に基づいて受け取ったクロック信号のうちの一つを前記周辺機器に供給する同期式シリアルとを有する半導体集積回路装置。 - 前記同期式シリアルは、クロックセレクタを有する請求項９記載の半導体集積回路装置。
- 前記タイマは、前記ＣＰＵからの前記情報に基づいてディスエーブル信号を受けとり、このディスエーブル信号によって前記のタイマが非動作状態になる請求項９記載の半導体集積回路装置。
- 前記クロックジェネレータから第２のクロック信号を受け取り、前記ＣＰＵの前記情報に基づいて受け取ったクロック信号を出力する他のクロック停止部と、
この他のクロック停止部から前記第２のクロック信号のうちの一つを受け取った場合のみ動作し、受け取ったクロック信号の周波数を変換して出力する他のタイマとをさらに有し、
前記同期式シリアルは、前記タイマから出力されたクロック信号、前記他のタイマから出力されたクロック信号、前記他のクロック停止部から受け取った前記第２のクロック信号および前記分周回路から第３のクロック信号を受け取り、前記ＣＰＵからの前記情報に基づいて受け取ったクロック信号のうちの一つを前記周辺回路に供給する請求項９記載の半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251073A JP3602115B2 (ja) | 2002-08-29 | 2002-08-29 | 半導体集積回路装置 |
| US10/647,307 US7065667B2 (en) | 2002-08-29 | 2003-08-26 | Integrated circuit device to generate a clock of a suitable frequency for operating a peripheral device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251073A JP3602115B2 (ja) | 2002-08-29 | 2002-08-29 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004094325A JP2004094325A (ja) | 2004-03-25 |
| JP3602115B2 true JP3602115B2 (ja) | 2004-12-15 |
Family
ID=31972662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002251073A Expired - Fee Related JP3602115B2 (ja) | 2002-08-29 | 2002-08-29 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7065667B2 (ja) |
| JP (1) | JP3602115B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1610336A1 (en) | 2004-06-18 | 2005-12-28 | Dialog Semiconductor GmbH | Smart memory read out for power saving |
| KR100711718B1 (ko) | 2005-07-19 | 2007-04-25 | 엘지전자 주식회사 | 보드 내 동기식 직렬 데이터 버스 장치 및 그 전송 방법 |
| US9612893B2 (en) | 2015-05-11 | 2017-04-04 | Silicon Laboratories Inc. | Peripheral watchdog timer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08221151A (ja) * | 1995-02-13 | 1996-08-30 | Matsushita Electric Ind Co Ltd | クロック供給装置 |
| JPH10232853A (ja) * | 1997-02-18 | 1998-09-02 | Toshiba Corp | シリアルデータ転送回路 |
| JP2000242358A (ja) * | 1999-02-17 | 2000-09-08 | Ando Electric Co Ltd | タイミング信号発生回路 |
| JP2001325244A (ja) | 2000-05-16 | 2001-11-22 | Seiko Epson Corp | 半導体装置、マイクロコンピュータ及び電子機器 |
-
2002
- 2002-08-29 JP JP2002251073A patent/JP3602115B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-26 US US10/647,307 patent/US7065667B2/en active Active - Reinstated
Also Published As
| Publication number | Publication date |
|---|---|
| US7065667B2 (en) | 2006-06-20 |
| JP2004094325A (ja) | 2004-03-25 |
| US20040044921A1 (en) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1451666B1 (en) | Glitch free clock selection switch | |
| US7000140B2 (en) | Data processor and data processing system | |
| KR960015134A (ko) | 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기 | |
| WO2008039704A1 (en) | Reference clock out feature on a digital device peripheral function pin | |
| JP3964389B2 (ja) | エネルギー制御された電子回路 | |
| JP3602115B2 (ja) | 半導体集積回路装置 | |
| JP4624928B2 (ja) | 半導体集積回路装置 | |
| KR100580179B1 (ko) | 동시 변경 출력을 감소시키기 위한 방법 및 집적 회로 장치 | |
| JP2002091608A (ja) | クロック供給装置、及びクロック供給方法 | |
| KR101667852B1 (ko) | 슬립 모드를 갖는 전자 회로 | |
| KR101481162B1 (ko) | Ｃｐｕ 및 메모리의 클럭 주파수 동기화 방법 및 이를이용한 장치 | |
| JP4606567B2 (ja) | 半導体集積装置 | |
| JPH06350415A (ja) | モジュールクロック信号発生回路とエレクトロニクスシステム | |
| JP3654153B2 (ja) | クロック信号発生装置及びマイクロコンピュータ | |
| JP2003256068A (ja) | クロック制御システム | |
| US6674315B2 (en) | Clock signal generation device | |
| JPH11143574A (ja) | クロック発生回路およびクロック発生方法 | |
| KR100560565B1 (ko) | 전전자교환기의 ｉｐｃ 블록내에서 버스점유 및 데이터송신을 제어하는 장치 및 방법 | |
| JPH11305887A (ja) | マイクロコントローラの制御方法及びマイクロコントローラ | |
| JPH08106337A (ja) | 半導体集積回路装置 | |
| CN111092618A (zh) | 片上系统调频设备的频率调整方法及装置 | |
| JP2009238119A (ja) | メインボード用電力管理方法及びシステム | |
| JP2001156258A (ja) | 半導体集積回路 | |
| JP2006209282A (ja) | 半導体集積回路 | |
| JP2005141629A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040212 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040921 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3602115 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |