JP2000242358A - タイミング信号発生回路 - Google Patents
タイミング信号発生回路Info
- Publication number
- JP2000242358A JP2000242358A JP11039244A JP3924499A JP2000242358A JP 2000242358 A JP2000242358 A JP 2000242358A JP 11039244 A JP11039244 A JP 11039244A JP 3924499 A JP3924499 A JP 3924499A JP 2000242358 A JP2000242358 A JP 2000242358A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- counter
- timing signal
- timing
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 カウンタのビット数を増やすことなく、小回
路規模で広範囲のタイミング設定を可能とするタイミン
グ信号発生回路を提供する。 【解決手段】 基準クロックに基づいて複数種の周波数
のクロックを生成する基準信号分周回路１８と、基準信
号分周回路により生成される複数種の周波数のクロック
のうちの一のクロックを選択して出力するセレクタ２０
とを有し、制御回路２２はカウンタ１２の計数動作開始
時点からタイミング信号を出力する時点までの時間に応
じて前記複数種の周波数のクロックのうちのいずれか一
のクロックを選択し、かつカウンタの計数値を設定する
ようにセレクタ及びカウンタを制御する。
路規模で広範囲のタイミング設定を可能とするタイミン
グ信号発生回路を提供する。 【解決手段】 基準クロックに基づいて複数種の周波数
のクロックを生成する基準信号分周回路１８と、基準信
号分周回路により生成される複数種の周波数のクロック
のうちの一のクロックを選択して出力するセレクタ２０
とを有し、制御回路２２はカウンタ１２の計数動作開始
時点からタイミング信号を出力する時点までの時間に応
じて前記複数種の周波数のクロックのうちのいずれか一
のクロックを選択し、かつカウンタの計数値を設定する
ようにセレクタ及びカウンタを制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣテスタ等の半
導体試験装置に使用するに好適なタイミング信号発生回
路に係り、特にカウンタのビット数を増やすことなく、
小回路規模にて広範囲のタイミング設定を可能にするタ
イミング信号発生回路に関する。
導体試験装置に使用するに好適なタイミング信号発生回
路に係り、特にカウンタのビット数を増やすことなく、
小回路規模にて広範囲のタイミング設定を可能にするタ
イミング信号発生回路に関する。
【０００２】
【従来の技術】従来のタイミング信号発生回路の構成を
図３に示す。同図において、タイミング信号発生回路
は、一定周波数のクロックを出力する基準発振器１０
と、クロックを計数しタイミング信号を出力するカウン
タ１２と、カウンタ１２から出力されるタイミング信号
の出力タイミングを決定するための基準信号であるテス
トピリオド信号を出力するテストピリオド信号発生回路
１４と、制御回路１６とを有している。
図３に示す。同図において、タイミング信号発生回路
は、一定周波数のクロックを出力する基準発振器１０
と、クロックを計数しタイミング信号を出力するカウン
タ１２と、カウンタ１２から出力されるタイミング信号
の出力タイミングを決定するための基準信号であるテス
トピリオド信号を出力するテストピリオド信号発生回路
１４と、制御回路１６とを有している。
【０００３】上記構成においてテストピリオド信号発生
回路１４は、基準発振器１０からの基準クロック１Ａ
と、制御回路１６から出力されるテストピリオド値５Ａ
により設定されるテストピリオド値に従ってテストピリ
オド信号４Ａを出力する。また、出力されたテストピリ
オド信号４Ａに基づいて、カウンタ１２は、計数動作を
開始し、制御回路１６から出力されるカウンタ設定信号
５Ｂにより設定される計数値に従って計数動作を行う。
そしてカウンタ１２の計数内容が設定された計数値に達
した時点で、カウンタ１２はタイミング信号出力端子５
０からタイミング信号６Ａを出力する。
回路１４は、基準発振器１０からの基準クロック１Ａ
と、制御回路１６から出力されるテストピリオド値５Ａ
により設定されるテストピリオド値に従ってテストピリ
オド信号４Ａを出力する。また、出力されたテストピリ
オド信号４Ａに基づいて、カウンタ１２は、計数動作を
開始し、制御回路１６から出力されるカウンタ設定信号
５Ｂにより設定される計数値に従って計数動作を行う。
そしてカウンタ１２の計数内容が設定された計数値に達
した時点で、カウンタ１２はタイミング信号出力端子５
０からタイミング信号６Ａを出力する。
【０００４】
【発明が解決しようとする課題】上述した従来のタイミ
ング信号発生回路では、基準発振器１０から出力される
一定周波数の基準クロック１Ａをカウンタ１２で計数す
ることによりタイミング信号を生成するように動作させ
ていた。このために従来のタイミング信号発生回路で
は、タイミング設定範囲を広げようとした場合にカウン
タのビット数を増やす必要が有り、回路規模の増大を招
くという問題が有った。
ング信号発生回路では、基準発振器１０から出力される
一定周波数の基準クロック１Ａをカウンタ１２で計数す
ることによりタイミング信号を生成するように動作させ
ていた。このために従来のタイミング信号発生回路で
は、タイミング設定範囲を広げようとした場合にカウン
タのビット数を増やす必要が有り、回路規模の増大を招
くという問題が有った。
【０００５】本発明はこのような事情に鑑みてなされた
ものであり、カウンタのビット数を増やすことなく、小
回路規模で広範囲のタイミング設定を可能とするタイミ
ング信号発生回路を提供することを目的とする。
ものであり、カウンタのビット数を増やすことなく、小
回路規模で広範囲のタイミング設定を可能とするタイミ
ング信号発生回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
請求項１に記載の発明は、一定周波数の基準クロックを
出力する基準発振器と、前記基準クロックを計数し設定
された計数値に達した時点でタイミング信号を出力する
カウンタと、前記カウンタの計数値の設定及び計数動作
開始時のタイミングの設定を行う制御手段とを有するタ
イミング信号発生回路において、前記基準クロックに基
づいて複数種の周波数のクロックを生成するクロック信
号生成手段と、前記クロック信号生成手段により生成さ
れる複数種の周波数のクロックのうちの一の周波数のク
ロックを選択して出力するクロック選択手段とを有し、
前記制御手段は、前記カウンタの計数動作開始時点から
タイミング信号を出力する時点までの時間に応じて前記
複数種の周波数のクロックのうちのいずれか一のクロッ
クを選択し、かつ前記カウンタの計数値を設定するよう
に前記クロック選択手段及びカウンタを制御することを
特徴とする。
請求項１に記載の発明は、一定周波数の基準クロックを
出力する基準発振器と、前記基準クロックを計数し設定
された計数値に達した時点でタイミング信号を出力する
カウンタと、前記カウンタの計数値の設定及び計数動作
開始時のタイミングの設定を行う制御手段とを有するタ
イミング信号発生回路において、前記基準クロックに基
づいて複数種の周波数のクロックを生成するクロック信
号生成手段と、前記クロック信号生成手段により生成さ
れる複数種の周波数のクロックのうちの一の周波数のク
ロックを選択して出力するクロック選択手段とを有し、
前記制御手段は、前記カウンタの計数動作開始時点から
タイミング信号を出力する時点までの時間に応じて前記
複数種の周波数のクロックのうちのいずれか一のクロッ
クを選択し、かつ前記カウンタの計数値を設定するよう
に前記クロック選択手段及びカウンタを制御することを
特徴とする。
【０００７】また請求項２に記載の発明は、請求項１に
記載のタイミング信号発生回路において、前記クロック
信号生成手段は、前記基準発振器より出力される基準ク
ロックを異なる分周比で分周する複数の分周器を有し、
該複数の各分周器より異なる周波数のクロックを出力す
ることを特徴とする。
記載のタイミング信号発生回路において、前記クロック
信号生成手段は、前記基準発振器より出力される基準ク
ロックを異なる分周比で分周する複数の分周器を有し、
該複数の各分周器より異なる周波数のクロックを出力す
ることを特徴とする。
【０００８】請求項１，２に記載の発明によれば、一定
周波数の基準クロックを出力する基準発振器と、前記基
準クロックを計数し設定された計数値に達した時点でタ
イミング信号を出力するカウンタと、前記カウンタの計
数値の設定及び計数動作開始時のタイミングの設定を行
う制御手段とを有するタイミング信号発生回路におい
て、前記基準クロックに基づいて複数種の周波数のクロ
ックを生成するクロック信号生成手段と、前記クロック
信号生成手段により生成される複数種の周波数のクロッ
クのうちの一の周波数のクロックを選択して出力するク
ロック選択手段とを有し、前記制御手段は、前記カウン
タの計数動作開始時点からタイミング信号を出力する時
点までの時間に応じて前記複数種の周波数のクロックの
うちのいずれか一のクロックを選択し、かつ前記カウン
タの計数値を設定するように前記クロック選択手段及び
カウンタを制御するようにしたので、カウンタのビット
数を増やすことなく、小回路規模で広範囲のタイミング
設定が可能となる。
周波数の基準クロックを出力する基準発振器と、前記基
準クロックを計数し設定された計数値に達した時点でタ
イミング信号を出力するカウンタと、前記カウンタの計
数値の設定及び計数動作開始時のタイミングの設定を行
う制御手段とを有するタイミング信号発生回路におい
て、前記基準クロックに基づいて複数種の周波数のクロ
ックを生成するクロック信号生成手段と、前記クロック
信号生成手段により生成される複数種の周波数のクロッ
クのうちの一の周波数のクロックを選択して出力するク
ロック選択手段とを有し、前記制御手段は、前記カウン
タの計数動作開始時点からタイミング信号を出力する時
点までの時間に応じて前記複数種の周波数のクロックの
うちのいずれか一のクロックを選択し、かつ前記カウン
タの計数値を設定するように前記クロック選択手段及び
カウンタを制御するようにしたので、カウンタのビット
数を増やすことなく、小回路規模で広範囲のタイミング
設定が可能となる。
【０００９】
【発明の実施の形態】本発明の実施の形態を図面を参照
して詳細に説明する。本発明の実施の形態に係るタイミ
ング信号発生回路の構成を図１に示す。同図において、
タイミング信号発生回路は、一定周波数の基準クロック
を出力する基準発振器１０と、クロックを計数しタイミ
ング信号を出力するカウンタ１２と、カウンタ１２から
出力されるタイミング信号の出力タイミングを決定する
ための基準信号であるテストピリオド信号を出力するテ
ストピリオド信号発生回路１４と、基準発振器１０より
出力される基準クロックに基づいて複数種の周波数のク
ロックを生成するクロック信号生成手段としての基準信
号分周回路１８と、基準信号分周回路１８より生成され
る複数種の周波数のクロックのうちの一の周波数のクロ
ックを選択的に出力するクロック選択手段としてのセレ
クタ２０と、制御手段としての制御回路２２とを有して
いる。
して詳細に説明する。本発明の実施の形態に係るタイミ
ング信号発生回路の構成を図１に示す。同図において、
タイミング信号発生回路は、一定周波数の基準クロック
を出力する基準発振器１０と、クロックを計数しタイミ
ング信号を出力するカウンタ１２と、カウンタ１２から
出力されるタイミング信号の出力タイミングを決定する
ための基準信号であるテストピリオド信号を出力するテ
ストピリオド信号発生回路１４と、基準発振器１０より
出力される基準クロックに基づいて複数種の周波数のク
ロックを生成するクロック信号生成手段としての基準信
号分周回路１８と、基準信号分周回路１８より生成され
る複数種の周波数のクロックのうちの一の周波数のクロ
ックを選択的に出力するクロック選択手段としてのセレ
クタ２０と、制御手段としての制御回路２２とを有して
いる。
【００１０】前記基準信号分周回路１８は、基準クロッ
クを異なる分周比で分周する複数の分周器１８Ａ，１８
Ｂ，…を有し、該複数の各分周器より異なる周波数のク
ロックを出力する。本実施の形態では分周器１８Ａ，１
８Ｂ，…の分周比は２，４，…である。
クを異なる分周比で分周する複数の分周器１８Ａ，１８
Ｂ，…を有し、該複数の各分周器より異なる周波数のク
ロックを出力する。本実施の形態では分周器１８Ａ，１
８Ｂ，…の分周比は２，４，…である。
【００１１】制御回路２２は、カウンタ１２の計数動作
開始時のタイミングの設定、すなわちカウンタの起動を
行うと共に、カウンタ１２の計数動作開始時点からタイ
ミング信号を出力する時点までの時間に応じて基準信号
分周回路１８より出力される複数種の周波数のクロック
のうちのいずれか一のクロックを選択し、かつカウンタ
１２の計数値を設定するようにセレクタ２０及びカウン
タ１２を制御する。
開始時のタイミングの設定、すなわちカウンタの起動を
行うと共に、カウンタ１２の計数動作開始時点からタイ
ミング信号を出力する時点までの時間に応じて基準信号
分周回路１８より出力される複数種の周波数のクロック
のうちのいずれか一のクロックを選択し、かつカウンタ
１２の計数値を設定するようにセレクタ２０及びカウン
タ１２を制御する。
【００１２】上記構成において、基準発振器１０より出
力される一定周波数の基準クロックは、基準信号分周回
路１８により複数の分周比で分周され、複数種の異なる
周波数のクロックが生成される。
力される一定周波数の基準クロックは、基準信号分周回
路１８により複数の分周比で分周され、複数種の異なる
周波数のクロックが生成される。
【００１３】一方、テストピリオド信号発生回路１４
は、制御回路２２から設定されるテストピリオド値５Ａ
に従って、基準発振器１０から出力される基準クロック
１Ａに同期してテストピリオド信号４Ａを生成し、カウ
ンタ１２に出力する。カウンタ１２は、入力されたテス
トピリオド信号４Ａの出力タイミングをタイミング信号
の出力タイミングの起算時点の基準として、計数動作を
開始し、その計数内容が制御回路２２から出力される計
数値設定信号５Ｂにより設定される計数値に達するまで
計数し、計数動作終了時点にタイミング信号６Ａをタイ
ミング信号出力端子５０より出力する。テストピリオド
信号４Ａはカウンタ１２の起動信号として機能する。
は、制御回路２２から設定されるテストピリオド値５Ａ
に従って、基準発振器１０から出力される基準クロック
１Ａに同期してテストピリオド信号４Ａを生成し、カウ
ンタ１２に出力する。カウンタ１２は、入力されたテス
トピリオド信号４Ａの出力タイミングをタイミング信号
の出力タイミングの起算時点の基準として、計数動作を
開始し、その計数内容が制御回路２２から出力される計
数値設定信号５Ｂにより設定される計数値に達するまで
計数し、計数動作終了時点にタイミング信号６Ａをタイ
ミング信号出力端子５０より出力する。テストピリオド
信号４Ａはカウンタ１２の起動信号として機能する。
【００１４】上述したように基準発振器１０から一定周
波数の基準クロック１Ａが生成され、基準クロック１Ａ
から基準信号分周回路１８により複数の分周クロックが
作られる。図中２Ａは一分周クロックであり、このクロ
ックは、基準発振器１０から出力される基準クロック１
Ａと同一周波数である。図中２Ｂは二分周クロックであ
り、一分周クロック２Ａの２倍の周期のクロックであ
る。同様に図中２Ｃは四分周クロックであり、二分周ク
ロックの２倍の周期のクロックである。以上のように基
準信号分周回路１８により複数の異なる周波数のクロッ
クが生成されるが、これら複数の異なる周波数のクロッ
クのうちどの周波数のクロックを選択するかを、制御回
路２２から出力されるセレクト信号５Ｃによって制御さ
れるセレクタ２０により行われる。
波数の基準クロック１Ａが生成され、基準クロック１Ａ
から基準信号分周回路１８により複数の分周クロックが
作られる。図中２Ａは一分周クロックであり、このクロ
ックは、基準発振器１０から出力される基準クロック１
Ａと同一周波数である。図中２Ｂは二分周クロックであ
り、一分周クロック２Ａの２倍の周期のクロックであ
る。同様に図中２Ｃは四分周クロックであり、二分周ク
ロックの２倍の周期のクロックである。以上のように基
準信号分周回路１８により複数の異なる周波数のクロッ
クが生成されるが、これら複数の異なる周波数のクロッ
クのうちどの周波数のクロックを選択するかを、制御回
路２２から出力されるセレクト信号５Ｃによって制御さ
れるセレクタ２０により行われる。
【００１５】セレクタ２０によるクロックの選択と、ク
ロック３Ａを計数動作するカウンタ１２の計数値５Ｂの
設定は、制御回路２２によって最適となるように行われ
る。
ロック３Ａを計数動作するカウンタ１２の計数値５Ｂの
設定は、制御回路２２によって最適となるように行われ
る。
【００１６】次に図１に示すタイミング信号発生回路の
具体的動作を図２の波形図を参照して説明する。基準発
振器１０の基準クロック１Ａの周波数が５００ＭＨｚで
あり、カウンタ１２がテストピリオド信号４Ａの出力時
点ｔ0から１６ｎｓ後のｔｉ時点にタイミング信号を出
力すると想定すると、基準信号分周回路１８から出力さ
れる一分周クロック２Ａは５００ＭＨｚ、二分周クロッ
クは２５０ＭＨｚ、四分周クロックは１２５ＭＨｚとな
り、それら複数の異なる周波数のクロックのうちの特定
のクロックの選択と、カウンタ１２への計数値の設定は
制御回路２２により行われるが、本実施の形態では３通
りの選択が考えられる。
具体的動作を図２の波形図を参照して説明する。基準発
振器１０の基準クロック１Ａの周波数が５００ＭＨｚで
あり、カウンタ１２がテストピリオド信号４Ａの出力時
点ｔ0から１６ｎｓ後のｔｉ時点にタイミング信号を出
力すると想定すると、基準信号分周回路１８から出力さ
れる一分周クロック２Ａは５００ＭＨｚ、二分周クロッ
クは２５０ＭＨｚ、四分周クロックは１２５ＭＨｚとな
り、それら複数の異なる周波数のクロックのうちの特定
のクロックの選択と、カウンタ１２への計数値の設定は
制御回路２２により行われるが、本実施の形態では３通
りの選択が考えられる。
【００１７】第１は、一分周クロック２Ａを使用した場
合である。一分周クロック２Ａは５００ＭＨｚであり、
クロックピリオドは２ｎｓである。セレクタ２０のセレ
クト信号５Ｃにより一分周クロック２Ａを選択した制御
回路２２は同時にカウンタ１２へ計数値を設定するため
のカウンタ設定信号５Ｂを、”８カウント”として設定
する。これにより、カウンタ１２は、２ｎｓピリオドク
ロックで８カウントし、テストピリオド信号４Ａの出力
時点ｔ0から１６ｎｓ後のｔｉ時点にタイミング信号６
Ａを出力する。
合である。一分周クロック２Ａは５００ＭＨｚであり、
クロックピリオドは２ｎｓである。セレクタ２０のセレ
クト信号５Ｃにより一分周クロック２Ａを選択した制御
回路２２は同時にカウンタ１２へ計数値を設定するため
のカウンタ設定信号５Ｂを、”８カウント”として設定
する。これにより、カウンタ１２は、２ｎｓピリオドク
ロックで８カウントし、テストピリオド信号４Ａの出力
時点ｔ0から１６ｎｓ後のｔｉ時点にタイミング信号６
Ａを出力する。
【００１８】第２は、二分周クロック２Ｂを使用した場
合である。二分周クロック２Ｂは２５０ＭＨｚであり、
クロックピリオドは４ｎｓである。セレクタ２０のセレ
クト信号５Ｃにより二分周クロック２Ｂを選択した制御
回路２２は同時にカウンタ１２へカウンタ設定信号５Ｂ
を、”４カウント”として設定する。これにより、４ｎ
ｓピリオドクロックで４カウントし、テストピリオド信
号４Ａの出力時点ｔ0から１６ｎｓ後のｔｉ時点にタイ
ミング信号６Ａを出力する。
合である。二分周クロック２Ｂは２５０ＭＨｚであり、
クロックピリオドは４ｎｓである。セレクタ２０のセレ
クト信号５Ｃにより二分周クロック２Ｂを選択した制御
回路２２は同時にカウンタ１２へカウンタ設定信号５Ｂ
を、”４カウント”として設定する。これにより、４ｎ
ｓピリオドクロックで４カウントし、テストピリオド信
号４Ａの出力時点ｔ0から１６ｎｓ後のｔｉ時点にタイ
ミング信号６Ａを出力する。
【００１９】同様に、三つ目は四分周クロック２Ｃを使
用した場合である。四分周クロック２Ｃは１２５ＭＨｚ
でありクロックピリオドは８ｎｓである。セレクタ２０
のセレクト信号５Ｃにより四分周クロック２Ｃを選択し
た制御回路２２は同時にカウンタ１２へカウンタ設定信
号５Ｂを、”２カウント”として設定する。これによ
り、８ｎｓピリオドクロックで２カウントし、テストピ
リオド信号４Ａの出力時点ｔ0から１６ｎｓ後のｔｉ時
点にタイミング信号６Ａを出力する。
用した場合である。四分周クロック２Ｃは１２５ＭＨｚ
でありクロックピリオドは８ｎｓである。セレクタ２０
のセレクト信号５Ｃにより四分周クロック２Ｃを選択し
た制御回路２２は同時にカウンタ１２へカウンタ設定信
号５Ｂを、”２カウント”として設定する。これによ
り、８ｎｓピリオドクロックで２カウントし、テストピ
リオド信号４Ａの出力時点ｔ0から１６ｎｓ後のｔｉ時
点にタイミング信号６Ａを出力する。
【００２０】以上のように、カウンタ１２に入力される
クロック３Ａの選択と、カウンタ１２への計数値の設定
は制御回路２２により設定されるが、設定する計数値
は、タイミング信号６Ａの出力時点により、最適なもの
が選択される。また、セレクタ２０により選択するクロ
ックの周波数が低いほど、タイミング信号６Ａの出力タ
イミングを遅くするように設定することができる。
クロック３Ａの選択と、カウンタ１２への計数値の設定
は制御回路２２により設定されるが、設定する計数値
は、タイミング信号６Ａの出力時点により、最適なもの
が選択される。また、セレクタ２０により選択するクロ
ックの周波数が低いほど、タイミング信号６Ａの出力タ
イミングを遅くするように設定することができる。
【００２１】本実施の形態に係るタイミング信号発生回
路によれば、タイミング信号を発生するためのカウンタ
が計数するクロックを複数の異なる周波数のクロックか
ら適当に選択することにより、カウンタのビット数を増
やすことなく、小回路規模にて広範囲のタイミング設定
が可能となり、半導体試験装置の小型化にも有効とな
る。
路によれば、タイミング信号を発生するためのカウンタ
が計数するクロックを複数の異なる周波数のクロックか
ら適当に選択することにより、カウンタのビット数を増
やすことなく、小回路規模にて広範囲のタイミング設定
が可能となり、半導体試験装置の小型化にも有効とな
る。
【００２２】
【発明の効果】請求項１，２に記載の発明によれば、一
定周波数の基準クロックを出力する基準発振器と、前記
基準クロックを計数し設定された計数値に達した時点で
タイミング信号を出力するカウンタと、前記カウンタの
計数値の設定及び計数動作開始時のタイミングの設定を
行う制御手段とを有するタイミング信号発生回路におい
て、前記基準クロックに基づいて複数種の周波数のクロ
ックを生成するクロック信号生成手段と、前記クロック
信号生成手段により生成される複数種の周波数のクロッ
クのうちの一の周波数のクロックを選択して出力するク
ロック選択手段とを有し、前記制御手段は、前記カウン
タの計数動作開始時点からタイミング信号を出力するま
での時間に応じて前記複数種のクロックのうちのいずれ
かの周波数のクロックを選択し、かつ前記カウンタの計
数値を設定するように前記クロック選択手段及びカウン
タを制御するようにしたので、カウンタのビット数を増
やすことなく、小回路規模で広範囲のタイミング設定が
可能となる。
定周波数の基準クロックを出力する基準発振器と、前記
基準クロックを計数し設定された計数値に達した時点で
タイミング信号を出力するカウンタと、前記カウンタの
計数値の設定及び計数動作開始時のタイミングの設定を
行う制御手段とを有するタイミング信号発生回路におい
て、前記基準クロックに基づいて複数種の周波数のクロ
ックを生成するクロック信号生成手段と、前記クロック
信号生成手段により生成される複数種の周波数のクロッ
クのうちの一の周波数のクロックを選択して出力するク
ロック選択手段とを有し、前記制御手段は、前記カウン
タの計数動作開始時点からタイミング信号を出力するま
での時間に応じて前記複数種のクロックのうちのいずれ
かの周波数のクロックを選択し、かつ前記カウンタの計
数値を設定するように前記クロック選択手段及びカウン
タを制御するようにしたので、カウンタのビット数を増
やすことなく、小回路規模で広範囲のタイミング設定が
可能となる。
【図１】本発明の実施の形態に係るタイミング信号発生
回路の構成を示すブロック図。
回路の構成を示すブロック図。
【図２】図１に示したタイミング信号発生回路の動作を
説明するためのタイミングチャート。
説明するためのタイミングチャート。
【図３】従来のタイミング信号発生回路の構成を示すブ
ロック図。
ロック図。
１０ 基準発振器 １２ カウンタ １４ テストピリオド信号発生回路 １８ 基準信号分周回路（クロック信号生成手段） ２０ セレクタ（クロック選択手段） ２２ 制御回路（制御手段） ５０ タイミング信号出力端子
Claims (2)
- 【請求項１】 一定周波数の基準クロックを出力する基
準発振器と、前記基準クロックを計数し設定された計数
値に達した時点でタイミング信号を出力するカウンタ
と、前記カウンタの計数値の設定及び計数動作開始時の
タイミングの設定を行う制御手段とを有するタイミング
信号発生回路において、 前記基準クロックに基づいて複数種の周波数のクロック
を生成するクロック信号生成手段と、 前記クロック信号生成手段により生成される複数種の周
波数のクロックのうちの一の周波数のクロックを選択し
て出力するクロック選択手段とを有し、 前記制御手段は、前記カウンタの計数動作開始時点から
タイミング信号を出力する時点までの時間に応じて前記
複数種の周波数のクロックのうちのいずれか一のクロッ
クを選択し、かつ前記カウンタの計数値を設定するよう
に前記クロック選択手段及びカウンタを制御することを
特徴とするタイミング信号発生回路。 - 【請求項２】 前記クロック信号生成手段は、前記基準
発振器より出力される基準クロックを異なる分周比で分
周する複数の分周器を有し、該複数の各分周器より異な
る周波数のクロックを出力することを特徴とする請求項
１に記載のタイミング信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11039244A JP2000242358A (ja) | 1999-02-17 | 1999-02-17 | タイミング信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11039244A JP2000242358A (ja) | 1999-02-17 | 1999-02-17 | タイミング信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000242358A true JP2000242358A (ja) | 2000-09-08 |
Family
ID=12547732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11039244A Pending JP2000242358A (ja) | 1999-02-17 | 1999-02-17 | タイミング信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000242358A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065667B2 (en) * | 2002-08-29 | 2006-06-20 | Oki Electric Industry Co., Ltd. | Integrated circuit device to generate a clock of a suitable frequency for operating a peripheral device |
| JP2009055597A (ja) * | 2007-06-18 | 2009-03-12 | Nagasaki Univ | タイミング発生回路 |
-
1999
- 1999-02-17 JP JP11039244A patent/JP2000242358A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065667B2 (en) * | 2002-08-29 | 2006-06-20 | Oki Electric Industry Co., Ltd. | Integrated circuit device to generate a clock of a suitable frequency for operating a peripheral device |
| JP2009055597A (ja) * | 2007-06-18 | 2009-03-12 | Nagasaki Univ | タイミング発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4995325B2 (ja) | クロック乗せ換え回路およびそれを用いた試験装置 | |
| JPH11304888A (ja) | 半導体試験装置 | |
| EP1383024A3 (en) | Multi-phase clock generation circuit | |
| JPH1010179A (ja) | 遅延素子試験装置および試験機能を有する集積回路 | |
| JP2003198339A (ja) | 半導体装置 | |
| US20020079943A1 (en) | Digital clock generator circuit with built-in frequency and duty cycle control | |
| US8094698B2 (en) | Method for generating a spread spectrum clock and apparatus thereof | |
| JP2000242358A (ja) | タイミング信号発生回路 | |
| JPH10261942A (ja) | 遅延回路 | |
| JPH08286780A (ja) | クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法 | |
| JPH11355107A (ja) | 高周波数クロック発生用回路 | |
| JPH1198007A (ja) | 分周回路 | |
| JPH1114714A (ja) | 半導体試験装置 | |
| JPH11163689A (ja) | クロック逓倍回路 | |
| JP3847150B2 (ja) | 半導体集積回路とそのジッタ測定方法 | |
| JPH0850151A (ja) | 周波数ー電圧変換装置 | |
| JP2543514B2 (ja) | タイミング信号発生器 | |
| JP3049582B2 (ja) | パターン発生回路 | |
| JP2003029964A (ja) | 乱数発生装置 | |
| JPH09219624A (ja) | Ｄｄｓ方式波形発生装置 | |
| CN118041345A (zh) | 分频系数动态可配的任意整数分频器 | |
| JPH0784000A (ja) | Ｌｓｉのａｃ特性測定システム | |
| JPH10261953A (ja) | 奇数分周クロック発生回路 | |
| JPH10126233A (ja) | クロック生成回路 | |
| JPH026770A (ja) | テスターのタイミング信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |