JPH08106337A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 動作が行われていないモジュールにおけるク
ロック信号の供給を選択的に停止させ、消費電力を大幅
に低減する。 【構成】 モジュール９にクロック信号を供給する場
合、ＣＰＵ１１からモジュール９を選択したＨｉ信号を
クロック供給停止レジスタ５のリセットＲに入力し、出
力ＱからのＬｏ信号をインバータ７により反転し、ＡＮ
Ｄ回路８の入力部に入力し、一方の入力部にクロック信
号が入力されたＡＮＤ回路８の出力がクロック信号とし
てモジュール９に供給される。モジュール９のクロック
信号を停止する場合、インバータ４により反転されたモ
ジュール９の停止信号およびカウンタ２のパルス信号が
入力されたＡＮＤ回路３は、入力ＳにＨｉ信号を出力
し、出力ＱからのＨｉ信号をインバータ７が反転し、Ａ
ＮＤ回路８の出力をＬｏ信号とし、モジュール９へのク
ロック信号を停止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、半導体集積回路装置における低消費電力化
に適用して有効な技術に関するものである。

【０００２】

【従来の技術】本発明者が検討したところによれば、マ
イクロコンピュータなどの半導体集積回路装置を使用す
る場合には、内蔵されている全ての機能を同時に動作さ
せることは非常に少ない。

【０００３】しかし、通常の動作状態においては、動作
していない機能部である、いわゆるモジュールにも絶え
ずクロック信号が入力されている。

【０００４】また、ある種の半導体集積回路装置では、
消費電力を低減するために、半導体装置の全てのモジュ
ールへのクロック信号の供給を停止したり、或いは、時
計機能などの特定の機能だけを動作させる、いわゆる低
消費電力モードが設定されている。

【０００５】なお、半導体集積回路装置の低消費電力モ
ードについて詳しく記載されている例としては、株式会
社日立製作所、平成５年３月発行暫定版「ＳＨ７０３
２、ＳＨ７０３４ハードウェアマニュアル」Ｐ４４０お
よび株式会社日立製作所、平成５年１２月発行第１版
「Ｈ８／３６１４シリーズ・ハードウェアマニュアル」
Ｐ８６がある。

【０００６】

【発明が解決しようとする課題】ところが、上記のよう
な半導体集積回路装置では、次のような問題点があるこ
とが本発明者により見い出された。

【０００７】すなわち、低消費電力モードが設定されて
いない半導体集積回路装置は、クロック信号が絶えず各
モジュールに供給されているために、動作していないモ
ジュールにおいても不要な電力を消費してしまうことに
なる。

【０００８】また、低消費電力モードが設定されている
半導体集積回路装置では、全てのモジュールが停止する
か或いは特定機能のモジュールだけが動作しているため
に、ユーザが任意に動作させたいモジュールを選択する
ことができない。

【０００９】本発明の目的は、動作が行われていないモ
ジュールにおけるクロック信号の供給を選択的に停止さ
せ、消費電力を大幅に低減する半導体集積回路装置を提
供することにある。

【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１２】すなわち、本発明の半導体集積回路装置
は、複数のモジュールの内、動作が行われるモジュール
だけにクロック信号を供給するクロック供給制御部を複
数のモジュールにおけるそれぞれに設けたものである。

【００１３】また、本発明の半導体集積回路装置は、前
記クロック供給制御部が、モジュールから出力されるモ
ジュールの動作状態を示すモジュール信号を反転する第
１のインバータと、所定の周期のパルス信号を出力する
信号発生手段と、信号発生手段から出力されたパルス信
号が一方の入力部に入力され、他方の入力部に第１のイ
ンバータから出力された反転信号が入力される第１の論
理積回路と、第１の論理回路から出力された信号が第１
の入力部に入力され、半導体集積回路装置全体の制御を
司るＣＰＵから出力される任意のモジュールを選択した
ことを示す選択信号が第２の入力部に入力され、第１の
入力部および第２の入力部に入力された信号に基づいて
所定の信号を出力するクロック供給停止レジスタと、ク
ロック供給停止レジスタから出力される所定の信号を反
転する第２のインバータと、第２のインバータにより反
転された信号が一方の入力部に入力され、他方の入力部
にクロック信号が入力され、出力部がモジュールのクロ
ック入力部と接続された第２の論理積回路よりなり、任
意のモジュールにクロックを供給するものである。

【００１４】さらに、本発明の半導体集積回路装置は、
前記クロック供給制御部が、第１の論理積回路と、第１
のインバータと、クロック供給停止レジスタと、一方の
入力部にクロック供給停止レジスタから出力される所定
の信号が入力され、他方の入力部にソフトウェアにより
設定される所定のイネーブルフラグによる信号が入力さ
れる第３の論理積回路と、第３の論理積回路の出力信号
を反転する第３のインバータと、第３のインバータによ
り反転された信号が一方の入力部に入力され、他方の入
力部にクロック信号が入力され、出力部がモジュールの
クロック入力部と接続された第４の論理積回路よりなる
ものである。

【００１５】

【作用】上記した本発明の半導体集積回路装置によれ
ば、複数のモジュール中、動作が行われるモジュールだ
けにクロック信号を供給するクロック供給制御部を複数
のモジュールにおけるそれぞれに設けたことにより、動
作していないモジュールが電力を消費しない完全な停止
状態とすることができ、半導体集積回路装置の消費電力
を大幅に低減することができる。

【００１６】また、上記した本発明の半導体集積回路装
置によれば、クロック供給停止レジスタの第１の入力部
に入力されるモジュールから出力されるモジュール信号
に基づいて第１のインバータ、第１の論理積回路および
信号発生手段がモジュールの動作状態を示す信号と、第
２の入力部に入力される半導体集積回路装置全体の制御
を司るＣＰＵから出力される任意のモジュールを選択し
たことを示す選択信号とに基づいて、クロック供給停止
レジスタが任意のモジュールにクロック信号を供給する
か否かの所定の信号を出力し、その所定の信号に基づい
て第２のインバータおよび第２の論理回路がクロック信
号の供給、停止を行い、動作が行われるモジュールのみ
にクロック信号を供給することができる。

【００１７】さらに、上記した本発明の半導体集積回路
装置によれば、他方の入力部にソフトウェアにより設定
される所定のイネーブルフラグによる信号が入力される
第３の論理積回路により、第３のインバータおよび第４
の論理積回路からの動作が行われない任意のモジュール
へのクロック信号の供給をユーザがソフトウェアにより
停止することができる。

【００１８】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００１９】（実施例１）図１は、本発明の実施例１に
よるクロック供給制御部が設けられた半導体集積回路装
置の要部回路図、図２は、本発明の実施例１によるクロ
ック信号の供給または停止によるモジュール動作状態の
タイミングチャート図である。

【００２０】本実施例１において、半導体集積回路装置
のそれぞれの後述するモジュール毎に設けられているク
ロック供給制御部１には、所定の周期のパルス信号を出
力するカウンタ（信号発生手段）２が設けられ、このカ
ウンタ２のパルス信号は、それぞれのＡＮＤ回路（第１
の論理積回路）３，３ａの一方の入力部に入力されてい
る。

【００２１】また、これらＡＮＤ回路３，３ａの他方の
入力部には、インバータ（第１のインバータ）４、４ａ
が接続されており、このインバータ４，４ａによってＡ
ＮＤ回路３，３ａの他方に入力部に入力される信号は反
転されることになる。

【００２２】さらに、ＡＮＤ回路３，３ａの出力信号
は、たとえばフリップフロップ回路により構成されてい
るクロック供給停止レジスタ５，６の入力部であるセッ
ト（第１の入力部）Ｓに入力される。

【００２３】また、それぞれのクロック供給停止レジス
タ５，６における出力部である出力Ｑには、インバータ
（第２のインバータ）７，７ａの入力部が接続されてい
る。

【００２４】さらに、インバータ７，７ａの出力部はＡ
ＮＤ回路（第２の論理積回路）８，８ａの一方の入力部
に接続され、他方の入力部にはクロック信号が入力され
る。

【００２５】ここで、本実施例では、時計機能やＤＭＡ
コントローラなどからなるモジュールが、２個のモジュ
ール９，１０により構成されているとする。

【００２６】次に、ＡＮＤ回路８，８ａの出力は、これ
らモジュール９，１０のクロック信号が供給されるクロ
ック信号入力部に接続されている。

【００２７】また、それぞれのクロック供給停止レジス
タ５，６における入力部であるリセット（第２の入力
部）Ｒには、動作させる任意のモジュール９，１０を選
択したことを示す選択信号が半導体集積回路装置の全て
の制御を司るＣＰＵ１１から出力される。

【００２８】次に、本実施例の作用について説明する。

【００２９】まず、ＣＰＵ１１は、図示しない内部ＲＯ
Ｍなどから命令を取り込み、たとえば、モジュール９を
動作させる命令を受け取ると、ＣＰＵ１１は、モジュー
ル９を選択し、動作させる動作信号を図示しない所定の
バスを介して出力し、それと同時に、モジュール９を選
択したことを示す選択信号であるＨｉ信号をクロック供
給停止レジスタ５のリセットＲに入力する。

【００３０】リセットＲにＨｉ信号が入力されたクロッ
ク供給停止レジスタ５は、リセット状態となり、出力Ｑ
にはＬｏ信号が出力される。

【００３１】また、ＣＰＵ１１により選択されたモジュ
ール９は、動作中または停止中であることを示すモジュ
ール信号により動作中であることを示すＨｉ信号を出力
する。このＨｉ信号はインバータ４に入力され、反転さ
れてＬｏ信号となってＡＮＤ回路３の他方の入力部に入
力される。

【００３２】よって、モジュール９が動作している間
は、ＡＮＤ回路３の他方の入力部には絶えずＬｏ信号が
入力されており、カウンタ２のパルスがＨｉ信号であっ
てもＬｏ信号であってもＡＮＤ回路４の出力はＬｏ信号
となり、クロック供給停止レジスタ５の入力ＳにはＬｏ
信号が入力されている。

【００３３】次に、出力Ｑから出力されたＬｏ信号は、
インバータ７に入力され、反転信号となったＨｉ信号が
ＡＮＤ回路８の一方の入力部に入力される。

【００３４】また、このＡＮＤ回路８の他方の入力部に
はクロック信号が入力されているのでＡＮＤ回路８の出
力はクロック信号と同期した信号となり、モジュール９
にクロック信号が供給されることになる。

【００３５】さらに、モジュール９におけるクロック信
号の供給を停止させる場合には、ＣＰＵ１１から動作信
号が出力され、モジュール９の動作が停止すると、モジ
ュール９から停止していることを示すＬｏ信号のモジュ
ール信号をインバータ４に出力し、その反転信号である
Ｈｉ信号がＡＮＤ回路３の他方に入力部に入力される。

【００３６】そして、その時、ＡＮＤ回路３の一方の入
力部に入力されているカウンタ２のパルス信号がＬｏ信
号からＨｉ信号に立ち上がると、ＡＮＤ回路３における
両方の入力部にはＨｉ信号が入力されるので、出力はＨ
ｉ信号となりクロック供給停止レジスタ５の入力ＳはＨ
ｉ信号が入力される。

【００３７】よって、クロック供給停止レジスタ５の入
力Ｓには、カウンタ２のパルス信号がＬｏ信号からＨｉ
信号に立ち上がると同時にＨｉ信号が入力され、クロッ
ク供給停止レジスタ５はセット状態となるので、出力Ｑ
からＨｉ信号が出力される。

【００３８】そして、そのＨｉ信号はインバータ７によ
りＬｏ信号に反転され、ＡＮＤ回路８の一方に入力され
る。

【００３９】また、ＡＮＤ回路８の他方の入力部にはク
ロック信号が入力されているが、一方の入力部にはＬｏ
信号が入力されているのでＡＮＤ回路８の出力は絶えず
Ｌｏ信号となり、モジュール９にはクロック信号が供給
されないことになる。

【００４０】さらに、これらモジュール９，１０および
モジュール９，１０に供給されるクロック信号の供給、
停止を、図２に示すように、タイミングチャートにより
説明する。

【００４１】まず、図２のタイミングチャートにおい
て、パルス信号Ｐｓはカウンタ２より出力されているパ
ルス信号であり、入力信号Ｒ１はＣＰＵ１１からクロッ
ク供給停止レジスタ５の入力Ｒに入力される信号であ
る。

【００４２】また、入力信号Ｒ２はＣＰＵ１１からクロ
ック供給停止レジスタ６の入力Ｒに入力される入力信号
であり、モジュール信号Ｍ１はモジュール９からインバ
ータ４に出力される動作状況を示す信号であり、モジュ
ール信号Ｍ２はモジュール１０からインバータ４ａに出
力される動作状況を示す信号である。

【００４３】さらに、クロックＣＫ１はモジュール９に
クロック信号が供給されているか否かを表し、クロック
ＣＫ２はモジュール１０にクロック信号が供給されてい
るか否かを表している。

【００４４】最初に、モジュール９，１０が停止してい
る場合、クロックＣＫ１，ＣＫ２のクロック信号の供給
も停止している。そして、モジュール９が動作を開始す
る場合は、まず、ＣＰＵ１１からクロック供給停止レジ
スタ５にリセット信号である入力信号Ｒ１が出力され
る。

【００４５】次に、モジュール９から動作中を示すモジ
ュール信号が出力され、それと同時に、クロック信号で
あるクロックＣＫ１が出力され、モジュール９にクロッ
ク信号が供給される。

【００４６】また、その後に、同様に、モジュール１０
を動作させるために、ＣＰＵ１１からクロック供給停止
レジスタ６のリセット信号である入力信号Ｒ２が出力さ
れる。

【００４７】そして、モジュール１０から動作中を示す
モジュール信号Ｍ１が出力され、それと同時に、クロッ
ク信号であるクロックＣＫ２が出力され、モジュール１
０にクロック信号が供給される。

【００４８】次に、動作中のモジュール９のクロック信
号の供給を停止させる場合は、モジュール９の動作が停
止すると、モジュール信号Ｍ１の信号は出力されなくな
る。

【００４９】そして、所定の周期により発振しているパ
ルス信号Ｐｓの信号立ち上がりに同期してモジュール９
に供給されているクロックＣＫ１のクロック信号の供給
が停止され、モジュール９は、次回の動作時まで不要な
電力を消費することがなくなる。

【００５０】また、モジュール１０のクロック信号の供
給停止の場合も同様に、モジュール１０が停止すると、
モジュール信号Ｍ２の信号は出力されなくなる。

【００５１】よって、モジュール１０が停止し、モジュ
ール信号Ｍ２の信号が出力されなくなってから最初のパ
ルス信号Ｐｓの信号立ち上がりに同期してモジュール１
０にもクロックＣＫ２のクロック信号の供給が停止され
ることになる。

【００５２】よって、本実施例１によれば、停止してい
る任意のモジュール９，１０へのクロック信号の供給を
ハードウェアによって停止することができ、半導体集積
回路装置の消費電力を大幅に低減できる。

【００５３】（実施例２）図３は、本発明の実施例２に
よるクロック供給制御部が設けられた半導体集積回路装
置の要部回路図である。

【００５４】本実施例２においては、クロック供給制御
部１にＡＮＤ回路（第３の論理積回路）１２，１２ａを
設ける。このＡＮＤ回路１２，１２ａの一方の入力部に
は、それぞれのクロック供給停止レジスタ５，６の出力
Ｑから出力される信号が入力される。

【００５５】また、それぞれのＡＮＤ回路１２，１２ａ
の他方の入力部には、ソフトウェアにより設定されるク
ロック供給制御イネーブルフラグが入力される。そし
て、これらＡＮＤ回路１２，１２ａの出力部は、それぞ
れインバータ（第３のインバータ）１３，１３ａの入力
部と接続されている。

【００５６】さらに、インバータ１３，１３ａのそれぞ
れの出力部は、ＡＮＤ回路（第４の論理積回路）１４，
１４ａの一方の入力部に入力され、他方の入力部にはク
ロック信号が入力され、出力部から出力される信号は、
それぞれのモジュール９，１０のクロック信号供給部に
入力されている。

【００５７】たとえば、モジュール９が予め使用しない
機能である場合、ユーザはソフトウェアによりクロック
供給制御イネーブルフラグを立て、ＡＮＤ回路１２の他
方の入力部にＨｉ信号を入力にする。

【００５８】また、この時、モジュール９は停止してい
るので、モジュール９から出力されているモジュール信
号は、停止していることを示すＬｏ信号がインバータ４
に出力されている。

【００５９】さらに、このＬｏ信号はインバータ４によ
り反転され、Ｈｉ信号となって、ＡＮＤ回路３の他方の
入力部に入力されるので、カウンタ２から出力されてい
るパルス信号がＨｉ信号となるとＡＮＤ回路３の出力
も、Ｈｉ信号となる。

【００６０】そして、クロック供給停止レジスタ５の入
力ＳにはＨｉ信号が入力されるので、クロック供給停止
レジスタ５はセット状態となり出力ＱからＨｉ信号が出
力され、このＨｉ信号はＡＮＤ回路１２の一方の入力部
に入力されることになる。

【００６１】ここで、ＡＮＤ回路１２の他方の入力部に
は、ソフトウェアによりクロック供給制御イネーブルフ
ラグが設定されたＨｉ信号が入力されているのでＡＮＤ
回路１２の出力はＨｉ信号となる。

【００６２】また、ＡＮＤ回路１２から出力されたＨｉ
信号はインバータ１３により反転されてＬｏ信号とな
り、ＡＮＤ回路１４の一方の入力部に入力される。

【００６３】よって、ＡＮＤ回路１４の一方の入力部は
Ｌｏ信号であるので、他方の入力部がＨｉ信号であって
もＬｏ信号であってもＡＮＤ回路１４の出力はＬｏ信号
となり、モジュール９にはクロック信号の供給が行われ
ない。

【００６４】また、たとえば、モジュール９にクロック
信号を供給させたい場合には、当該クロック供給制御イ
ネーブルフラグを降ろし、ＡＮＤ回路１２の他方の入力
部にＬｏ信号を入力することによって、ＡＮＤ回路１４
の出力はクロック信号に同期した信号が出力され、モジ
ュール９にクロック信号が供給される。

【００６５】それにより、本実施例２によっても、ユー
ザが使用しない機能のモジュール９，１０をソフトウェ
アにより任意に選択してクロック供給の停止を行うこと
により、半導体集積回路装置の低消費電力化を行うこと
ができる。

【００６６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

【００６７】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００６８】（１）本発明によれば、動作を行わない任
意のモジュールへのクロック信号の供給をハードウェア
により自動的に停止することができる。

【００６９】（２）また、本発明では、動作が行われる
モジュールだけを選択してクロック信号を供給するの
で、全てのモジュールを通常のモジュールと同様に動作
させることができる。

【００７０】（３）さらに、本発明においては、ユーザ
がソフトウェアによって、クロック供給制御イネーブル
フラグを設定することにより、ユーザが任意に動作させ
たいモジュールを選択するできる。

【００７１】（４）また、本発明によれば、上記（１）
〜（３）により、半導体集積回路装置の消費電力を低減
することができる。

【図面の簡単な説明】

【図１】本発明の実施例１によるクロック供給制御部が
設けられた半導体集積回路装置の要部回路図である。

【図２】本発明の実施例１によるクロック信号の供給ま
たは停止によるモジュール動作状態のタイミングチャー
ト図である。

【図３】本発明の実施例２によるクロック供給制御部が
設けられた半導体集積回路装置の要部回路図である。

【符号の説明】

１ クロック供給制御部 ２ カウンタ（信号発生手段） ３ ＡＮＤ回路（第１の論理積回路） ３ａ ＡＮＤ回路（第１の論理積回路） ４ インバータ（第１のインバータ） ４ａ インバータ（第１のインバータ） ５ クロック供給停止レジスタ ６ クロック供給停止レジスタ Ｓ セット（第１の入力部） Ｒ リセット（第２の入力部） Ｑ 出力 ７ インバータ（第２のインバータ） ７ａ インバータ（第２のインバータ） ８ ＡＮＤ回路（第２の論理積回路） ８ａ ＡＮＤ回路（第２の論理積回路） ９ モジュール １０ モジュール １１ ＣＰＵ １２ ＡＮＤ回路（第３の論理積回路） １２ａ ＡＮＤ回路（第３の論理積回路） １３ インバータ（第３のインバータ） １３ａ インバータ（第３のインバータ） １４ ＡＮＤ回路（第４の論理積回路） １４ａ ＡＮＤ回路（第４の論理積回路） Ｐｓ パルス信号 Ｒ１ 入力信号 Ｒ２ 入力信号 Ｍ１ モジュール信号 Ｍ２ モジュール信号 ＣＫ１ クロック ＣＫ２ クロック

Claims (3)

【特許請求の範囲】
1. 【請求項１】 各機能別にまとめられた電子回路である
   複数のモジュールが内蔵された半導体集積回路装置であ
   って、前記複数のモジュールの内、動作が行われる前記
   モジュールだけにクロック信号を供給するクロック供給
   制御部を各々の前記複数のモジュールに設けたことを特
   徴とする半導体集積回路装置。
2. 【請求項２】 前記クロック供給制御部が、前記モジュ
   ールから出力される前記モジュールの動作状態を示すモ
   ジュール信号を反転する第１のインバータと、所定の周
   期のパルス信号を出力する信号発生手段と、前記信号発
   生手段から出力された前記パルス信号が一方の入力部に
   入力され、他方の入力部に前記第１のインバータから出
   力された反転信号が入力される第１の論理積回路と、前
   記第１の論理回路から出力された信号が第１の入力部に
   入力され、前記半導体集積回路装置全体の制御を司るＣ
   ＰＵから出力される任意の前記モジュールを選択したこ
   とを示す選択信号が第２の入力部に入力され、前記第１
   の入力部および前記第２の入力部に入力された信号に基
   づいて所定の信号を出力するクロック供給停止レジスタ
   と、前記クロック供給停止レジスタから出力される所定
   の信号を反転する第２のインバータと、前記第２のイン
   バータにより反転された信号が一方の入力部に入力さ
   れ、他方の入力部にクロック信号が入力され、出力部が
   前記モジュールのクロック信号入力部と接続された第２
   の論理積回路よりなることを特徴とする請求項１記載の
   半導体集積回路装置。
3. 【請求項３】 前記クロック供給制御部が、前記第１の
   論理積回路と、前記第１のインバータと、前記クロック
   供給停止レジスタと、一方の入力部に前記クロック供給
   停止レジスタから出力される所定の信号が入力され、他
   方の入力部にソフトウェアにより設定される所定のイネ
   ーブルフラグによる信号が入力される第３の論理積回路
   と、前記第３の論理積回路の出力信号を反転する第３の
   インバータと、前記第３のインバータにより反転された
   信号が一方の入力部に入力され、他方の入力部にクロッ
   ク信号が入力され、出力部が前記モジュールのクロック
   信号入力部と接続された第４の論理積回路とよりなるこ
   とを特徴とする請求項１または２記載の半導体集積回路
   装置。