JPH09231195A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 マイクロプロセッサとその周辺装置とからな
るマイクロコンピュータタシステムにおいて、平均電流
は低減できるものの一時的な最大電流を低減することが
できないという問題点があった。 【解決手段】 マイクロプロセッサに供給されるクロッ
クと周辺装置に供給されるクロックとが同時に発生もし
くは供給されないようにして、マイクロプロセッサと周
辺装置とを完全に時分割動作させることによって、マイ
クロコンピュータ全体の最大消費電流を低減させるよう
にした。 【効果】 トータルの最大消費電流を低減可能であると
ともに、最大消費電流を低減するか性能を優先するか任
意に設定可能な汎用性もしくは柔軟性の高いマイクロコ
ンピュータを実現することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック発生回路
を備えたデータ処理装置またはシングルチップ・マイク
ロコンピュータ（本明細書においては、マイクロプロセ
ッサもしくはマイクロプロセッサとその周辺装置を含ん
だシステムをマイクロコンピュータと称する）に適用し
て有効な技術に関し、特に消費電流の低減に利用して有
効な技術に関する。

【０００２】

【従来の技術】クロックによって動作するマイクロコン
ピュータにおいて消費される電流は、、クロックの周波
数に比例して増大する。マイクロコンピュータを使用し
たシステムにおいては、従来から消費電流を低減するこ
とが重要な課題であり、例えばクロックを停止させるこ
とで消費電流を低減させる技術が提案されている。具体
的には、スリープ（ＳＬＥＥＰ）命令などと呼称されて
いる命令を実行すると、自身に供給されるクロックが停
止されるように構成されたマイクロプロセッサが実用化
されている。

【０００３】また、マイクロプロセッサとその周辺装置
とからなるマイクロコンピュータシステムにおいて、マ
イクロプロセッサが周辺装置へ供給されるクロックを制
御することにより必要な時にのみ周辺装置を動作させ、
周辺装置で消費される平均的な電流を低減させる技術が
知られている。このようなクロック停止機能を備えたマ
イクロプロセッサに関しては、例えば（株）日立製作
所、平成５年９月発行「ＨＤ６４１８０Ｚ，ＨＤ６４１
８０Ｒ１（８ビットマイクロプロセッサ）ユーザーズマ
ニュアル（第７版）」に記載されている。

【０００４】さらに、整数演算ユニットの他に浮動小数
点演算ユニットを備えたマイクロプロセッサにおいて、
浮動小数点演算ユニットを使用していない間、浮動小数
点演算ユニットへのクロックの供給を停止することで消
費電力の低減を図ったマイクロプロセッサも提案されて
いる（特開平３−１６７６１５号）。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術によれば、マイクロコンピュータで消費
される平均電流は低減できるものの一時的な最大電流を
低減することができないという問題点があった。

【０００６】図７には、公知例ではないが、本発明に先
立って本発明者が検討したマイクロコンピュータのブロ
ック図を示す。図７において、１はマイクロプロッセッ
サ、２は周辺装置、３はクロック発生回路、４はＲＯＭ
（読み出し専用メモリ）、５はＲＡＭ（随時読み出し書
き込み可能なメモリ）であり、クロック発生回路３以外
はバス６によって互いに接続されている。クロック発生
回路３は、マイクロプロセッサの動作クロックＣＫ１を
発生するクロック発生回路３ａと、周辺装置の動作クロ
ックＣＫ２を発生するクロック発生回路３ｂとを備えて
いる。

【０００７】また、１１は命令レジスタ、１２は命令デ
コーダ、１３はマイクロＲＯＭ、１４は実行ユニット、
１５はスリープフラグ、２１は周辺装置動作フラグ、２
３は割込みフラグであり、マイクロプロセッサ１がスト
ア命令を実行してバス６を介して周辺装置動作フラグ２
１をセットすると、クロック発生回路３ｂが起動されて
周辺装置２にクロックＣＫ２を供給することにより周辺
装置２が動作を開始する。その後、マイクロプロセッサ
１がスリープ命令を実行してスリープフラグ１５をセッ
トすると、クロック発生回路３ａがクロックＣＫ１の発
生を停止し、マイクロプロセッサ１の消費電流が低減さ
れる。

【０００８】そして、周辺装置２における処理が終了す
ると、周辺装置２が割込みフラグ２３をセットしてマイ
クロプロセッサ１に対して割込み信号ＩＮＴを発生し、
この信号によってスリープフラグ１５がリセットされ、
これによってクロック発生回路３ａが起動されてマイク
ロプロセッサ１にクロックＣＫ１を供給し、マイクロプ
ロセッサ１が動作を再開する。その後、マイクロプロセ
ッサ１がストア命令を実行して周辺装置動作フラグ２１
をリセットすると、クロック発生回路３ｂがクロックＣ
Ｋ２の発生を停止し、周辺装置２の消費電流が低減され
る。

【０００９】図９に上記手順のフローを、また図８に上
記手順が実行されている間における各種信号のタイミン
グを示す。図８の一番下に示されているのがマイクロコ
ンピュータ全体の消費電流波形である。この波形から明
らかなように、図７のシステムにおいては、期間ＢとＤ
でマイクロプロセッサ１と周辺装置２とが同時に動作す
るため、トータルの消費電流が一時的に増大してしま
う。

【００１０】この発明の目的は、トータルの最大消費電
流を低減可能なマイクロコンピュータを提供することに
ある。

【００１１】この発明の他の目的は、最大消費電流を低
減するか性能を優先するか任意に設定可能な汎用性もし
くは柔軟性の高いマイクロコンピュータを提供すること
にある。

【００１２】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１４】すなわち、マイクロプロセッサに供給され
るクロックと周辺装置に供給されるクロックとが同時に
発生もしくは供給されないようにして、マイクロプロセ
ッサと周辺装置とを時分割動作させることによって、デ
ータ処理装置またはシングルチップ・マイクロコンピュ
ータ全体の最大消費電流を低減させるようにしたもので
ある。

【００１５】ここで、マイクロプロセッサはバスマスタ
となり得るデバイスであり、周辺装置はバススレーブと
なるデバイスである。

【００１６】また、望ましくは上記クロック発生回路が
マイクロプロセッサに供給されるクロックと周辺装置に
供給されるクロックとを相補的に発生するか同時に発生
可能にすることを指示する動作モード設定手段を設ける
ようにする。

【００１７】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１８】図１には、本発明に係るデータ処理装置ま
たはシングルチップ・マイクロコンピュータの一実施例
のブロック図が示されている。図１において、１はマイ
クロプロッセッサ、２は周辺装置、３はクロック発生回
路、４はマイクロプロセッサ１が実行すべきプログラム
や固定データが格納されたＲＯＭ（読み出し専用メモ
リ）、５はマイクロプロセッサ１の作業領域を提供する
ＲＡＭ（随時読み出し書き込み可能なメモリ）であり、
マイクロプロッセッサ１と、周辺装置２、ＲＯＭ４およ
びＲＡＭ５はバス６によって互いに接続されている。図
１のバス６には、アドレスバスとデータバスおよびリー
ド／ライト制御信号の供給線が含まれる。特に制限され
ないが、この実施例では、図１に示されている全ての機
能ブロックは単結晶シリコン基板のような一個の半導体
チップ上において形成される。

【００１９】クロック発生回路３は、マイクロプロセッ
サ１の動作クロックＣＫ１を発生するクロック発生回路
３ａと、周辺装置２の動作クロックＣＫ２を発生するク
ロック発生回路３ｂとを備えている。特に制限されない
が、この実施例のクロック発生回路３は上記半導体チッ
プの外部から供給される基本クロックＣＬＫに基づいて
これを直接用いたり分周したり位相をずらしたりして、
マイクロプロセッサ１や周辺装置２が必要とする複数の
クロックを形成する機能を備えている。図１に示されて
いるクロックＣＫ１，ＣＫ２はそれぞれ複数のクロック
を総称したものを示しており、クロックが単一であるこ
とを意味するものではない。なお、クロックＣＫ１とＣ
Ｋ２は同一周波数のクロックであってもよいし、異なる
周波数であってもよい。

【００２０】また、マイクロプロセッサ１は、バス６を
介して上記ＲＯＭ４から読み出された命令を保持する命
令レジスタ１１、命令レジスタ１１に取り込まれた命令
をデコードする命令デコーダ１２、各命令に対応した一
連のマイクロ命令からなるマイクロプログラムが格納さ
れ制御信号を生成するマイクロＲＯＭ１３、各種レジス
タや演算器等を有し命令レジスタ１１に取り込まれた命
令に対応した処理を実行する実行ユニット１４、スリー
プ命令が実行されたときにセットされるスリープフラグ
１５等を備えている。なお、このスリープフラグ１５
は、マイクロプロセッサの制御状態を示すいわゆるコン
トロールレジスタ内の１ビットとして用意しておいても
よい。また、マイクロプログラム方式の制御部の代わり
にランダムロジック方式の制御部を設けるようにしても
良い。

【００２１】この実施例の周辺装置２は、例えばタイマ
やシリアル通信インターフェィス、ＤＭＡコントローラ
（ダイレクト・メモリ・アクセス・コントローラ）等狭
義の周辺装置の他、浮動小数点演算コプロセッサや整数
演算コプロセッサ、乗算器、積和演算器、ＤＳＰ（ディ
ジタル・シグナル・プロセッサ）等マイクロプロセッサ
に代わって高度の演算を実行してマイクロプロセッサを
補助するプロセッサである。周辺装置２には、該周辺装
置２が動作すべきか否かを示す周辺装置動作フラグ２１
と、該動作フラグ２１の状態と上記マイクロプロセッサ
１内のスリープフラグ１５の状態との論理積によって上
記クロック発生回路３ｂに対してクロックの発生／停止
を指示する制御信号ＣＮＴｂを形成するＡＮＤゲート２
２と、周辺装置が動作を終了した時点でマイクロプロセ
ッサ１に対して割込みを許可する割込み許可フラグ２３
ｂと、上記周辺装置動作フラグ２１の反転信号を生成す
るインバータ２３ｃと、該インバータ２３ｃと上記割込
み許可フラグ２３ｂとの論理積によってマイクロプロセ
ッサ１への割込み信号ＩＮＴを生成するＡＮＤゲート２
３ｄとが設けられている。

【００２２】次に、図１の実施例のマイクロコンピュー
タにおいてマイクロプロセッサ１が周辺装置２に対して
所定の動作を指示して実行させる場合の一連の動作を説
明する。この際、クロック発生回路３ａからクロックＣ
Ｋ１が供給されてマイクロプロセッサ１が動作状態にあ
り、クロック発生回路３ｂはクロックの発生を停止した
状態にあるものとする。この状態から先ず、マイクロプ
ロセッサ１はストア命令を実行してバス６を介して周辺
装置動作フラグ２１と割込み許可フラグ２３ｂをセット
する。次に、マイクロプロセッサ１がスリープ命令を実
行してスリープフラグ１５をセットする。その結果、ス
リープフラグ１５からの制御信号ＣＮＴａによってクロ
ック発生回路３ａがクロックＣＫ１の発生を停止すると
ともに、上記スリープフラグ１５の状態と動作フラグ２
１の状態との論理積をとるＡＮＤゲート２２からの制御
信号ＣＮＴｂによって上記クロック発生回路３ｂが起動
されて周辺装置２にクロックＣＫ２を供給することによ
り周辺装置２が動作を開始する。

【００２３】その後、周辺装置２における処理が終了す
ると、周辺装置動作フラグ２１が自動的にリセットされ
る。その結果、ＡＮＤゲート２２から出力される制御信
号ＣＮＴｂがロウレベルに変化してクロック発生回路３
ｂはクロックの発生を停止するとともに、インバ−タ２
３ｃの出力がハイレベルに変化してＡＮＤゲート２３ｄ
から出力される割込み信号ＩＮＴが出力され、スリープ
フラグ１５がリセットされる。これにより、スリープフ
ラグ１５から出力される制御信号ＣＮＴａがロウレベル
に変化してクロック発生回路３ａが起動されてマイクロ
プロセッサ１にクロックＣＫ１を供給し、マイクロプロ
セッサ１が動作を再開する。

【００２４】図２には、上記手順に従った動作における
マイクロコンピュータ内の各種信号のタイミングと消費
電流波形が示されている。図２と図８とを比較すると明
らかなように、本実施例のマイクロコンピュータにおい
ては、マイクロプロセッサ１の動作クロックＣＫ１と周
辺装置２の動作クロックＣＫ２とが同時に発生すること
がないので、最大消費電流はマイクロプロセッサ１の消
費電流または周辺装置２の消費電流のいずれか大きい方
（図２ではマイクロプロセッサの消費電流）となり、図
７のシステムに比べて大幅に低減される。

【００２５】図３には、上記周辺装置２の一例として演
算用コプロセッサの構成例を示す。この実施例のコプロ
セッサは、バス６を介してマイクロプロセッサ１から供
給される入力用のデータレジスタ２４ａ，２４ｂと、該
データレジスタ２４ａ，２４ｂに入力されたデータ同士
を演算する演算ユニット２５と、該演算ユニット２５に
より実行された演算結果を保持するデータレジスタ２４
ｃと、上記データレジスタ２４ａ〜２４ｃや演算ユニッ
ト２５を制御して所定の演算処理を実行させる制御部２
６と、コプロセッサの制御内容を指示するコントロール
レジスタ２７とを備えている。そして、このコントロー
ルレジスタ２７の任意の１ビットに図１における周辺装
置動作フラグ２１および割込み許可フラグ２３ｂがそれ
ぞれ割り当てられている。

【００２６】上記制御部２６は、特に制限されないが、
ランダムロジックで構成されており、クロック発生回路
３ｂからクロックが供給されると自動的に制御をスター
トして、そのときデータレジスタ２４ａ，２４ｂに保持
されているデータの演算を行なうように構成されてい
る。また、上記制御部２６には、コプロセッサの動作終
了を検出して上記周辺装置動作フラグ２１のリセット制
御を行なう割込み制御論理が設けられている。更に、こ
の実施例では、データレジスタ２４ａ，２４ｂおよびコ
ントロールレジスタ２７としてクロックなしでバス６上
のデータをラッチできるような構成のレジスタが使用さ
れている。

【００２７】図４には、そのようなクロックなしのラッ
チが可能なレジスタの構成例が示されている。なお、図
４は、レジスタを構成する１ビットのラッチ回路を示
す。各レジスタは、図４に示すように互いの入出力端子
が交差結合された一対のＮＯＲゲートからなるフリップ
フロップを含むラッチ回路４０がビット数分だけ設けら
れてなる。各レジスタに対応して、そのレジスタに割当
てられたアドレスをデコードしてイネーブル信号を形成
するアドレスデコーダ４１と、該アドレスデコーダのデ
コード信号と書込み制御信号（ライト制御信号）との論
理積をとった信号を上記フリップフロップの一方の入力
端子に供給するＡＮＤゲート４２が設けられている。そ
して、上記フリップフロップの他方の入力端子にデータ
バス６ｂ上の信号が入力されており、当該レジスタを指
定するアドレスがアドレスバス６ａを介してアドレスデ
コーダ４１に供給されかつライト制御信号が有効なレベ
ル（ハイレベル）にされたときにデータバス６ｂ上の信
号がラッチ回路４０に取り込まれるように構成されてい
る。

【００２８】また、レジスタを構成する各ラッチ回路４
０には、出力用のバッファ回路４３が設けられており、
このバッファ回路４３は上記アドレスデコーダ４１のデ
コード信号と読出し制御信号（リード制御信号）との論
理積をとるＡＮＤゲート４４の出力によって制御される
ように構成されており、当該レジスタを指定するアドレ
スがアドレスバス６ａを介してアドレスデコーダ４１に
供給されかつリード制御信号が有効なレベル（ハイレベ
ル）にされたときにラッチ回路４０に保持されていたデ
ータが上記バッファ回路４３を介してデータバス６ｂ上
に出力されるように構成されている。

【００２９】図５には、本発明に係るマイクロコンピュ
ータの第２の実施例のブロック図が示されている。この
実施例は、図１の実施例に加えて、周辺装置２内にバス
６に接続された動作モードフラグ２８と、該動作モード
フラグ２８の出力信号とマイクロプロセッサ１内のスリ
ープフラグ１５からの出力信号とを入力信号とするＯＲ
ゲート２９とを設けたものである。この実施例において
は、マイクロプロセッサ１が予め上記動作モードフラグ
２８をセットしておくと、スリープフラグ１５の状態に
かかわらずＡＮＤゲート２２が開かれた状態となり、周
辺装置動作フラグ２１がセットされるのと同時にクロッ
ク発生回路３ｂに対する制御信号ＣＮＴｂが動作を示す
ハイレベルに変化してクロックＣＫ２の発生が開始され
るように構成されている。

【００３０】上記のように動作モードフラグ２８をセッ
トしておくことによって、この実施例のマイクロコンピ
ュータは図７に示されているマイクロコンピュータと同
じように動作する。つまり、マイクロプロセッサ１のク
ロックＣＫ１が停止する前に周辺装置２のクロックＣＫ
２の発生が開始される（図８参照）。一方、上記動作モ
ードフラグ２８をリセットしておくと、この実施例のマ
イクロコンピュータは図１に示されているマイクロコン
ピュータと同じように動作する。つまり、マイクロプロ
セッサ１のクロックＣＫ１が停止するのと同時に周辺装
置２のクロックＣＫ２の発生が開始される（図２参
照）。

【００３１】ところで、図１の実施例のマイクロコンピ
ュータにあってはクロックＣＫ１とＣＫ２とが同時に発
生されることがないので、前述したように最大動作電流
を低減することができる。一方、図７に示すマイクロコ
ンピュータにあっては最大動作電流は大きいもののマイ
クロプロセッサ１と周辺装置２とを同時に動作させるこ
とができるため、並列処理を行なうことで処理時間は短
いという利点を有している。図５の実施例のマイクロコ
ンピュータは動作モードフラグ２８を設けたことによ
り、上記いずれの動作モードでも動作させることができ
るため、ユーザーがシステムに応じて動作モードを設定
することができ、マイクロコンピュータの汎用性が向上
するという効果を奏する。また、上記動作モードフラグ
２８をプログラムによって変更することでシステムの柔
軟性を向上させることもできる。なお、上記動作モード
フラグ２８の代わりに外部からモードを指定する信号を
入力するための端子を設けたり、ヒューズ素子やＦＡＭ
ＯＳ（フローティグゲート・アバランシェＭＯＳＦＥ
Ｔ）のような不揮発性の素子を利用したモード設定手段
を設けて、適用するシステムに応じてマイクロコンピュ
ータの上記動作モードをいずれかに設定できるように構
成しても良い。 （第３実施例）この実施例は、クロック発生回路３ａ，
３ｂを分周比が可変なプログラマブル分周器を用いて構
成するようにしたものである。

【００３２】これにより、マイクロプロセッサ１と周辺
装置２の各々の消費電流が極端にアンバランスな場合に
消費電流の大きな方に供給されるクロックの周波数を下
げて、消費電流を同程度にし、本発明の効果がより顕著
に得られるようにすることができる。また、上記実施例
では、いずれか一方のクロックを停止できるようにして
消費電流の低減を図っているが、プログラマブル分周器
を用いることによりクロックを完全に停止させる代わり
にその周波数をできるだけ低くすることでその消費電流
を他方に比べて無視できるほど小さくし、最大消費電流
を低減するという本願発明の目的を達成することができ
る。

【００３３】図６には、本発明に係るマイクロコンピュ
ータをＩＣカード用チップに適用した場合の実施例が示
されている。同図において、図１と同一符号が付された
ブロックは同一の機能を有する回路ブロックである。す
なわち、１はマイクロプロッセッサ、２は周辺装置とし
てのコプロセッサ、３はクロック発生回路、４はＲＯ
Ｍ、５はＲＡＭである。図１のマイクロコンピュータと
の相違は、図６の実施例ではＩ／Ｏポート７が示されて
いる点と、マイクロプロセッサ１にＩＣカード特有の制
御を可能にするためのシステムコントロールロジック１
６が付加されている点のみである。なお、図６におい
て、３１は＋５Ｖのような電源電圧端子、３２は接地電
位のような電源電圧端子、３３はリセット信号の入力端
子、３４はクロック入力端子、３５はデータ入出力用の
端子であり、ＩＣカードではこれらの端子はカードの表
面に形成される電極に接続される。

【００３４】なお、この実施例では、バスはアドレスバ
ス６ａとデータバス６ｂとに分けて図示してある。一
方、図１，図３，図５の実施例のマイクロコンピュータ
においてはアドレスバスとデータバスを一体に示してあ
る。アドレスバスが存在しないという意味で省略したも
のではない。

【００３５】この場合、ＩＣカード応用システムの最大
消費電流の規格値が上記マイクロプロセッサ１の消費電
力と周辺装置２の消費電力とを加算した値より小さいよ
うなとき、マイクロプロセッサ１と周辺装置２とを択一
的に動作させることにより、上記規格値を満足できる。

【００３６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００３７】上記実施例では、マイクロプロセッサ１と
周辺装置２とを明確に分けて記載したが、特に周辺装置
がコプロセッサのような場合、マイクロプロセッサとコ
プロセッサとを合わせたものをマイクロプロセッサと称
することもある。本発明はその場合も含むものであり、
マイクロプロセッサと周辺装置という構成に限定される
ものでないことはいうまでもない。

【００３８】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００３９】すなわち、トータルの最大消費電流を低減
可能であるとともに、最大消費電流を低減するか性能を
優先するか任意に設定可能な汎用性もしくは柔軟性の高
いマイクロコンピュータを実現することができる。

【図面の簡単な説明】

【図１】本発明に係るマイクロコンピュータの一実施例
を示すブロック図である。

【図２】図１の実施例のマイクロコンピュータにおける
マイクロプロセッサが周辺装置に動作開始を指令する際
におけるマイクロコンピュータ内の各種信号のタイミン
グと消費電流波形を示すタイムチャートである。

【図３】図１の実施例における周辺装置の一例として演
算用コプロセッサの構成例を示すブロック図である。

【図４】図１の実施例におけるクロックなしのラッチが
可能なレジスタの構成例を示す回路図である。

【図５】本発明に係るマイクロコンピュータの第２の実
施例を示すブロック図である。

【図６】本発明に係るマイクロコンピュータをＩＣカー
ド用チップに適用した場合における実施例を示すブロッ
ク図である。

【図７】本発明に先立って本発明者が検討したマイクロ
コンピュータの一例を示すブロック図である。

【図８】図７のマイクロコンピュータにおいてマイクロ
プロセッサが周辺装置に動作開始を指令する際における
マイクロコンピュータ内の各種信号のタイミングと消費
電流波形を示すタイムチャートである。

【図９】図７のマイクロコンピュータにおいてマイクロ
プロセッサが周辺装置に動作開始を指令する際の動作手
順を示すフローチャートである。

【符号の説明】

１ マイクロプロセッサ ２ 周辺装置 ３ クロック発生回路 ４ ＲＯＭ（読み出し専用メモリ） ５ ＲＡＭ（随時読み出し書き込み可能なメモリ） ６ バス ６ａ アドレスバス ６ｂ データバス １１ 命令レジスタ １２ 命令デコーダ １３ マイクロＲＯＭ １４ 実行ユニット １５ スリープフラグ ２１ 周辺装置動作フラグ ２２ ＡＮＤゲート ２３ 割込みフラグ ２３ｂ 割込み許可フラグ ２３ｃ インバータ ２３ｄ ＡＮＤゲート ２４ａ，２４ｂ，２４ｃ データレジスタ ２５ 演算ユニット ２６ 制御部 ２７ コントロールレジスタ ２８ 動作モードフラグ ２９ ＯＲゲート ３１，３２ 電源電圧端子 ３３ リセット信号入力端子 ３４ クロック入力端子 ３５ データ入出力端子

Claims (6)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサと、周辺装置と、マ
   イクロプロセッサに供給されるクロックおよび周辺装置
   に供給されるクロックを発生するクロック発生回路とを
   備えたマイクロコンピュータにおいて、上記クロック発
   生回路はマイクロプロセッサに供給されるクロックと周
   辺装置に供給されるクロックとを相補的に発生するよう
   に制御されることを特徴とするマイクロコンピュータ。
2. 【請求項２】 上記マイクロプロセッサが所定の命令を
   実行することによってセットされる第１のフラグおよび
   第２のフラグと第１のフラグおよび第２のフラグの状態
   の論理積をとる論理手段とを備え、上記第１のフラグが
   セットされると上記クロック発生回路がマイクロプロセ
   ッサに供給されるクロックを停止するとともに、上記第
   １のフラグおよび第２のフラグが共にセット状態にある
   ことを上記論理手段が検出したときに上記クロック発生
   回路が上記周辺装置に供給されるクロックの発生を開始
   することを特徴とする請求項１に記載のマイクロコンピ
   ュータ。
3. 【請求項３】 上記周辺装置は、上記マイクロプロセッ
   サが所定の命令を実行することによってセットされる第
   ３のフラグと、上記第２のフラグの反転値と上記第３の
   フラグの状態との論理積をとる論理手段とを備え、上記
   第３のフラグがセットされている状態で上記第２のフラ
   グがリセットされたときに上記第１のフラグがリセット
   されるように構成されてなることを特徴とする請求項１
   または２に記載のマイクロコンピュータ。
4. 【請求項４】 上記クロック発生回路がマイクロプロセ
   ッサに供給されるクロックと周辺装置に供給されるクロ
   ックとを相補的に発生するか同時に発生可能にすること
   を指示する動作モード設定手段を備えてなることを特徴
   とする請求項１、２または３に記載のマイクロコンピュ
   ータ。
5. 【請求項５】 上記動作モード設定手段は周辺装置は上
   記マイクロプロセッサが所定の命令を実行することによ
   ってセットされるフラグであることを特徴とする請求項
   ４に記載のマイクロコンピュータ。
6. 【請求項６】 上記クロック発生回路は外部から基本と
   なるクロックの供給を受けてそのクロックを直接または
   分周してマイクロプロセッサに供給されるクロックおよ
   び周辺装置に供給されるクロックをそれぞれ発生するこ
   とを特徴とする請求項１、２、３、４または５に記載の
   マイクロコンピュータ。