JPH0443418A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロコンピュータ技術さらには内部レジ
スタのイニシャライズ方式に適用し、て特に有効な技術
に関し、例えばリフレッシュコントローラ内蔵のマイク
ロコンピュータに利用して有効な技術に関する。

［従来の技術］ 従来、マイクロコンピュータの高機能に伴い、ＤＭＡ　
（ダイレクト・メモリ・アクセス）転送制御を行うＤＭ
Ａコントローラや外部もしくは内部のダイナミックＲＡ
Ｍに対するリフレッシュアドレスを出力するリフレッシ
ュコントローラ等を内蔵したマイクロコンピュータが提
供されるようになってきている。

一方、マイクロコンピュータは、一般に内部状態を示す
ステータスレジスタや動作モードや制御態様を指定する
コントロールレジスタ等を備えており、従来のマイクロ
コンピュータは、リセット時にイニシャライズによって
これらのレジスタの内容がある初期状態に一義的に設定
されるようになっていた（■日立製作所　半導体事業部
、昭和６３年１２月発行、ｒＨ８１５３２ハード−ウェ
アマニュアル」第１２頁参照）。

［発明が解決しようとする課題］ 本発明者らは、マイクロコンピュータ製品の多様化を図
るため、リフレッシュコントローラ内蔵のマイクロコン
ピュータを開発することとなり、その評価方法について
検討した。

その結果、リフレッシュコントローラ内蔵のマイクロコ
ンピュータにあっては、マイクロプロセッサ以外にリフ
レッシュコントローラもバスマスタとなるため、マイク
ロプロセッサの動作中リフレッシュコントローラによっ
て突然リフレッシュサイクルが挿入されてしまうことが
ある。そのため、リフレッシュコントローラを有する点
のみが異なり他の構成は全く同一である２種類のマイク
ロコンピュータを開発する場合においても、同一のテス
トパターンを用いて評価することができず、別々のテス
トパターンを作成しなければならないという不都合があ
ることを見出した。

本発明の目的は、リフレッシュコントローラを内蔵する
マイクロコンピュータとそれを内蔵しない同一アーキテ
クチャを持つマイクロコンピュータを、同一のテストパ
ターンを用いて評価できるようにし、これによって開発
期間の短縮およびコストの低減を図ることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、セット状態とリセット状態を制御信号によっ
て切換え可能なフリップフロップを用いてコントロール
レジスタを構成するとともに、所定の外部端子の状態に
応じてリセット信号によって上記コントロールレジスタ
を別々の異なる初期状態にイニシャライズするようにし
たものである。

［作用コ 上記した手段によれば、例えばリフレッシュコントロー
ラ内蔵のマイクロコンピュータにおいて、通常の動作モ
ードではリフレッシュコントローラが本来の機能を実行
し、テストモードではリフレッシュコントローラが機能
しないようにコントロールレジスタをそれぞれイニシャ
ライズさせることで、リフレッシュコントローラを内蔵
するマイクロコンピュータとそれを内蔵しない同一アー
キテクチャを持つマイクロコンピュータを、同一のテス
トパターンを用いて評価できるようにするという上記目
的を達成することができる。

［実施例コ 第１図は本発明をリフレッシュコントローラ内蔵のマイ
クロコンピュータに適用した場合の一実施例が示されて
いる。

特に制限されないが、図中−点鎖線Ａで囲まれた各回路
ブロックは単結晶シリコン基板のような一個の半導体チ
ップ上において形成される。

同図において、符号ＣＰＵで示されているのは、プログ
ラムカウンタや命令レジスタ、命令デコーダ等からなる
制御部と、演算論理ユニットやレジスタ、アキュームレ
ータ等からなる実行ユニットを備えたマイクロプロセッ
サである。このマイクロプロセッサＣＰＵは、内部アド
レスバスＡＤＢと内部データバスＤＴＢを介して入出力
ポートＩ１０に接続されており、アドレスバスＡＤＢを
介して外部へ命令フェッチアドレスを出力して外部のプ
ログラムＲＯＭから命令コードを読み出してデータバス
ＤＴＢを介して命令レジスタを取り込み、これを解読し
て所定の演算やデータ転送等の処理を実行する。

また、符号ＲＦＣで示されているのはリフレッシュコン
トローラで、このリフレッシュコントローラは、リフレ
ッシュアドレスを発生するアドレスカウンタＡＣＴやリ
フレッシュの周期等を設定するためのコントロールレジ
スタＣＴＲを備えている。このリフレッシュコントロー
ラＲＦ　Ｃは、コントロールレジスタＣＴＲの設定状態
に応じてアドレスカウンタＡＣＴを制御してリフレッシ
ュアドレスを生成し、所定のタイミングでマイクロプロ
グラムＣＰＵの動作を停止さて、バス占有権を獲得して
からアドレスバスＡＤＢ上にリフレッシュアドレスを出
力する。このリフレッシュアドレスは入出力ボートＩ１
０を介して外部のダイナミックＲＡ　Ｍに供給され、こ
れをリフレッシュさせる。

さらに、符号ＭＤＣで示されているのは、モード設定回
路で、このモード設定回路ＭＤＣは外部端子Ｍ１〜Ｍ３
の設定状態に応じて動作モードを判定し、対応するモー
ド制御信号をマイクロプロセッサＣＰＵに送ってその動
作モードを決定する。

マイクロプロセッサＣＰｔＪの動作モードとしては、異
なる大きさのアドレス空間を認識して動作したり、入出
力ボートＩ１０を介して外部から供給されるテストパタ
ーンに基づいて動作するテストモード等がある。

なお、ＲＥＳで示されているのは、システムリセット信
号ｒが入力されるリセット端子であり、このリセット信
号ｒが入ってくると、内部のフラグやカウンタ（図示省
略）がクリアされ、レジスタ類が初期状態にイニシャラ
イズされる。

この実施例では、上記リフレッシュコントローラＲＦＣ
内のコントロールレジスタＣＴＲが、第３図に示すよう
なセット／リセット端子材のフリップフロップで構成さ
れ、このフリップフロップのセット／リセット端子Ｓ／
Ｒに上記リセット信号ｒを入力させることで、初期状態
を設定できる。

しかも、この実施例のフリップフロップは、制御端子Ｃ
を備えており、この制御端子Ｃへの入力信号を変えるこ
とで、上記セット／リセット端子Ｓ／Ｒをセット端子ま
たはリセット端子のいずれかに任意に指定できるように
なっている。

第３図のフリップフロップの構成を詳細に説明すると、
このフリップフロップは初段に２つのＮ○ＲゲートＧｌ
、Ｇ２が設けられ、各ＮＯＲゲートＧｌ、Ｇ２の一方の
入力端子に上記セット／リセット端子Ｓ／Ｒからの信号
が供給され、ＮＯＲゲートＧｌ、Ｇ２の他方の入力端子
には上言ｅ制御端子Ｃからの入力信号とそれをインバー
タＩＮＩで反転した信号が供給されるように構成されて
いる。そして、上記ＮＯＲゲートＧｌ、Ｇ２の出力信号
が、入出力端子が互いに交差結合された２つの３人力Ｎ
ＯＲゲートＧ３．Ｇ４の第２の入力端子に供給される。

また、上記３人力ＮＯＲゲートＧ３．Ｇ４の第３の入力
端子には、ＡＮＤゲートＧ５．Ｇ６の出力信号が入力さ
れるように構成されている。このＡＮＤゲーｈＧ５．Ｇ
６の一方の入力端子はイネーブル端子Ｅからの信号が共
通に入力さ、ＡＮＤゲートＧ５．Ｇ６の他方の入力端子
にはデータ端子りからの入力信号とそれをインバータＩ
Ｎ２で反転した信号が入力される。さらに、このフリッ
プフロップの保持状態は、インバータＴＮ３を介して出
力端子Ｑより出力される。

上記フリップフロップは、制御端子Ｃの状態に応じて端
子Ｓ／Ｒがセットまたはリセット端子に変化するととも
に、イネーブル端子Ｅがハイレベルにされるとデータ端
子りからのデータの書込みが可能にされる。

この実施例のマイクロコンピュータでは、上記フリップ
フロップのセット／リセット端子Ｓ／Ｒに、外部リセッ
ト端子ＲＥＳからのシステムリセット信号ｒが、また制
御端子Ｃにモード指定回路ＭＤＣからモード指定信号ｍ
が、そしてイネーブル端子ＥにはマイクロプロセッサＣ
ＰＵからイネーブル信号ｅがそれぞれ供給されるように
構成される。データ端子りはデータバスＤＴＢ上の信号
線に、また出力端子ＱアドレスカウンタＡＣＴもしくは
マイクロプロセッサに接続される。

これによって、例えば通常動作モードではモード設定回
路ＭＤＣからのモード指定信号ｒｎがハイレベルにされ
ていたものが、テストモードでモード指定信号ｍがロウ
レベルにされると、通常動作モードでリセット信号ｒ（
ロウレベル）の入力により出力ハイ状態に初期設定され
ていたフリップフロップが、テストモードではリセット
信号ｒの入力によって初期状態がロウレベルに設定され
るようになる。

このように、第３図の実施例のフリップフロップでは、
ＮＯＲゲートＧ３とＧ４からなるラッチ回路の前段に、
同じ＜ＮＯＲゲートＧ］と０２とからなるマルチプレク
サを設け、このマルチプレクサを制御端子Ｃの入力信号
によって切り替えることでセット／リセット端子Ｓ／Ｒ
に入力された信号をラッチ回路のセット側またはリセッ
ト側へ振り分けて初期状態を変えられるようになってい
る。

上記実施例のフリップフロップの代わりに第４図に示す
ように、ＮＯＲゲートＧ３とＧ４とからなるラッチ回路
の後段に、ＮＯＲゲートＧｌ、Ｇ２およびそれらの出力
信号を入力とするＮＯＲゲートＧｏからなるマルチプレ
クサを設け、内部設定状態は同一であっても、制御端子
Ｃへの入力信号（ｍ）に応じて出力値を変えて出力でき
るように構成してもよい。

第３図および第４図の実施例では、ラッチ回路とマルチ
プレクサとで初期設定可変なフリップフロップを構成し
ているが、第５図に示すようにラッチ回路部分のイネー
ブル端子Ｅに、イネーブル信号ｅとリセット信号ｒとの
論理和をとった信号を、またラッチ部のデータ端子りに
ライトデータｄとモード指定信号ｍとの論理和をとった
信号を入れ、モード指定信号ｍをライトデータとして扱
うようにした簡易なフリップフロップを用いることも可
能である。

第２図には、上記フリップフロップにより構成されたリ
フレッシュコントローラＲＦＣ内のコントロールレジス
タＣＴＲのビット構成例が示されている。

すなわち、この実施例のコントロールレジスタＣＴＲは
、リフレッシュコントローラを動作させるか停止状態に
させるかすなわちリフレッシュアドレスを出力させるか
否かを指定するためのイネーブルビットＥＮと、リフレ
ッシュの間隔即ち周期を指定するためのビットＣＹＩ〜
ＣＹ３と、リフレッシュのサイクルタイムすなわちリフ
レッシュアドレスを出力すべきサイクル数を指定するビ
ットＣＮＩ、ＣＮ２と、リフレッシュサイクルの直前に
プリチャージのためのサイクルを挿入子べきか否か指定
するビット△ＳＷと、擬似スタテツィクＲＡＭをリフレ
ッシュするためのパルスを出力するか否か指定するため
のビットＰＳＲとにより構成されている。

第１図の実施例のマイクロプロセッサでは、上記リフレ
ッシュイネーブルビットＥＮが“′ｌ″に設定されてい
ると、リフレッシュコントローラＲＦＣは他のビットＡ
ＳＷ−ＣＹの状態に対応してアドレスカウンタＡＣＴを
動作させる。

一方、リフレッシュイネーブルビットＥＮが“ＯＩ＋に
設定されていると、リフレッシュコントローラＲＦＣは
アドレスカウンタＡＣＴの計数動作を停止させるととも
に、カウンタの値をアドレスバスＡＤＢ上へ出力するた
めのトライステートバッファ（図示省略ンを出力ハイイ
ンピーダンス状態にさせるようになっている。

なお、上記実施例では、リフレッシュコントローラＲＦ
Ｃ内のコントロールレジスタＣＴＲの全ビットが第３図
もしくは第４図に示すような初期状態を可変可能なフリ
ップフロップによって構成されていると説明したが、少
なくともリフレッシュイネーブルビットＥＮのみ第３図
または第４図のようなフリップフロップで構成されてい
ればよく、他のビットはイニシャライズによってセット
またはリセット状態に一義的に設定されるフリップフロ
ップで構成されていてもよい。

以上説明したように上記実施例は、セット状態とリセッ
ト状態を制御信号によって切換え可能なフリップフロッ
プを用いてコントロールレジスタを構成するとともに、
所定の外部端子の状態に応じてリセット信号によって上
記コントロールレジスタを別々の異なる初期状態にイニ
シャライズするようにしたので、例えばリフレッシュコ
ントローラ内蔵のマイクロコンピュータにおいて、通常
の動作モードではリフレッシュコントローラが本来の機
能を実行し、テストモードではリフレッシュコントロー
ラが機能しないようにコントロールレジスタをそれぞれ
イニシャライズさせることで、リフレッシュコントロー
ラを内蔵するマイクロコンピュータとそれを内蔵しない
同一アーキテクチャを持つマイクロコンピュータを、同
一のテストパターンを用いて評価できるようになる。

また、リセット信号によって設定される初期状態をセッ
ト状態またはリセット状態のいずれかに指定するため制
御端子の他に外部から内容を書換え可能にするためのイ
ネーブル端子を持つフリップフロップによってリフレッ
シュコントローラ内のコントロールレジスタを構成して
いるので、マイクロプロセッサがシステムの立ち上がり
時にプログラムでコントロールレジスタの値を書き換え
て、そのシステムに使用しているダイナミックＲＡＭに
最適のリフレッシュ動作を実行させたり、ダイナミック
ＲＡＭを持たないシステムではリフレッシュ動作を行な
わないように設定することができるようになる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例ではリ
フレッシュコントローラを内蔵したマイクロコンピュー
タに適用したものについて説明したが、この発明はＤＭ
Ａコントローラその他マイクロプログラム以外のバスマ
スタとなるモジュールを内蔵したマイクロコンピュータ
でユーザ公開状態と非公開状態でレジスタの初期状態を
変えたい場合に広く適用することができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるリフレッシュコント
ローラ内のコントロールレジスタに適用したものについ
て説明したが、この発明はそれに限定されるものでなく
、マイクロプログラムおよびその周辺コントローラ内の
コントロールレジスタあるいはステータスレジスタ等に
利用することができる。

［発明の効果コ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、リフレッシュコントローラを内蔵するマイク
ロコンピュータとそれを内蔵しない同一アーキテクチャ
を持つマイクロコンピュータを、同一のテストパターン
を用いて評価できるようになり、これによって開発期間
を短縮し、コストを低減させることができる。

【図面の簡単な説明】

第１図は本発明をリフレッシュコントローラ内蔵のマイ
クロコンピュータに適用した場合の一実施例を示すブロ
ック図、 第２図はそのリフレッシュコントローラ内のコントロー
ルレジスタのビット構成例を示す図、第３図はコントロ
ールレジスタを構成するフリップフロップの一例を示す
回路構成図、第４図はコントロールレジスタを構成する
フリップフロップの他の例を示す回路構成図、第５図は
コントロールレジスタを構成するフリップフロップのさ
らに他の例を示す回路構成図である。 ＣＰＵ・・・・マイクロプロセッサ、ＲＦＣ・・・・リ
フレッシュコントローラ、ＡＤＢ・・・・内部アドレス
バス、ＤＴＢ・・・・内部データバス、ＥＮ・・・・リ
フレッシュイネーブルビット。 第１図 ／Ａ 第２図 ＴＲ

Claims (1)

1. 【特許請求の範囲】 １、リセット信号によって設定される初期状態が制御信
   号によって変更可能なフリップフロップによって構成さ
   れたレジスタを備え、上記初期状態が、所定の外部端子
   の状態に応じて変更されるように構成されてなることを
   特徴とするデータ処理装置。 ２、上記レジスタはリフレッシュコントローラ内のコン
   トロールレジスタであって、上記外部端子は動作モード
   設定端子である請求項１記載のデータ処理装置において
   、ユーザ公開状態と非公開状態とで上記フリップフロッ
   プの初期状態を変更するようにしたことを特徴とするデ
   ータ処理装置。 ３、上記フリップフロップは、ラッチ回路部とその入力
   信号または出力信号を切換えて伝達するマルチプレクサ
   とにより構成されてなることを特徴とする請求項１また
   は２記載のデータ処理装置。