KR100305879B1 - 마이크로컴퓨터 - Google Patents
마이크로컴퓨터 Download PDFInfo
- Publication number
- KR100305879B1 KR100305879B1 KR1019980004291A KR19980004291A KR100305879B1 KR 100305879 B1 KR100305879 B1 KR 100305879B1 KR 1019980004291 A KR1019980004291 A KR 1019980004291A KR 19980004291 A KR19980004291 A KR 19980004291A KR 100305879 B1 KR100305879 B1 KR 100305879B1
- Authority
- KR
- South Korea
- Prior art keywords
- user
- test
- rom
- ram
- mode
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
본 발명은 마이크로 컴퓨터에 관한 것으로, 테스트 모드에서 소정의 테스트 벡터를 사용자 램에 저장하고, 중앙처리장치가 사용자 롬을 비활성화시켜서 사용자 모드의 동작을 중지시킨 다음 사용자 램에 저장되어 있는 테스트 벡터를 이용하여 소정의 테스트 프로그램을 수행하며, 테스트 모드가 완료되면 사용자 롬을 활성화시켜서 사용자 모드로 전환시키도록 이루어져서, 별도의 테스트 롬을 구비하지 않고서, 테스트 모드에서 기존의 사용자 램을 테스트용 프로그램을 저장하는 저장수단으로 사용함으로써 칩의 레이아웃 면적을 감소시키는 효과를 제공한다.
Description
본 발명은 마이크로 컴퓨터(MCU, MicroComputer Unit)에 관한 것으로, 특히 소정의 테스트 벡터를 이용한 테스트 프로그램을 수행함으로써 시스템이 정상적으로 동작하는지를 검사할 수 있는 마이크로 컴퓨터에 관한 것이다.
마이크로 컴퓨터는 중앙처리장치(CPU)와 입출력 장치, 기억장치가 하나의 칩에 형성된 통합 시스템의 형태를 갖는다. 기억장치로는 사용자 영역의 램(RAM)과 롬(ROM)이 있으며, 이와 별도로 테스트용 롬이 마련된다. 사용자 롬에는 중앙처리장치가 마이크로 컴퓨터 전체를 제어하는데 필요한 프로그램이 저장된다. 사용자 램은 일반적인 주기억장치로서, 이곳에는 프로그램을 수행하면서 발생하는 여러 가지 데이타를 저장하거나, 사용자 롬에 저장되어 있는 프로그램 데이타 등을 일부 보관함으로써 중앙처리장치가 프로그램을 보다 빠르게 액세스하도록 한다. 테스트 롬은 테스트를 수행하는데 필요한 테스트 벡터(또는 테스트용 프로그램)가 저장된다. 마이크로 컴퓨터가 정상적으로 동작하는지를 검사하고자 할 때 이 테스트 롬에 저장되어 있는 테스트 벡터를 이용하여 테스트를 실시한다.
이와 같은 종래의 마이크로 컴퓨터의 블록도를 도 1에 나타내었다. 도 1의 마이크로 컴퓨터(10)에는 데이타 버스 및 어드레스 버스에 의해 상호 유기적으로 연결된 중앙처리장치(11)와 두 개의 롬(12)(13), 램(14)을 나타내었다. 두 개의 롬(12)(13)은 각각 사용자 롬(12)과 테스트 롬(13)으로 구분된다.
사용자 롬(12)과 테스트 롬(13)에서 출력되는 데이타(또는 프로그램)는 트라이스테이트 버퍼(15)(16)를 통해 각각 데이타 버스에 전달된다. 이 두 개의 트라이스테이트 버퍼(15)(16)는 테스트 인에이블 신호(/TEST)에 의해 스위칭되며, 상보 동작한다. 이 테스트 인에이블 신호(/TEST)는 액티브 로우 신호로서, 하이레벨일 때 트라이스테이트 버퍼(15)를 턴 온시켜서 사용자 롬(12)에서 데이타 버스로 향하는 데이타 전송 경로가 형성되도록 한다. 반대로 테스트 인에이블 신호(/TEST)가 로우레벨일 때 트라이스테이트 버퍼(16)를 턴 온시켜서 테스트 롬(13)에서 데이타 버스로 향하는 데이타 전송 경로가 형성되도록 한다.
중앙처리장치(11)는 정상적으로 프로그램을 수행하는 사용자 모드와 테스트용 프로그램을 수행하는 테스트 모드에 필요한 각각의 어드레스를 발생시킨다. 이 어드레스는 어드레스 버스를 통하여 사용자 롬(12)과 테스트 롬(13), 사용자 램(14) 모두에 전달된다.
이와 같은 종래의 마이크로 컴퓨터는 상술한 바와 같이 사용자 롬과는 별도의 테스트 롬을 구비하기 때문에 이 테스트 롬으로 인하여 칩의 레이아웃 면적이 증가하는 문제가 있다.
따라서 본 발명은 별도의 테스트 롬을 구비하지 않고, 테스트 모드에서 기존의 사용자 램을 테스트용 프로그램을 저장하는 저장수단으로 사용함으로써 칩의 레이아웃 면적을 감소시키는데 그 목적이 있다.
도 1은 종래의 마이크로 컴퓨터를 나타낸 블록도.
도 2는 본 발명에 따른 마이크로 컴퓨터를 나타낸 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 20 : 마이크로 컴퓨터 11, 21 : 중앙처리장치
12, 28 : 사용자 롬 13 : 테스트 롬
14, 29 : 사용자 램 22 : 제어부
23 : 데이타 디코더 24 : 올드 프로그램 카운터
25 : 뉴 프로그램 카운터 33 : 어드레스 디코더
36, 37 : 앤드 게이트
15, 16, 26, 27, 30, 31, 32, 34, 35 : 트라이스테이트 버퍼
본 발명은 테스트 모드에서 소정의 테스트 벡터를 사용자 램에 저장하고, 중앙처리장치가 사용자 롬을 비활성화시켜서 사용자 모드의 동작을 중지시킨 다음 사용자 램에 저장되어 있는 테스트 벡터를 이용하여 소정의 테스트 프로그램을 수행하며, 테스트 모드가 완료되면 사용자 롬을 활성화시켜서 사용자 모드로 전환시키도록 이루어진다.
이와 같이 이루어진 본 발명의 바람직한 실시예를 도 2를 참조하여 설명하면 다음과 같다. 도 2는 본 발명에 따른 마이크로 컴퓨터를 나타낸 블록도이다. 도 2에서 참조번호 10으로 나타낸 블록은 중앙처리장치로서 제어부(22)와 데이타 디코더(23), 프로그램 카운터(24)(25) 등을 포함하여 구성된다.
프로그램 카운터(24)(25)는 모두 두 개가 구비되는데 올드 프로그램 카운터(24)와 뉴 프로그램 카운터(25)가 그것이다. 올드 프로그램 카운터(24)는 사용자 롬(28) 영역의 프로그램 카운트 값을 발생시키며, 뉴 프로그램 카운터(25)는 테스트 모드에서 사용자 램(29) 영역의 프로그램 카운트 값을 발생시킨다. 데이타 디코더(23)는 데이타 버스에 실리는 데이타를 디코딩하여 제어부(22)에 전달한다. 데이타 디코더(23)와 데이타 버스 사이에는 트라이스테이트 버퍼(34)가 연결된다. 이 트라이스테이트 버퍼(34)는 데이타 버스에서 데이타 디코더(23)로 향하는 데이타 전송경로를 스위칭 하며, 그 스위칭 동작은 제어부(22)에 의해 제어된다.
사용자 롬(28)과 사용자 램(29)은 모두 어드레스 버스를 통하여 전달되는 어드레스로 지정된 데이타를 출력한다. 사용자 롬(28)에서 출력되는 데이타는 트라이스테이트 버퍼(30)를 통하여 데이타 버스에 전달되며, 사용자 램(29)에서 출력되는 데이타는 트라이스테이트 버퍼(32)를 통하여 데이타 버스에 전달된다. 데이타 버스에 실린 데이타는 트라이스테이트 버퍼(31)를 통하여 사용자 램(31)에 전달된다.
이와 같이 사용자 롬(28) 및 사용자 램(29)과 데이타 버스 사이를 스위칭하는 세 개의 트라이스테이트 버퍼(30)(31)(32)의 스위칭 동작은 테스트 인에이블 신호(/TEST)와 디코딩된 어드레스에 의해 제어된다.
칩(마이크로 컴퓨터 20) 외부로부터 입력되는 테스트 인에이블 신호(/TEST)는 액티브 로우 신호이다. 따라서 테스트 인에이블 신호(/TEST)가 로우레벨로 활성화될 때 마이크로 컴퓨터가 사용자 모드에서 테스트 모드로 전환된다. 이 테스트 인에이블 신호(/TEST)는 칩 내부에서 여러 가지 제어 동작에 관여한다. 먼저 테스트 인에이블 신호(/TEST)는 로우레벨일 때 트라이스테이트 버퍼(35)를 턴 온시켜서 입력포트(P)를 통하여 입력되는 테스트 벡터가 데이타 버스에 전달되도록 한다.
또한 테스트 인에이블 신호(/TEST)는 두 개의 앤드 게이트(36)(37)에도 입력된다. 이 두 개의 앤드 게이트(36)(37)에는 테스트 인에이블 신호(/TEST) 이외에 어드레스 디코더(33)에서 출력되는 신호도 입력되며, 특히 앤드 게이트(36)에는 중앙처리장치(21)에서 출력되는 데이타 리드신호도 입력된다. 어드레스 디코더(33)는 어드레스 버스의 어드레스를 디코딩한다.
이 두 개의 앤드 게이트(31)(32)의 출력신호는 상술한 세 개의 트라이스테이트 버퍼(30)(31)(32)를 스위칭한다. 트라이스테이트 버퍼(30)는 앤드 게이트(36)의 출력신호가 하이레벨일때 턴 온되어 사용자 롬(28)의 데이타가 데이타 버스에 전달되도록 한다. 두 개의 트라이스테이트 버퍼(31)(32)는 앤드 게이트(37)의 출력신호에 의해 스위칭 되며, 상보 동작한다. 즉, 앤드 게이트(37)의 출력신호가 로우레벨이면 트라이스테이트 버퍼(31)가 턴 온되어 데이타 버스에 실려있는 데이타가 사용자 램(29)으로 입력된다. 반대로 하이레벨이면 또 다른 트라이스테이트 버퍼(32)가 턴 온되어 사용자 램(29)의 데이타가 데이타 버스로 출력된다.
본 발명에 따른 마이크로 컴퓨터의 테스트 모드는 다음과 같이 동작한다. 테스트 모드에서는 테스트 인에이블 신호(/TEST)가 로우레벨이므로 앤드 게이트(36)에서는 로우레벨의 신호가 출력된다. 따라서 트라이스테이트 버퍼(30)가 턴 오프되어 사용자 롬(28)의 데이타는 데이타 버스로 출력되지 못한다.
테스트 인에이블 신호(/TEST)가 로우레벨일 때 앤드 게이트(37) 역시 로우레벨의 신호를 출력하기 때문에 트라이스테이트 버퍼(32)는 턴 오프되지만, 다른 트라이스테이트 버퍼(31)는 턴 온되어 데이타 버스의 데이타가 사용자 램(29)으로 입력된다. 데이타 버스에는 테스트 벡터가 실려있으므로, 이 테스트 벡터가 트라이스테이트 버퍼(31)를 통해 사용자 램(29)에 입력된다.
중앙처리장치(21)의 제어부(22)는 데이타 디코더(23)의 출력신호(디코딩된 테스트 벡터)에 따라 올드 프로그램 카운터(24)의 카운트 값과 뉴 프로그램 카운터(25)의 카운트 값이 선택적으로 출력되도록 한다. 테스트 모드를 수행하기 위해서는 뉴 프로그램 카운터(25)의 카운트 값이 요구되므로 트라이스테이트 버퍼(26)를 턴 온시킨다. 따라서 뉴 프로그램 카운터(25)의 카운트 값이 어드레스 버스에 실리고, 사용자 램(29)은 이 어드레스로 지정된 테스트 벡터를 데이타 버스로 출력한다. 중앙처리장치(20)는 이 테스트 벡터를 사용하여 소정의 테스트 동작을 진행시킨다.
테스트 동작이 모두 완료되면 제어부(22)는 뉴 프로그램 카운터(25)를 비활성화시키고 대신 올드 프로그램 카운터(24)를 활성화시킨다. 테스트 모드가 아닌 사용자 모드이므로 테스트 인에이블 신호(/TEST)가 하이레벨이다. 따라서 두 개의 앤드 게이트(36)(37)에서는 모두 하이레벨의 신호가 출력된다. 이 때문에 두 개의 트라이스테이트 버퍼(30)(32)가 턴 온되어 사용자 롬(28)의 데이타를 이용한 사용자 모드의 동작이 가능해진다.
따라서 본 발명은 별도의 테스트 롬을 구비하지 않고, 테스트 모드에서 기존의 사용자 램을 테스트용 프로그램을 저장하는 저장수단으로 사용함으로써 칩의 레이아웃 면적을 감소시키는 효과가 있다.
Claims (1)
- 중앙처리장치와 사용자 램, 사용자 롬을 구비한 마이크로 컴퓨터에 있어서,상기 중앙처리장치는 상기 사용자 롬 영역의 프로그램 카운트 값을 발생시키는 올드 프로그램 카운터와, 상기 테스트 모드에서 상기 사용자 램 영역의 프로그램 카운트 값을 발생시키는 뉴 프로그램 카운터를 포함하며, 상기 사용자 롬은 상기 중앙처리장치가 상기 마이크로 컴퓨터 전체를 제어하는데 필요한 프로그램을 저장하고,상기 사용자 램은 사용자 모드 또는 테스트 모드에서 발생하는 데이타를 저장하거나, 또는 상기 사용자 롬에 저장되어 있는 데이타의 일부 또는 전체를 한시적으로 보관하도록 구성되어 상기 중앙처리장치가 사용자 롬을 비활성화시켜서 사용자 모드의 동작을 중지시킨 다음 상기 사용자 램에 저장되어 있는 테스트 벡터를 이용하여 소정의 테스트 프로그램을 수행하며, 테스트 모드가 완료되면 상기 사용자 롬을 활성화시켜서 상기 사용자 모드로 전환시키는 것을 특징으로 하는 마이크로 컴퓨터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004291A KR100305879B1 (ko) | 1998-02-13 | 1998-02-13 | 마이크로컴퓨터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004291A KR100305879B1 (ko) | 1998-02-13 | 1998-02-13 | 마이크로컴퓨터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990069800A KR19990069800A (ko) | 1999-09-06 |
| KR100305879B1 true KR100305879B1 (ko) | 2001-11-30 |
Family
ID=37530242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980004291A KR100305879B1 (ko) | 1998-02-13 | 1998-02-13 | 마이크로컴퓨터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100305879B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970076269A (ko) * | 1996-05-13 | 1997-12-12 | 문정환 | 내장 테스트 프로그램을 이용한 엠씨유(mcu)의 테스트 방법 |
-
1998
- 1998-02-13 KR KR1019980004291A patent/KR100305879B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970076269A (ko) * | 1996-05-13 | 1997-12-12 | 문정환 | 내장 테스트 프로그램을 이용한 엠씨유(mcu)의 테스트 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990069800A (ko) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5251304A (en) | Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory | |
| US5101498A (en) | Pin selectable multi-mode processor | |
| KR950015083A (ko) | 데이타 처리 시스템, 및 메모리 액세스 제어를 제공하는 방법 | |
| JPH02113492A (ja) | 条件書き込み手段を有するランダム・アクセス・メモリ回路 | |
| JP3226055B2 (ja) | 情報処理装置 | |
| KR960018880A (ko) | 배경 모드에서 투명 동작을 갖는 데이타 처리기 및 그 방법 | |
| US5680632A (en) | Method for providing an extensible register in the first and second data processing systems | |
| KR100305879B1 (ko) | 마이크로컴퓨터 | |
| KR920002661B1 (ko) | 어드레스수식회로 | |
| US5666508A (en) | Four state two bit recoded alignment fault state circuit for microprocessor address misalignment fault generation | |
| US5596717A (en) | Four state token passing alignment fault state circuit for microprocessor address misalignment fault generation | |
| US6003141A (en) | Single chip processor with externally executed test function | |
| JP2544027B2 (ja) | 低消費電力型プログラマブルロジックアレイおよびそれを用いた情報処理装置 | |
| KR910001545A (ko) | Cpu 코어 | |
| JPH10188567A (ja) | メモリ及びマイコン | |
| JPH01124049A (ja) | マイクロプロセッサ | |
| JP3077807B2 (ja) | マイクロコンピュータシステム | |
| KR950025534A (ko) | 인터럽트신호의 멀티플렉싱회로 | |
| KR920001331A (ko) | 프로세서 | |
| CA1317384C (en) | Buffer control circuit for data processor | |
| EP1086417A2 (en) | Method and system for updating user memory in emulator systems | |
| KR0184154B1 (ko) | 원칩 마이크로 컴퓨터 | |
| KR950007107B1 (ko) | 별도의 마이크로프로세서를 포함하는 컴퓨터장치 | |
| KR100206898B1 (ko) | 멀티세트 디램 제어장치 | |
| JP2924512B2 (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |