KR950015083A - 데이타 처리 시스템, 및 메모리 액세스 제어를 제공하는 방법 - Google Patents

데이타 처리 시스템, 및 메모리 액세스 제어를 제공하는 방법 Download PDF

Info

Publication number
KR950015083A
KR950015083A KR1019940027822A KR19940027822A KR950015083A KR 950015083 A KR950015083 A KR 950015083A KR 1019940027822 A KR1019940027822 A KR 1019940027822A KR 19940027822 A KR19940027822 A KR 19940027822A KR 950015083 A KR950015083 A KR 950015083A
Authority
KR
South Korea
Prior art keywords
bits
logical address
predetermined number
transparent
mode
Prior art date
Application number
KR1019940027822A
Other languages
English (en)
Other versions
KR100338446B1 (ko
Inventor
길러모 레빌라 주안
파멭 아트
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR950015083A publication Critical patent/KR950015083A/ko
Application granted granted Critical
Publication of KR100338446B1 publication Critical patent/KR100338446B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

데이타 처리 시스템(10 또는 28) 및 그 방법은 메모리 관리 유닛(MMU 14)을 사용한다. 처리기는 동작의 사용사 모드 및 감시 모드와 같은 두 특권 동작 모드를 갖는다. MMU(14)는 논리 어드레스 변환이 캐시 액세스 및 테이블 워크를 통해 수행되는 제1동작 모드와 제2동작 모드를 갖는다. 제2동작 모드는 제1투명 변환 레지스터(TTR 16), 제2투명 변환 레지스터(TTR 19)또는 디폴트 장소(22)중 한곳으로부터 변환 속성 비트를 제공하는 것을 포함한다. TTR(16 및 18)은 각각 다른 어드레스 공간과 다른 어드레스 메모리 크기를 맵핑할 수 있으며, 디폴트 장소(22)는 TTR(16 및 18)중 한 TTR에 의해 맵핑되지 않는 모든 메모리를 커버한다 디폴트 장소(22)는 프로그램가능하며, 기록 보호를 제공하고, 특권 모드로부터 독립된 속성 비트를 제공한다.

Description

데이타 처리 시스템, 및 메모리 액세스 제어를 제공하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 데이타 처리 시스템을 형성하는 블럭도.
제2도는 본 발명에 따라 또다른 데이터 처리 시스템을 형성하는 블럭도.
제3도는 본 발명에 따라 메모리 액세스 제어를 제공하는 방법의 흐름도.

Claims (3)

  1. 적어도 두 동작 모드인 정규 동작 모드의 제1동작 모드와 디폴트 동작 모드의 제2동작 모드를 갖는 메모리 관리 유닛을 가지며, 데이타 보호를 제공하는 두 특권 모드를 갖는 데이타 처리기에 있어서, 메모리 관리 유닛에 논리 어드레스를 제공하기 위한 데이타 처리기내의 회로와, 메모리 관리 유닛내의 제1 투명 변환 레지스터와, 메모리 관리 유닛내의 제2 투명 변환 레지스터와, 디폴트 동작 모드에서 작용하고, 제1투명 변환 레지스터 및 제2 투명 변환 레지스터 모두에 연결되며, 논리 어드레스의 소정수의 비트를 비교하고, 논리 어드레스의 소정수의 비트가 제1 및 제2 투명 변환 레지스터중 한 레지스터의 소정수의 비트와 동일하다면 제어 신호를 표명하는, 논리 어드레스를 수신하기 위한 비교 회로와, 특권 모드와 관련없이 다수의 속성 비트를 제공하기 위한 출력을 가지며, 다수의 속성 비트를 기억하기 위한, 메모리 관리 유닛내의 디폴트 기억 장소, 및 디폴트 동작 모드에서 작용하며, 제1투명 변환 레지스터로부터 소정수의 속성 비트를 수신하는 제1입력과 제2투명 변환 레지스터로부터 소정수의 속성 비트를 수신하는 제2입력과 특권모드와 관련없이 다수의 속성 비트를 제공하는 출력에 연결된 제3입력을 가지는 선택기 회로로서, 제1입력, 제2입력 또는 제3입력중 한 입력의 비트인 선택기 회로의 출력을 결정하는데 이용되는 제어 신호에 연결되는 상기 선태기 회로를 구비하는 데이타 처리기.
  2. 적어도 두 처리기 특권 동작 모드를 갖는 데이타 처리 시스템에 메모리 액세스 제어를 제공하는 방법에 있어서, 데이타 처리기내의 메모리 관리 유닛에 논리 어드레스를 제공하는 단계와, 논리 어드레스 부분을 제1 투명 변환 레지스터내의 소정수의 비트에 선택적으로 비교하여, 논리 어드레스 부분이 제1 투명 변환 레지스터내의 소정수 비트와 동일하다면 제1제어 신호를 표명하는 단계와, 논리 어드레스 부분을 제2투명 변환 레지스터내의 소정수의 비트에 선택적으로 비교하여, 논리 어드레스 부분이 제 2투명 변환 레지스터내의 소정수의 비트와 동일하다면 제2 제어 신호를 표명하는 단계, 및 제1제어 신호 또는 제2제어 신호중 한 신호에 기초하여, 제1투명 변환 레지스터로부터의 속성 비트, 제2투명 변환 레지스터로부터의 속성 비트 또는 처리기 특권 모드와 관련없이 속성 비트를 제공하는 디폴트 기억장소로부터의 속성비트를 선택하는 단계를 구비하는 메모리 액세스 제어 제공 방법.
  3. 적어도 두 처리기 특권 동작 모드를 갖는 데이타 처리 시스템에 메모리 액세스 제어를 제공하는 방법에 있어서, 데이타 처리기내의 메모리 관리 유닛에 논리 어드레스를 제공하는 단계와, 논리 어드레스 부분을 제1 투명 변환 레지스터내의 소정수의 비트에 비교하여, 논리 어드레스 부분이 소정수 비트와 동일하다면 제어 신호를 표명하는 단계, 및 제어신호에 기초하여, 제1투명 변환 레지스터로부터의 속성 비트, 또는 처리기 특권 모드와 관련없이 속성 비트를 제공하며 데이타 처리기에 연결된 다수 메모리 장소에 대하여 기록 액세스 허용을 제어하는 적어도 하나의 비트를 포함하는 디폴트 기억장소로 부터의 속성비트를 선택하는 단계를 구비하는 메모리 액세스 제어 제공 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940027822A 1993-11-09 1994-10-28 메모리액세스제어를제공하는방법및데이타처리시스템 KR100338446B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US149,496 1993-11-09
US08/149,496 US5623636A (en) 1993-11-09 1993-11-09 Data processing system and method for providing memory access protection using transparent translation registers and default attribute bits

Publications (2)

Publication Number Publication Date
KR950015083A true KR950015083A (ko) 1995-06-16
KR100338446B1 KR100338446B1 (ko) 2002-09-27

Family

ID=22530550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027822A KR100338446B1 (ko) 1993-11-09 1994-10-28 메모리액세스제어를제공하는방법및데이타처리시스템

Country Status (4)

Country Link
US (1) US5623636A (ko)
EP (1) EP0656592B1 (ko)
JP (1) JPH07191903A (ko)
KR (1) KR100338446B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5842225A (en) * 1995-02-27 1998-11-24 Sun Microsystems, Inc. Method and apparatus for implementing non-faulting load instruction
JP3082701B2 (ja) * 1997-03-14 2000-08-28 日本電気株式会社 メモリ保護装置およびメモリ保護方法
GB2325061B (en) * 1997-04-30 2001-06-06 Advanced Risc Mach Ltd Memory access protection
US5987557A (en) * 1997-06-19 1999-11-16 Sun Microsystems, Inc. Method and apparatus for implementing hardware protection domains in a system with no memory management unit (MMU)
US6516395B1 (en) 1997-11-20 2003-02-04 Advanced Micro Devices, Inc. System and method for controlling access to a privilege-partitioned address space with a fixed set of attributes
US6154818A (en) * 1997-11-20 2000-11-28 Advanced Micro Devices, Inc. System and method of controlling access to privilege partitioned address space for a model specific register file
US6594701B1 (en) 1998-08-04 2003-07-15 Microsoft Corporation Credit-based methods and systems for controlling data flow between a sender and a receiver with reduced copying of data
US6321276B1 (en) 1998-08-04 2001-11-20 Microsoft Corporation Recoverable methods and systems for processing input/output requests including virtual memory addresses
US6233667B1 (en) * 1999-03-05 2001-05-15 Sun Microsystems, Inc. Method and apparatus for a high-performance embedded memory management unit
US6282626B1 (en) * 1999-07-15 2001-08-28 3Com Corporation No stall read access-method for hiding latency in processor memory accesses
US6754784B1 (en) * 2000-02-01 2004-06-22 Cirrus Logic, Inc. Methods and circuits for securing encached information
US6629187B1 (en) * 2000-02-18 2003-09-30 Texas Instruments Incorporated Cache memory controlled by system address properties
US7185183B1 (en) 2001-08-02 2007-02-27 Mips Technologies, Inc. Atomic update of CPO state
US7181600B1 (en) * 2001-08-02 2007-02-20 Mips Technologies, Inc. Read-only access to CPO registers
US7634638B1 (en) * 2002-10-22 2009-12-15 Mips Technologies, Inc. Instruction encoding for system register bit set and clear
US20060070077A1 (en) * 2004-09-30 2006-03-30 Microsoft Corporation Providing custom product support for a software program
US7818625B2 (en) * 2005-08-17 2010-10-19 Microsoft Corporation Techniques for performing memory diagnostics
CN100426264C (zh) * 2005-10-19 2008-10-15 联发科技股份有限公司 存取一存储器的方法与相关的微处理器系统
KR20110124992A (ko) 2010-05-12 2011-11-18 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 시스템
US9323533B2 (en) * 2011-12-29 2016-04-26 Intel Corporation Supervisor mode execution protection
TWI492051B (zh) * 2012-09-05 2015-07-11 Silicon Motion Inc 資料儲存裝置與快閃記憶體控制方法
JP6273733B2 (ja) * 2013-09-20 2018-02-07 富士通株式会社 演算処理装置、情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
US9367309B2 (en) 2013-09-24 2016-06-14 Apple Inc. Predicate attribute tracker
US9390058B2 (en) 2013-09-24 2016-07-12 Apple Inc. Dynamic attribute inference
US10831679B2 (en) * 2018-03-23 2020-11-10 Intel Corporation Systems, methods, and apparatuses for defending against cross-privilege linear probes
PL3938894T3 (pl) 2019-03-15 2024-02-19 Intel Corporation Zarządzanie pamięcią wielokafelkową dla wykrywania dostępu krzyżowego między kafelkami, zapewnianie skalowanie wnioskowania dla wielu kafelków i zapewnianie optymalnej migracji stron
US11934342B2 (en) 2019-03-15 2024-03-19 Intel Corporation Assistance for hardware prefetch in cache access
EP3938888A1 (en) 2019-03-15 2022-01-19 INTEL Corporation Systolic disaggregation within a matrix accelerator architecture

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763250A (en) * 1985-04-01 1988-08-09 Motorola, Inc. Paged memory management unit having variable number of translation table levels
US4972338A (en) * 1985-06-13 1990-11-20 Intel Corporation Memory management for microprocessor system
WO1988002148A1 (en) * 1986-09-15 1988-03-24 Motorola, Inc. A transparent translation method and apparatus for use in a memory management unit
US5091846A (en) * 1986-10-03 1992-02-25 Intergraph Corporation Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency
US5075846A (en) * 1989-09-29 1991-12-24 Motorola, Inc. Memory access serialization as an MMU page attribute
US5278961A (en) * 1990-02-22 1994-01-11 Hewlett-Packard Company Physical address to logical address translator for memory management units
US5335334A (en) * 1990-08-31 1994-08-02 Hitachi, Ltd. Data processing apparatus having a real memory region with a corresponding fixed memory protection key value and method for allocating memories therefor

Also Published As

Publication number Publication date
EP0656592A1 (en) 1995-06-07
EP0656592B1 (en) 1998-10-21
KR100338446B1 (ko) 2002-09-27
US5623636A (en) 1997-04-22
JPH07191903A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
KR950015083A (ko) 데이타 처리 시스템, 및 메모리 액세스 제어를 제공하는 방법
US5721874A (en) Configurable cache with variable, dynamically addressable line sizes
US5752275A (en) Translation look-aside buffer including a single page size translation unit
US5412787A (en) Two-level TLB having the second level TLB implemented in cache tag RAMs
US6523104B2 (en) Mechanism for programmable modification of memory mapping granularity
US5014195A (en) Configurable set associative cache with decoded data element enable lines
US5265227A (en) Parallel protection checking in an address translation look-aside buffer
US4831522A (en) Circuit and method for page addressing read only memory
EP1035475B1 (en) Simple high-performance memory management unit
JPH08320830A (ja) データ処理装置
JPH11161547A (ja) データ処理装置用記憶装置、および記憶場所にアクセスする方法
KR20050027082A (ko) 메모리 관리 시스템 및 선형 어드레스 기반 메모리 엑세스보안 제공 방법
KR890010709A (ko) 정보처리장치
CA1083727A (en) Address converter in a data processing apparatus
US6810471B2 (en) Memory protection method and circuit specifying attributes on access
US5987581A (en) Configurable address line inverter for remapping memory
US5732405A (en) Method and apparatus for performing a cache operation in a data processing system
US5742790A (en) Detection circuit for identical and simultaneous access in a parallel processor system with a multi-way multi-port cache
WO1988002148A1 (en) A transparent translation method and apparatus for use in a memory management unit
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR950020178A (ko) 정보 처리 장치
KR920003845B1 (ko) 개인용 컴퓨터의 사용자를 위한 rom의 영역 확장 시스템
KR970705085A (ko) 캐시의 문맥이 무가치한 경우에 캐시가 판독되는 것을 방지하는 파이프라인형 마이크로프로세서(A Pipelined Microprocessor that Prevents the Cache From Being Read When the Contents of the Cache Are Invalid)
KR920010960B1 (ko) 콤퓨터 시스템의 등속호출 기억장치
KR860009421A (ko) 논리기능을 가진 기억회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070406

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee