JPH0632052B2 - マイクロコンピユ−タ - Google Patents

マイクロコンピユ−タ

Info

Publication number
JPH0632052B2
JPH0632052B2 JP59281594A JP28159484A JPH0632052B2 JP H0632052 B2 JPH0632052 B2 JP H0632052B2 JP 59281594 A JP59281594 A JP 59281594A JP 28159484 A JP28159484 A JP 28159484A JP H0632052 B2 JPH0632052 B2 JP H0632052B2
Authority
JP
Japan
Prior art keywords
central processing
processing unit
memory
random access
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59281594A
Other languages
English (en)
Other versions
JPS61156362A (ja
Inventor
信久 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59281594A priority Critical patent/JPH0632052B2/ja
Priority to KR1019850009101A priority patent/KR930009758B1/ko
Priority to US06/810,192 priority patent/US5025368A/en
Priority to NL8503492A priority patent/NL193475C/nl
Priority to CA000497959A priority patent/CA1242803A/en
Priority to AU51478/85A priority patent/AU582409B2/en
Priority to AT0368985A priority patent/AT401695B/de
Priority to DE19853545937 priority patent/DE3545937A1/de
Priority to GB08531799A priority patent/GB2172142B/en
Priority to CN85109704.9A priority patent/CN1033293C/zh
Priority to FR8519332A priority patent/FR2575564B1/fr
Publication of JPS61156362A publication Critical patent/JPS61156362A/ja
Publication of JPH0632052B2 publication Critical patent/JPH0632052B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロコンピュータ、特に家電機器等の制
御用に用いて好適なシングルチップ型のマイクロコンピ
ュータに関する。
〔従来の技術〕
斯の種シングルチップ型のマイクロコンピュータは、中
央処理装置(CPU)のほかにランダムアクセスメモリ(RA
M)、リードオンリメモリ(ROM)、入出力（Ｉ／Ｏ）制
御、割込み制御、タイマ等の機能を一つのシリコンチッ
プ上に構成している。そして、用途毎に異なる周辺入出
力装置をチップに組込み、これ等を通常ファミリチップ
等で呼んでいる。
第２図は従来のマイクロコンピュータにおける各機能ブ
ロックの配置状態を示すもので、同図において、(1)は
ランダムアクセスメモリ、(2)はリードオンリメモリ、
(3)はプログラムカウンタ、(4)は命令レジスタ、(5)は
プログラマブルロジッタアレイ(PLA)を用いた命令デコ
ーダ、(6)は算術・論理演算ユニット(ALU)、(7)はタイ
マ、(8)はシリアル入出力装置であって、通常、プログ
ラムカウンタ(3)、命令レジスタ(4)、命令デコーダ(5)
及び算術・論理演算ユニット(6)は中央処理装置に含ま
れ、タイマ(7)及びシリアル入出力装置(8)は標準的周辺
入出力装置に類する。
プログラムカウンタ(3)からのアドレスによりリードオ
ンリメモリ(2)からのプログラムのアドレスの命令が命
令レジスタ(4)に取り出される。この取り出された命令
は命令デコーダ(5)でデコードされ、このデコードされ
た命令はタイミングをとりながら制御信号を出させる。
この制御信号により算術・論理演算ユニット(6)、タイ
マ(7)及びシリアル入出力装置(8)が働く。算術・論理演
算ユニット(6)はランダムアクセスメモリ(1)よりデータ
を取り出して演算を行い、その結果をランダムアクセス
メモリ(1)に記憶させる。
〔発明が解決しようとする問題点〕
ところで、上述の如き構成をなす従来回路の場合、異な
る周辺入出力装置をチップに組み込む際に、命令セット
を変更したり、チップ上の命令デコーダや算術・論理演
算ユニット或いはリードオンリメモリ，ランダムアクセ
スメモリ等の配置をその都度変更する等といった大規模
な回路変更が必要なため、その開発期間やコストが問題
であった。
この発明は斯る点に鑑みてなされたもので、周辺入出力
装置等に組み込む場合に中央処理装置やメモリの部分を
実質的に変更することのない開発期間の短縮，コストの
低廉化が図かれるマイクロコンピュータを提供するもの
である。
〔問題点を解決するための手段〕
少なくとも論理演算ユニット(3)を有する中央処理コア
(10)と、中央処理装置コア(10)の一方の側に配置された
リードオンリメモリ(2)と、中央処理装置コア(10)の他
方の側に配置されたランダムアクセスメモリ(1)と、中
央処理装置コア(10)の一方の側及び他方の側と異なる別
の側に中央処理装置コア(10)、リードオンリメモリ(2)
及びランダムアクセスメモリ(1)の少なくとも一方に隣
接して配置された入出力オプション部(9)とを具備した
ものである。
〔作用〕
少なくとも論理演算ユニット(3)を有する中央処理コア
(10)の一方の側にリードオンリメモリ(2)を配置し、中
央処理装置コア(10)の他方の側にランダムアクセスメモ
リ(1)を配置し、中央処理装置コア(10)の一方の側及び
他方の側と異なる別の側に中央処理装置コア(10)、リー
ドオンリメモリ(2)及びランダムアクセスメモリ(1)の少
なくとも一方に隣接して入出力オプション部(9)を配置
する。そして、使用者の必要とする周辺回路用として中
央処理装置コア(10)の両側と別の側、例えば下側に読み
出し・書き込み信号やランダムアクセスメモリアドレス
信号を出力し、付加される周辺入出力装置の中央処理装
置コア(10)に対するアクセスを容易にする。
〔実施例〕
以下、この発明の一実施例を第１図に基づいて説明す
る。
第１図は本発明によるマイクロコンピュータにおける各
機能ブロックの配置状態を示すもので、同図において、
第２図と対応する部分には同一符号を付して説明する。
本実施例では同図に示すように、中央処理装置を構成す
るプログラムカウンタ(3)、算術・論理演算ユニット
(6)、命令レジスタ(4)及び命令デコーダ(5)と、標準的
周辺入出力装置であるタイマ(7)及びシリアル入出力装
置(8)を一つのブロック内にまとめ、これを中央処理装
置コア(10)とする。
そして、この中央処理装置コア(10)の右側にプログラム
エリアであるリードオンリメモリ(2)を配すると共に左
側にデータであるランダムアクセスメモリ(1)を配す
る。リードオンリメモリ(2)との関係で、命令レジスタ
(4)及び命令デコーダ(5)は中央処理装置コア(10)内の右
側に位置するようにする。斯る配置により、リードオン
リメモリ(2)からの命令コードを中央処理装置コア(10)
の片側でデコードし、制御信号を中央処理装置コア(10)
の各機能ブロックに入力するのに都合がよい。また、リ
ードオンリメモリ(2)に対してデータエリアであるラン
ダムアクセスメモリ(1)があり、中央処理装置コア(10)
を平行に横断するデータバスに直結できる。
また、中央処理装置コア(10)の下側には入出力オプショ
ン部(9)が設けられ、こゝに所要の周辺入出力装置が付
加される。そして、使用者の必要とする周辺回路用に中
央処理装置コア(10)の下側に読み出し・書き込み信号、
ランダムアクセスメモリアドレス信号を出力するように
する。これにより付加される周辺入力装置の中央処理装
置コア(10)に対するアクセスが容易になる。
また、中央処理装置コア(10)の面積が大きくなり過ぎな
いように図示せずもワーキングレジスタ（汎用レジス
タ）類、スタックエリア、間接アドレス指定用データポ
インタ等をランダムアクセスメモリ(1)上に配置する。
〔発明の効果〕
上述の如くこの発明によれば、中央処理装置コアの両側
に対向してリードオンリメモリとランダムアクセスメモ
リを配すると共に実質的に中央処理装置コアの下側に入
出力オプション部を設けたので、搭載する周辺入出力装
置が異なる毎に大規模な回路変更や命令セットの変更を
する必要がなくなり、チップ上のレイアウト変更を少な
くすることができ、もって開発期間の短縮、コストの低
廉化が可能となる。
また、使用者の必要とする周辺回路用に中央処理装置コ
アの下側に読み出し・書き込み信号、ランダムアクセス
メモリアドレス信号を出力するようにしたので、付加さ
れる周辺入出力装置の中央処理装置コアに対するアクセ
スが容易になる。
また、リードオンリメモリ，ランダムアクセスメモリを
中央処理装置コアの両側に配置したので、夫々独立して
容量を拡張し易い。
更に、中央処理装置コア部分を規則的に設計し、面積を
小さくするため、ワーキングレジスタ類、スタックエリ
ア、間接アドレス指定用データポインタ等をランダムア
クセスメモリ上に配置したので、回路のランダム性がな
くなると同時に中央処理装置コアのサイズを適当な大き
さにすることができる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す配置図、第２図は従
来装置の一例を示す配置図である。 (1)はランダムアクセスメモリ(RAM)、(2)はリードオン
リメモリ(ROM)、(3)はプログラムカウンタ、(4)は命令
レジスタ、(5)は命令デコーダ、(6)は算術・論理演算ユ
ニット、(7)はタイマ、(8)はシリアル入出力装置、(9)
は入出力オプション部、(10)は中央処理装置コアであ
る。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】少なくとも論理演算ユニットを有する中央
    処理コアと、 前記中央処理装置コアの一方の側に配置されたリードオ
    ンリメモリと、 前記中央処理装置コアの他方の側に配置されたランダム
    アクセスメモリと、 前記中央処理装置コアの前記一方の側及び他方の側と異
    なる別の側に前記中央処理装置コア、リードオンリメモ
    リ及びランダムアクセスメモリの少なくとも一方に隣接
    して配置された入出力オプション部とを具備したことを
    特徴とするマイクロコンピュータ。
JP59281594A 1984-12-27 1984-12-27 マイクロコンピユ−タ Expired - Lifetime JPH0632052B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP59281594A JPH0632052B2 (ja) 1984-12-27 1984-12-27 マイクロコンピユ−タ
KR1019850009101A KR930009758B1 (ko) 1984-12-27 1985-12-04 마이크로 컴퓨터
US06/810,192 US5025368A (en) 1984-12-27 1985-12-18 Microprocessor with option area adjacent CPU core facilitating interfacing with peripheral devices
NL8503492A NL193475C (nl) 1984-12-27 1985-12-18 Microprocessorinrichting.
CA000497959A CA1242803A (en) 1984-12-27 1985-12-18 Microprocessor with option area facilitating interfacing with peripheral devices
AU51478/85A AU582409B2 (en) 1984-12-27 1985-12-19 Microprocessor with option area facilitating interfacing with peripheral devices
AT0368985A AT401695B (de) 1984-12-27 1985-12-19 Einplättchen-mikroprozessoraufbau
DE19853545937 DE3545937A1 (de) 1984-12-27 1985-12-23 Mikroprozessor
GB08531799A GB2172142B (en) 1984-12-27 1985-12-24 Microprocessors
CN85109704.9A CN1033293C (zh) 1984-12-27 1985-12-27 配有选件区域便于同外围设备连接的微处理机
FR8519332A FR2575564B1 (fr) 1984-12-27 1985-12-27 Microprocesseur a architecture facilitant la liaison avec des dispositifs peripheriques

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59281594A JPH0632052B2 (ja) 1984-12-27 1984-12-27 マイクロコンピユ−タ

Publications (2)

Publication Number Publication Date
JPS61156362A JPS61156362A (ja) 1986-07-16
JPH0632052B2 true JPH0632052B2 (ja) 1994-04-27

Family

ID=17641319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59281594A Expired - Lifetime JPH0632052B2 (ja) 1984-12-27 1984-12-27 マイクロコンピユ−タ

Country Status (2)

Country Link
JP (1) JPH0632052B2 (ja)
KR (1) KR930009758B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141365A (ja) * 1986-12-03 1988-06-13 Mitsubishi Electric Corp ワンチツプマイクロコンピユ−タ
JP2594988B2 (ja) * 1987-11-27 1997-03-26 株式会社日立製作所 半導体集積回路装置の動作電位供給配線の配線設計方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134759A (en) * 1981-02-14 1982-08-20 Pioneer Electronic Corp Microcomputer system

Also Published As

Publication number Publication date
KR860005300A (ko) 1986-07-21
JPS61156362A (ja) 1986-07-16
KR930009758B1 (ko) 1993-10-09

Similar Documents

Publication Publication Date Title
US4878174A (en) Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions
US6920551B1 (en) Configurable processor system
EP1293891A3 (en) Arithmetic processor
US5666510A (en) Data processing device having an expandable address space
JPS6218936B2 (ja)
CN1033293C (zh) 配有选件区域便于同外围设备连接的微处理机
EP0614137B1 (en) Data processing system providing an extensible register and method thereof
JPH0632052B2 (ja) マイクロコンピユ−タ
KR100385493B1 (ko) 재구성가능한프로그램상태워드를갖는마이크로콘트롤러
US20050165990A1 (en) Interrupt control device
JP2826309B2 (ja) 情報処理装置
JPS55115155A (en) One chip multi-microcomputer
JPH04280334A (ja) ワンチップマイクロコンピュータ
JP3547012B2 (ja) マイクロコンピュータ
JPS6354630A (ja) デ−タ処理装置
KR930009755B1 (ko) 마이크로 컴퓨터
JPH02230480A (ja) シングルチップ・マイクロコンピュータ
JPH0683618A (ja) フラグ制御回路
JPH0443418A (ja) データ処理装置
JPH0589039A (ja) 入出力制御素子
JPH09101898A (ja) 情報処理装置
JPS6230452B2 (ja)
JPS60233732A (ja) デ−タ処理装置
JPH081596B2 (ja) マイクロプロセッサ
JPS62151968A (ja) マイクロコンピユ−タ