JPH02230480A - シングルチップ・マイクロコンピュータ - Google Patents
シングルチップ・マイクロコンピュータInfo
- Publication number
- JPH02230480A JPH02230480A JP1052340A JP5234089A JPH02230480A JP H02230480 A JPH02230480 A JP H02230480A JP 1052340 A JP1052340 A JP 1052340A JP 5234089 A JP5234089 A JP 5234089A JP H02230480 A JPH02230480 A JP H02230480A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- chip microcomputer
- logic
- single chip
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 6
- 101150065817 ROM2 gene Proteins 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシングルチップ・マイクロコンピュータに関し
、特にＣＰＵとメモリユニットと周辺ハードウェアを１
つのシリコン・チップ上に集積したシングル・チップマ
イコンに関するものである。
、特にＣＰＵとメモリユニットと周辺ハードウェアを１
つのシリコン・チップ上に集積したシングル・チップマ
イコンに関するものである。
従来、シングルチップ・マイコンは第４図に示すように
演算制御を行なうＣＰＵ１とプログラムを格納するリー
ドオンリーメモリ２（以下ＲＯＭと記す。ＲＯＭは内蔵
しない場合もある。）、一時テータを格納するランダム
・アクセス・メモリ３（以下ＲＡＭと記す）、人出ポー
トやタイマニットのような周辺ハードウェア５が内部バ
ス４によって結合されて、構成されている。このような
構成でシングル・チップ・マイコンのユーザは、その応
用装置の動作仕様に合わせてプログラムを組み、そのプ
ログラムをマスクＲＯＭで構成されたＲＡＭ２に格納す
ることによって、個々の応用装置に適合するセミカスタ
ムマイコンとすることができる。
演算制御を行なうＣＰＵ１とプログラムを格納するリー
ドオンリーメモリ２（以下ＲＯＭと記す。ＲＯＭは内蔵
しない場合もある。）、一時テータを格納するランダム
・アクセス・メモリ３（以下ＲＡＭと記す）、人出ポー
トやタイマニットのような周辺ハードウェア５が内部バ
ス４によって結合されて、構成されている。このような
構成でシングル・チップ・マイコンのユーザは、その応
用装置の動作仕様に合わせてプログラムを組み、そのプ
ログラムをマスクＲＯＭで構成されたＲＡＭ２に格納す
ることによって、個々の応用装置に適合するセミカスタ
ムマイコンとすることができる。
上述した従来のシングルチップ・マイコンは、ＣＰＵＩ
，ＲＡＭ２及び周辺ハードウェア５は固定されており、
応用装置へのカスタマイズはＲＯＭ２に格納するプログ
ラムによってのみ行なう。このためソフｌ・ウェア処理
では間に合わない高速な処理で、固定の周辺ハードウェ
ア５では対応できないような場合には、シングルチップ
・マイコンの外部に付加的なハードウェアが必要になる
という欠点があった。
，ＲＡＭ２及び周辺ハードウェア５は固定されており、
応用装置へのカスタマイズはＲＯＭ２に格納するプログ
ラムによってのみ行なう。このためソフｌ・ウェア処理
では間に合わない高速な処理で、固定の周辺ハードウェ
ア５では対応できないような場合には、シングルチップ
・マイコンの外部に付加的なハードウェアが必要になる
という欠点があった。
本発明の目的は、シングルチップ・マイコンの外部に付
加的なハードウェアを設けることなくンフ１・ウェア処
理が可能なシングルチップ・マイクロコンピュータを提
供することにある。
加的なハードウェアを設けることなくンフ１・ウェア処
理が可能なシングルチップ・マイクロコンピュータを提
供することにある。
本発明のシングルチップ・マイコンは、ＣＰＵとメモリ
ユニットと周辺ハードウェアに加え電気的に書換え可能
なハードウェア・ロジックを有して構成される。
ユニットと周辺ハードウェアに加え電気的に書換え可能
なハードウェア・ロジックを有して構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を説明するためのブロッ
ク図である。同図に示すようにシングルチッソ・マイコ
ン７はＣＰＵ１，ＲＯＭ２，ＲＡＭ３，周辺ハードウェ
ア５及び電気的に書換え可能なハードウェアロシック６
が内部バス４によってそれぞれ結合されて構成されてい
る。
ク図である。同図に示すようにシングルチッソ・マイコ
ン７はＣＰＵ１，ＲＯＭ２，ＲＡＭ３，周辺ハードウェ
ア５及び電気的に書換え可能なハードウェアロシック６
が内部バス４によってそれぞれ結合されて構成されてい
る。
ここで電気的に書換え可能なハードウェアロジック６の
一例を第２図に示す。同図に於て、論理ユニット９は３
木の入力と１本の出力を有し、その論理動作はその内部
にあるメモリセルの書換えによって自由に変更できる。
一例を第２図に示す。同図に於て、論理ユニット９は３
木の入力と１本の出力を有し、その論理動作はその内部
にあるメモリセルの書換えによって自由に変更できる。
入出力ユニット１０は入出力端子１２の信号の入力また
はデータの出力を行なう。入力として使用するか、出力
として使用するかは、内部のメモリセルによって切り換
えることができる。スイッチマトリクス１１により論理
ユニット間、論理ユニットと入出力ユニット間の配線を
切り換え、自由にハードウェアの構成を変えることがで
きる。この電気的書き換え可能ナハードウェアロジック
６は内部バス４に結合されているため、プログラムによ
ってＲＯＭ２に格納されているデータあるいは入力ポー
トからのデ゛一夕などを自由にハードウェア・ロジック
６に書込むことができ、ハードウェアロジック６の論理
動作を変更することによって、応用システムに最適なハ
ードウェアを搭載したシングルチップ・マイコンを実現
することができる。
はデータの出力を行なう。入力として使用するか、出力
として使用するかは、内部のメモリセルによって切り換
えることができる。スイッチマトリクス１１により論理
ユニット間、論理ユニットと入出力ユニット間の配線を
切り換え、自由にハードウェアの構成を変えることがで
きる。この電気的書き換え可能ナハードウェアロジック
６は内部バス４に結合されているため、プログラムによ
ってＲＯＭ２に格納されているデータあるいは入力ポー
トからのデ゛一夕などを自由にハードウェア・ロジック
６に書込むことができ、ハードウェアロジック６の論理
動作を変更することによって、応用システムに最適なハ
ードウェアを搭載したシングルチップ・マイコンを実現
することができる。
第３図は本発明の他の実施例を説明するためのブｐツク
図である。同図は実施例１を示す第１図からＲＯＭ２の
部分がＲＯＭ１３に置き換えられている。このような構
成によれば、ハードウェアロシック６の構成も含めたプ
ログラムの格納をＰＲＯＭライタにより即時に行なうこ
とができるため設計の変更などにも柔軟に対応すること
ができる利点がある。
図である。同図は実施例１を示す第１図からＲＯＭ２の
部分がＲＯＭ１３に置き換えられている。このような構
成によれば、ハードウェアロシック６の構成も含めたプ
ログラムの格納をＰＲＯＭライタにより即時に行なうこ
とができるため設計の変更などにも柔軟に対応すること
ができる利点がある。
以上説明したように本発明によれば、書換え可能なハー
ドウェアロジックを搭載することにより応用システムに
最適なハードウェアを搭載したシングルチップマイコン
を容易に実現できる効果がある。すなわち、従来の汎用
のシングルチップマイコンではどうしても必要であった
周辺回路が、本発明のシングルチップ・マイコンでは容
易に内部に取込むことができることにより、応用装置の
コスト低減や小型化に大きく寄与できる。また、必要な
ハーＦウェアが時分割で変わるような場合には、必要な
時必要なハードウェアに変更することができる。例えば
ある時はタイマとして使用し、別の時点ではシリアル・
インタフェースとして使用するなど非常にユニークな使
用もできる。
ドウェアロジックを搭載することにより応用システムに
最適なハードウェアを搭載したシングルチップマイコン
を容易に実現できる効果がある。すなわち、従来の汎用
のシングルチップマイコンではどうしても必要であった
周辺回路が、本発明のシングルチップ・マイコンでは容
易に内部に取込むことができることにより、応用装置の
コスト低減や小型化に大きく寄与できる。また、必要な
ハーＦウェアが時分割で変わるような場合には、必要な
時必要なハードウェアに変更することができる。例えば
ある時はタイマとして使用し、別の時点ではシリアル・
インタフェースとして使用するなど非常にユニークな使
用もできる。
第１図は木発明のシングルチップ・マイコンのブロック
図、第２図は第１図の書換え可能ハードウェアの構成例
を示す図、第３図は本発明の他の実施例のブロック図、
第４図は従来のシングルチップ・マイコンのブロック図
である。 １・・・・・・ＣＰＵ、２・・・・・・ＲＯＭ，３・・
・・・・ＲＡＭ，４・・・・・内部バス、５・・・・・
・周辺ハードウェア、６・・・・・・書換え可能ハード
ウェアロジック、７・・・・・・シングルチップ・マイ
コン、８・・・応用システム、９・・・論理ユニッｌ・
、１０・・・・・・入出力ユニット、１１・・・スイッ
チマｌ・リクス、１２・・・・・入出力端子、１３・・
・・・・ＰＲＯＭ０ 代理人 弁理士 内 原 晋
図、第２図は第１図の書換え可能ハードウェアの構成例
を示す図、第３図は本発明の他の実施例のブロック図、
第４図は従来のシングルチップ・マイコンのブロック図
である。 １・・・・・・ＣＰＵ、２・・・・・・ＲＯＭ，３・・
・・・・ＲＡＭ，４・・・・・内部バス、５・・・・・
・周辺ハードウェア、６・・・・・・書換え可能ハード
ウェアロジック、７・・・・・・シングルチップ・マイ
コン、８・・・応用システム、９・・・論理ユニッｌ・
、１０・・・・・・入出力ユニット、１１・・・スイッ
チマｌ・リクス、１２・・・・・入出力端子、１３・・
・・・・ＰＲＯＭ０ 代理人 弁理士 内 原 晋
Claims (1)
- 中央処理ユニットとメモリユニットと周辺ハードウェア
を同一チップ上に集積したシングルチップマイクロコン
ピュータに於て、電気的に論理を設定し変更可能なハー
ドウェアロジック回路を搭載することを特徴とするシン
グルチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1052340A JPH02230480A (ja) | 1989-03-03 | 1989-03-03 | シングルチップ・マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1052340A JPH02230480A (ja) | 1989-03-03 | 1989-03-03 | シングルチップ・マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230480A true JPH02230480A (ja) | 1990-09-12 |
Family
ID=12912068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1052340A Pending JPH02230480A (ja) | 1989-03-03 | 1989-03-03 | シングルチップ・マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230480A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6766448B2 (en) * | 2000-01-13 | 2004-07-20 | Nec Corporation | Microcomputer for transferring program data to an internal memory from an external memory connected via a bus and a method therefor |
-
1989
- 1989-03-03 JP JP1052340A patent/JPH02230480A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6766448B2 (en) * | 2000-01-13 | 2004-07-20 | Nec Corporation | Microcomputer for transferring program data to an internal memory from an external memory connected via a bus and a method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278289B1 (en) | Content-addressable memory implemented using programmable logic | |
| US5101498A (en) | Pin selectable multi-mode processor | |
| KR19990073754A (ko) | 인터페이스 기능 전환을 위한 지능형 입/출력 제어기 | |
| EP0614137B1 (en) | Data processing system providing an extensible register and method thereof | |
| JPH1049510A (ja) | 集積回路プロセッサ | |
| KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
| US4153942A (en) | Industrial control processor | |
| KR100385493B1 (ko) | 재구성가능한프로그램상태워드를갖는마이크로콘트롤러 | |
| JPH02230480A (ja) | シングルチップ・マイクロコンピュータ | |
| JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
| JPS603776A (ja) | １チツプマイクロコンピユ−タ | |
| JPH0632052B2 (ja) | マイクロコンピユ−タ | |
| JPH08307246A (ja) | 集積回路装置および論理回路の構成方法 | |
| JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
| JPS58112152A (ja) | 半導体集積回路 | |
| JPS6159564A (ja) | 半導体集積回路 | |
| KR950007107B1 (ko) | 별도의 마이크로프로세서를 포함하는 컴퓨터장치 | |
| JPH0383143A (ja) | エミュレーション回路装置 | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH05313939A (ja) | ワンチップマイクロコンピュータ | |
| JPS6158074A (ja) | マイクロコンピユ−タ | |
| JPS63188241A (ja) | 集積回路装置 | |
| KR19980074437A (ko) | 리스크/디에스피 원칩 프로세서 | |
| JPH06161801A (ja) | １チップマイクロコンピュータ | |
| JPS62182860A (ja) | 半導体装置 |