JPS638937A - シングルチツプマイクロコンピユ−タ - Google Patents
シングルチツプマイクロコンピユ−タInfo
- Publication number
- JPS638937A JPS638937A JP61153585A JP15358586A JPS638937A JP S638937 A JPS638937 A JP S638937A JP 61153585 A JP61153585 A JP 61153585A JP 15358586 A JP15358586 A JP 15358586A JP S638937 A JPS638937 A JP S638937A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- register
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発、明は、読み出し専用メモリ（以下、ＲＯＭと称す
る）を内蔵するシングルチップマイクロコンピュータの
メモリ制御に係わる構成の改良に関するものである。
る）を内蔵するシングルチップマイクロコンピュータの
メモリ制御に係わる構成の改良に関するものである。
従来の技術
従来技術において、シングルチップマイクロコンピュー
タにメモリとして内蔵されるＲＯＭには、製造工程の中
で使用するマスクにより記憶データが決定するマスクＲ
ＯＭと、ユーザーが記憶データを書き込むことができる
プログラマブルＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒ
ＯＭ ）とがある。
タにメモリとして内蔵されるＲＯＭには、製造工程の中
で使用するマスクにより記憶データが決定するマスクＲ
ＯＭと、ユーザーが記憶データを書き込むことができる
プログラマブルＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒ
ＯＭ ）とがある。
このようなＲＯＭの最大の特長は、電源を切っても記憶
内容が消去しないことにあり、言い換えれば、電源を入
れればすぐに使えるということにある。
内容が消去しないことにあり、言い換えれば、電源を入
れればすぐに使えるということにある。
第２図は、このようなＲＯＭを内蔵したマイクロコンピ
ュータの構成を示すブロック図である。
ュータの構成を示すブロック図である。
第２図によれば、プログラムカウンタ１により指定され
たＲＯＭ２の記憶データは、データバス３を介して命令
レジスタ４に入力する。そして、その命令レジスタ４の
内容が、図示していない中央処理装置（ＣＰＵ）により
実行される。
たＲＯＭ２の記憶データは、データバス３を介して命令
レジスタ４に入力する。そして、その命令レジスタ４の
内容が、図示していない中央処理装置（ＣＰＵ）により
実行される。
このとき、ＲＯＭ２には前述のとおり、メーカにおいて
プログラムしたあるいはユーザーが任意にプログラムし
た機械語命令が記憶されており、マイクロコンピュータ
の動イ乍はこのＲＯＭの内容により決定される。
プログラムしたあるいはユーザーが任意にプログラムし
た機械語命令が記憶されており、マイクロコンピュータ
の動イ乍はこのＲＯＭの内容により決定される。
発胡が解決しようとする問題点
しかし、マイクロコンピュータの内蔵ＲＯＭとして、製
造工程中に記憶データが決定するマスクＲＯＭなどを使
用した場合、製品完成後に記憶データすなわち機械語命
令の内容を変更することは不可能である。
造工程中に記憶データが決定するマスクＲＯＭなどを使
用した場合、製品完成後に記憶データすなわち機械語命
令の内容を変更することは不可能である。
また、マイクロコンピュータの有するテスト機能を利用
して、第３者がＲＯＭに記憶されているデータを容易に
読出すことができることから、その秘密が保持できない
という問題もあった。
して、第３者がＲＯＭに記憶されているデータを容易に
読出すことができることから、その秘密が保持できない
という問題もあった。
そこで、本発明は、上記のような欠点を解消して、ＲＯ
Ｍからの機械語命令をマイクロコンピュータの製品完成
後に変更することが可能で、かつ、ＲＯＭの記憶データ
を第３者に容易に知られることかない、シングルチップ
マイクロコンピュータを提供せんとするものである。
Ｍからの機械語命令をマイクロコンピュータの製品完成
後に変更することが可能で、かつ、ＲＯＭの記憶データ
を第３者に容易に知られることかない、シングルチップ
マイクロコンピュータを提供せんとするものである。
問題点を解決するための手段
すなわち、本発明によるならば、読出し専用メモリと、
該読出し専用メモリの記憶データを修飾するためのデー
タを保持するレジスタと、前記読出し専用メモリからの
出力と前記レジスタからの出力との受けてその論理合成
結果を出力する手段とを具備しており、前記読出し専用
メモリの出力と前記論理合成出力手段の出力とが選択的
に命令として取り込まれ実行されることを特徴とするシ
ングルチップマイクロコンピュータが提供される。
該読出し専用メモリの記憶データを修飾するためのデー
タを保持するレジスタと、前記読出し専用メモリからの
出力と前記レジスタからの出力との受けてその論理合成
結果を出力する手段とを具備しており、前記読出し専用
メモリの出力と前記論理合成出力手段の出力とが選択的
に命令として取り込まれ実行されることを特徴とするシ
ングルチップマイクロコンピュータが提供される。
作用
以上、本発明によるマイクロコンピュータにおいては、
その内蔵ＲＯＭとして記憶データが固定されているマス
クＲＯＭなどを使用した場合でも、ＲＯＭの記憶データ
を修飾するレジスタのデータを変更することにより、マ
イクロコンピュータが実際に実行すべき機械語命令を自
由に変更することができる。
その内蔵ＲＯＭとして記憶データが固定されているマス
クＲＯＭなどを使用した場合でも、ＲＯＭの記憶データ
を修飾するレジスタのデータを変更することにより、マ
イクロコンピュータが実際に実行すべき機械語命令を自
由に変更することができる。
更に、レジスタのデータを適当なものに選定することに
よりＲＯＭの記憶データを、実際にマイクロコンピュー
タのＣＰＵが実行すべき機械語命令とは異なったものに
することができる。従って、第３者は、マイクロコンピ
ュータのテスト機能を利用してＲＯＭの記憶データを読
出しても、実際にマイクロコンピュータが実行する機１
ｊＮ命令を知ることはできない。
よりＲＯＭの記憶データを、実際にマイクロコンピュー
タのＣＰＵが実行すべき機械語命令とは異なったものに
することができる。従って、第３者は、マイクロコンピ
ュータのテスト機能を利用してＲＯＭの記憶データを読
出しても、実際にマイクロコンピュータが実行する機１
ｊＮ命令を知ることはできない。
実施例
次に、本発明による実施例を図面を参照して説明する。
第１図は、本発明を実施したマイクロコンピュータの１
実施例を示すブロック図である。
実施例を示すブロック図である。
第１図に示すマイクロコンピュータは、ＲＯＭ２と、Ｒ
ＯＭ２の記憶データを指定するプログラムカウンタ１と
を有している。更に、ＲＯＭ２の記憶データを修飾する
データレジスタ１２と、データレジスタ１２をアクティ
ブあるいはリセットするアドレスデコーダ１１とを具備
している。そして、ＲＯＭ２からの出力及びデータレジ
スタ１２からの出力は、論理合成回路１３に供給され、
その出力とＲＯＭ２の出力は、切換回路１４に入力され
ている。
ＯＭ２の記憶データを指定するプログラムカウンタ１と
を有している。更に、ＲＯＭ２の記憶データを修飾する
データレジスタ１２と、データレジスタ１２をアクティ
ブあるいはリセットするアドレスデコーダ１１とを具備
している。そして、ＲＯＭ２からの出力及びデータレジ
スタ１２からの出力は、論理合成回路１３に供給され、
その出力とＲＯＭ２の出力は、切換回路１４に入力され
ている。
その切換回路１４の出力は、データバス３を介して命令
レジスタ４に供給される。また、切換回路１４には、外
部制御端子１５が接続している。
レジスタ４に供給される。また、切換回路１４には、外
部制御端子１５が接続している。
外部制御端子１５には制御信号とじでＷ”Ｃｆπ信号が
入力するようになされている。
入力するようになされている。
かかる構成のマイクロコンビニーりにおいてまず、制御
端子１５の人力信号’ｒＯ”Ｕ＝“１”の場合について
説明する。
端子１５の人力信号’ｒＯ”Ｕ＝“１”の場合について
説明する。
データレジスタ１２には、あるアドレスが設定されてお
り、アドレスデコーダ１１の出力がこの時アクティブす
なわち“１”であれば、データレジスタ１２は選択され
、データバス３を介してデータレジスタへのデータの書
き込みが可能となる。
り、アドレスデコーダ１１の出力がこの時アクティブす
なわち“１”であれば、データレジスタ１２は選択され
、データバス３を介してデータレジスタへのデータの書
き込みが可能となる。
すなわち、この時、ＲＯＭ２の機械語命令を変更すべく
データレジスタ１２に任意のデータを人力することがで
きる。
データレジスタ１２に任意のデータを人力することがで
きる。
一方、プログラムカウンタ１は、ＲＯＭ２の記憶データ
を指定しＲＯＭからの出力１０１は切換回路１４へ人力
する。−ｒｃｎ：ｒ＝“ｌ”の場合、切換回路１４はＲ
ＯＭ出力１０１をデータバス３へ人力するように働き、
命令レジスタ４にはＲＯＭ２の内容がそのまま命令とし
て取り込まれる。すなわち、第２図に示す従来のマイク
ロコンビニー夕と同様に動作する。
を指定しＲＯＭからの出力１０１は切換回路１４へ人力
する。−ｒｃｎ：ｒ＝“ｌ”の場合、切換回路１４はＲ
ＯＭ出力１０１をデータバス３へ人力するように働き、
命令レジスタ４にはＲＯＭ２の内容がそのまま命令とし
て取り込まれる。すなわち、第２図に示す従来のマイク
ロコンビニー夕と同様に動作する。
次に、制御端子１５の人力信号１でフ＝“０”の場合に
ついて説明する。この場合、プログラムカウンタダ１に
より指定されたＲ ＯＭ ２の出力１０１と、データレ
ジスタ１２の出力１０２は論理合成回路１３に出力され
る。ｍ＝“０”の場合、切換回路１４は、論理合成回路
１３の出力１０３をデータバス３へ入力するように働く
。従って、命令レジスタ４は、ＲＯＭ２からの出力とデ
ータレジスタ１２からの出力の論理合成結果、つまりデ
ータレジスタ１２に入力された任意のデータによって変
更されたＲＯＭ２の記憶データが、機械語命令として取
り込む。
ついて説明する。この場合、プログラムカウンタダ１に
より指定されたＲ ＯＭ ２の出力１０１と、データレ
ジスタ１２の出力１０２は論理合成回路１３に出力され
る。ｍ＝“０”の場合、切換回路１４は、論理合成回路
１３の出力１０３をデータバス３へ入力するように働く
。従って、命令レジスタ４は、ＲＯＭ２からの出力とデ
ータレジスタ１２からの出力の論理合成結果、つまりデ
ータレジスタ１２に入力された任意のデータによって変
更されたＲＯＭ２の記憶データが、機械語命令として取
り込む。
第１表は、ＲＯＭの容量が４にバイトの場合を例にとり
、プログラムカウンタ１とＲＯＭ ２と命令レジスタ４
の内容の例（１６進数表示）を示したものである。
、プログラムカウンタ１とＲＯＭ ２と命令レジスタ４
の内容の例（１６進数表示）を示したものである。
第１表
第１表によれば、制御信号’ＴＵＵ＝“１”の場合、Ｒ
ＯＭの内容は、そのまま命令レジスタに取り込まれてい
る。
ＯＭの内容は、そのまま命令レジスタに取り込まれてい
る。
今、例えばデータレジスタの内容が“ＦＦ”であり、論
理合成回路がＥＯＲ（排他的論理和）ゲートで構成され
ているとすると、−Ｗで「Ｕ＝“０”の場合、命令レジ
スタに取り込まれる内容は、２０Ｍの内容とデータレジ
スタの内容すなわち“ＦＦ”との排他的論理和となる。
理合成回路がＥＯＲ（排他的論理和）ゲートで構成され
ているとすると、−Ｗで「Ｕ＝“０”の場合、命令レジ
スタに取り込まれる内容は、２０Ｍの内容とデータレジ
スタの内容すなわち“ＦＦ”との排他的論理和となる。
以上、本実施例においては、外部制御端子を用いて、Ｒ
ＯＭの内容を全て修飾する方法について説明してきたが
、制御信号はこのような端子入力のみによらず、命令な
どで発生させ、ＲＯＭの記憶データのうちの任意の部分
を修飾するなど、種々の方法が適宜使用可能である。
ＯＭの内容を全て修飾する方法について説明してきたが
、制御信号はこのような端子入力のみによらず、命令な
どで発生させ、ＲＯＭの記憶データのうちの任意の部分
を修飾するなど、種々の方法が適宜使用可能である。
発明の効果
以上の説明から明らかなように、本発明によれば、ＲＯ
Ｍの内容が固定されている場合であっても、データレジ
スタのデータを変更することによって命令レジスタに取
り込まれる機械語命令の内容を自由に変更することがで
きる。
Ｍの内容が固定されている場合であっても、データレジ
スタのデータを変更することによって命令レジスタに取
り込まれる機械語命令の内容を自由に変更することがで
きる。
またデータレジスタに入力するデータを適当に選定する
ことで、ＲＯＭに記憶されるデータを、実際にＣＰＵが
実行する機械語命令とは異なる内容のものにすることも
できる。そのため第３者は、マイクロコンビニー夕のテ
スト機能を利用してＲＯＭの内容を読出しても実際の機
械語命令を知ることはできず、その秘密を保持すること
ができる。
ことで、ＲＯＭに記憶されるデータを、実際にＣＰＵが
実行する機械語命令とは異なる内容のものにすることも
できる。そのため第３者は、マイクロコンビニー夕のテ
スト機能を利用してＲＯＭの内容を読出しても実際の機
械語命令を知ることはできず、その秘密を保持すること
ができる。
【図面の簡単な説明】
第１図は、本発明によるマイクロコンピュータの１実施
例を示すブロック図であり、 第２図は、従来のマイクロコンピュータの構成を示すブ
ロック図である。 （主な参照番号） １・・プログラムカウンタ、 ２・・ＲＯＭ、 ３・・データバス、４・・命令
レジスタ、 １１・・アドレスデコーダ、
例を示すブロック図であり、 第２図は、従来のマイクロコンピュータの構成を示すブ
ロック図である。 （主な参照番号） １・・プログラムカウンタ、 ２・・ＲＯＭ、 ３・・データバス、４・・命令
レジスタ、 １１・・アドレスデコーダ、
Claims (1)
- 読出し専用メモリと、該読出し専用メモリの記憶データ
を修飾するためのデータを保持するレジスタと、前記読
出し専用メモリからの出力と前記レジスタからの出力と
の受けてその論理合成結果を出力する手段とを具備して
おり、前記読出し専用メモリの出力と前記論理合成出力
手段の出力とが選択的に命令として取り込まれ実行され
ることを特徴とするシングルチップマイクロコンピュー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153585A JPS638937A (ja) | 1986-06-30 | 1986-06-30 | シングルチツプマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153585A JPS638937A (ja) | 1986-06-30 | 1986-06-30 | シングルチツプマイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS638937A true JPS638937A (ja) | 1988-01-14 |
Family
ID=15565705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61153585A Pending JPS638937A (ja) | 1986-06-30 | 1986-06-30 | シングルチツプマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS638937A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| JP2001222423A (ja) * | 2000-02-14 | 2001-08-17 | Nintendo Co Ltd | 半導体記憶装置およびプログラム判別システム |
-
1986
- 1986-06-30 JP JP61153585A patent/JPS638937A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| US5592613A (en) * | 1989-03-28 | 1997-01-07 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| JP2001222423A (ja) * | 2000-02-14 | 2001-08-17 | Nintendo Co Ltd | 半導体記憶装置およびプログラム判別システム |
| JP4594475B2 (ja) * | 2000-02-14 | 2010-12-08 | 任天堂株式会社 | プログラム判別システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5606715A (en) | Flexible reset configuration of a data processing system and method therefor | |
| JP2003044303A (ja) | コンピュータ装置 | |
| JPH02161544A (ja) | シングルチップマイクロコンピュータ | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| US6003141A (en) | Single chip processor with externally executed test function | |
| JPH04305735A (ja) | マイクロプログラム制御回路 | |
| JPH0218729B2 (ja) | ||
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JPS62232036A (ja) | 情報処理装置 | |
| JP2918570B2 (ja) | 中央演算処理装置 | |
| JP2731618B2 (ja) | エミュレータ | |
| JP2769384B2 (ja) | 演算制御ｉｃおよび情報処理装置 | |
| JPS6378288A (ja) | Ｉｃカ−ド | |
| JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0855477A (ja) | メモリ装置 | |
| JPH03164849A (ja) | マイクロプロセッサおよびマイクロプロセッサシステム | |
| JPH06230958A (ja) | プロセッサ | |
| JPH05341969A (ja) | マイクロコンピュータのｒｏｍ切換装置 | |
| JPH0319570B2 (ja) | ||
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPS62205429A (ja) | マイクロコンピユ−タ | |
| JPS6180428A (ja) | デ−タ処理装置 | |
| JPS61195438A (ja) | 情報処理装置 | |
| JPS59174961A (ja) | メモリセグメント制御装置 |