JPS638937A - シングルチツプマイクロコンピユ−タ - Google Patents
シングルチツプマイクロコンピユ−タInfo
- Publication number
- JPS638937A JPS638937A JP61153585A JP15358586A JPS638937A JP S638937 A JPS638937 A JP S638937A JP 61153585 A JP61153585 A JP 61153585A JP 15358586 A JP15358586 A JP 15358586A JP S638937 A JPS638937 A JP S638937A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- register
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発、明は、読み出し専用メモリ(以下、ROMと称す
る)を内蔵するシングルチップマイクロコンピュータの
メモリ制御に係わる構成の改良に関するものである。
る)を内蔵するシングルチップマイクロコンピュータの
メモリ制御に係わる構成の改良に関するものである。
従来の技術
従来技術において、シングルチップマイクロコンピュー
タにメモリとして内蔵されるROMには、製造工程の中
で使用するマスクにより記憶データが決定するマスクR
OMと、ユーザーが記憶データを書き込むことができる
プログラマブルROM(Programmable R
OM )とがある。
タにメモリとして内蔵されるROMには、製造工程の中
で使用するマスクにより記憶データが決定するマスクR
OMと、ユーザーが記憶データを書き込むことができる
プログラマブルROM(Programmable R
OM )とがある。
このようなROMの最大の特長は、電源を切っても記憶
内容が消去しないことにあり、言い換えれば、電源を入
れればすぐに使えるということにある。
内容が消去しないことにあり、言い換えれば、電源を入
れればすぐに使えるということにある。
第2図は、このようなROMを内蔵したマイクロコンピ
ュータの構成を示すブロック図である。
ュータの構成を示すブロック図である。
第2図によれば、プログラムカウンタ1により指定され
たROM2の記憶データは、データバス3を介して命令
レジスタ4に入力する。そして、その命令レジスタ4の
内容が、図示していない中央処理装置(CPU)により
実行される。
たROM2の記憶データは、データバス3を介して命令
レジスタ4に入力する。そして、その命令レジスタ4の
内容が、図示していない中央処理装置(CPU)により
実行される。
このとき、ROM2には前述のとおり、メーカにおいて
プログラムしたあるいはユーザーが任意にプログラムし
た機械語命令が記憶されており、マイクロコンピュータ
の動イ乍はこのROMの内容により決定される。
プログラムしたあるいはユーザーが任意にプログラムし
た機械語命令が記憶されており、マイクロコンピュータ
の動イ乍はこのROMの内容により決定される。
発胡が解決しようとする問題点
しかし、マイクロコンピュータの内蔵ROMとして、製
造工程中に記憶データが決定するマスクROMなどを使
用した場合、製品完成後に記憶データすなわち機械語命
令の内容を変更することは不可能である。
造工程中に記憶データが決定するマスクROMなどを使
用した場合、製品完成後に記憶データすなわち機械語命
令の内容を変更することは不可能である。
また、マイクロコンピュータの有するテスト機能を利用
して、第3者がROMに記憶されているデータを容易に
読出すことができることから、その秘密が保持できない
という問題もあった。
して、第3者がROMに記憶されているデータを容易に
読出すことができることから、その秘密が保持できない
という問題もあった。
そこで、本発明は、上記のような欠点を解消して、RO
Mからの機械語命令をマイクロコンピュータの製品完成
後に変更することが可能で、かつ、ROMの記憶データ
を第3者に容易に知られることかない、シングルチップ
マイクロコンピュータを提供せんとするものである。
Mからの機械語命令をマイクロコンピュータの製品完成
後に変更することが可能で、かつ、ROMの記憶データ
を第3者に容易に知られることかない、シングルチップ
マイクロコンピュータを提供せんとするものである。
問題点を解決するための手段
すなわち、本発明によるならば、読出し専用メモリと、
該読出し専用メモリの記憶データを修飾するためのデー
タを保持するレジスタと、前記読出し専用メモリからの
出力と前記レジスタからの出力との受けてその論理合成
結果を出力する手段とを具備しており、前記読出し専用
メモリの出力と前記論理合成出力手段の出力とが選択的
に命令として取り込まれ実行されることを特徴とするシ
ングルチップマイクロコンピュータが提供される。
該読出し専用メモリの記憶データを修飾するためのデー
タを保持するレジスタと、前記読出し専用メモリからの
出力と前記レジスタからの出力との受けてその論理合成
結果を出力する手段とを具備しており、前記読出し専用
メモリの出力と前記論理合成出力手段の出力とが選択的
に命令として取り込まれ実行されることを特徴とするシ
ングルチップマイクロコンピュータが提供される。
作用
以上、本発明によるマイクロコンピュータにおいては、
その内蔵ROMとして記憶データが固定されているマス
クROMなどを使用した場合でも、ROMの記憶データ
を修飾するレジスタのデータを変更することにより、マ
イクロコンピュータが実際に実行すべき機械語命令を自
由に変更することができる。
その内蔵ROMとして記憶データが固定されているマス
クROMなどを使用した場合でも、ROMの記憶データ
を修飾するレジスタのデータを変更することにより、マ
イクロコンピュータが実際に実行すべき機械語命令を自
由に変更することができる。
更に、レジスタのデータを適当なものに選定することに
よりROMの記憶データを、実際にマイクロコンピュー
タのCPUが実行すべき機械語命令とは異なったものに
することができる。従って、第3者は、マイクロコンピ
ュータのテスト機能を利用してROMの記憶データを読
出しても、実際にマイクロコンピュータが実行する機1
jN命令を知ることはできない。
よりROMの記憶データを、実際にマイクロコンピュー
タのCPUが実行すべき機械語命令とは異なったものに
することができる。従って、第3者は、マイクロコンピ
ュータのテスト機能を利用してROMの記憶データを読
出しても、実際にマイクロコンピュータが実行する機1
jN命令を知ることはできない。
実施例
次に、本発明による実施例を図面を参照して説明する。
第1図は、本発明を実施したマイクロコンピュータの1
実施例を示すブロック図である。
実施例を示すブロック図である。
第1図に示すマイクロコンピュータは、ROM2と、R
OM2の記憶データを指定するプログラムカウンタ1と
を有している。更に、ROM2の記憶データを修飾する
データレジスタ12と、データレジスタ12をアクティ
ブあるいはリセットするアドレスデコーダ11とを具備
している。そして、ROM2からの出力及びデータレジ
スタ12からの出力は、論理合成回路13に供給され、
その出力とROM2の出力は、切換回路14に入力され
ている。
OM2の記憶データを指定するプログラムカウンタ1と
を有している。更に、ROM2の記憶データを修飾する
データレジスタ12と、データレジスタ12をアクティ
ブあるいはリセットするアドレスデコーダ11とを具備
している。そして、ROM2からの出力及びデータレジ
スタ12からの出力は、論理合成回路13に供給され、
その出力とROM2の出力は、切換回路14に入力され
ている。
その切換回路14の出力は、データバス3を介して命令
レジスタ4に供給される。また、切換回路14には、外
部制御端子15が接続している。
レジスタ4に供給される。また、切換回路14には、外
部制御端子15が接続している。
外部制御端子15には制御信号とじでW”Cfπ信号が
入力するようになされている。
入力するようになされている。
かかる構成のマイクロコンビニーりにおいてまず、制御
端子15の人力信号’rO”U=“1”の場合について
説明する。
端子15の人力信号’rO”U=“1”の場合について
説明する。
データレジスタ12には、あるアドレスが設定されてお
り、アドレスデコーダ11の出力がこの時アクティブす
なわち“1”であれば、データレジスタ12は選択され
、データバス3を介してデータレジスタへのデータの書
き込みが可能となる。
り、アドレスデコーダ11の出力がこの時アクティブす
なわち“1”であれば、データレジスタ12は選択され
、データバス3を介してデータレジスタへのデータの書
き込みが可能となる。
すなわち、この時、ROM2の機械語命令を変更すべく
データレジスタ12に任意のデータを人力することがで
きる。
データレジスタ12に任意のデータを人力することがで
きる。
一方、プログラムカウンタ1は、ROM2の記憶データ
を指定しROMからの出力101は切換回路14へ人力
する。−rcn:r=“l”の場合、切換回路14はR
OM出力101をデータバス3へ人力するように働き、
命令レジスタ4にはROM2の内容がそのまま命令とし
て取り込まれる。すなわち、第2図に示す従来のマイク
ロコンビニー夕と同様に動作する。
を指定しROMからの出力101は切換回路14へ人力
する。−rcn:r=“l”の場合、切換回路14はR
OM出力101をデータバス3へ人力するように働き、
命令レジスタ4にはROM2の内容がそのまま命令とし
て取り込まれる。すなわち、第2図に示す従来のマイク
ロコンビニー夕と同様に動作する。
次に、制御端子15の人力信号1でフ=“0”の場合に
ついて説明する。この場合、プログラムカウンタダ1に
より指定されたR OM 2の出力101と、データレ
ジスタ12の出力102は論理合成回路13に出力され
る。m=“0”の場合、切換回路14は、論理合成回路
13の出力103をデータバス3へ入力するように働く
。従って、命令レジスタ4は、ROM2からの出力とデ
ータレジスタ12からの出力の論理合成結果、つまりデ
ータレジスタ12に入力された任意のデータによって変
更されたROM2の記憶データが、機械語命令として取
り込む。
ついて説明する。この場合、プログラムカウンタダ1に
より指定されたR OM 2の出力101と、データレ
ジスタ12の出力102は論理合成回路13に出力され
る。m=“0”の場合、切換回路14は、論理合成回路
13の出力103をデータバス3へ入力するように働く
。従って、命令レジスタ4は、ROM2からの出力とデ
ータレジスタ12からの出力の論理合成結果、つまりデ
ータレジスタ12に入力された任意のデータによって変
更されたROM2の記憶データが、機械語命令として取
り込む。
第1表は、ROMの容量が4にバイトの場合を例にとり
、プログラムカウンタ1とROM 2と命令レジスタ4
の内容の例(16進数表示)を示したものである。
、プログラムカウンタ1とROM 2と命令レジスタ4
の内容の例(16進数表示)を示したものである。
第1表
第1表によれば、制御信号’TUU=“1”の場合、R
OMの内容は、そのまま命令レジスタに取り込まれてい
る。
OMの内容は、そのまま命令レジスタに取り込まれてい
る。
今、例えばデータレジスタの内容が“FF”であり、論
理合成回路がEOR(排他的論理和)ゲートで構成され
ているとすると、−Wで「U=“0”の場合、命令レジ
スタに取り込まれる内容は、20Mの内容とデータレジ
スタの内容すなわち“FF”との排他的論理和となる。
理合成回路がEOR(排他的論理和)ゲートで構成され
ているとすると、−Wで「U=“0”の場合、命令レジ
スタに取り込まれる内容は、20Mの内容とデータレジ
スタの内容すなわち“FF”との排他的論理和となる。
以上、本実施例においては、外部制御端子を用いて、R
OMの内容を全て修飾する方法について説明してきたが
、制御信号はこのような端子入力のみによらず、命令な
どで発生させ、ROMの記憶データのうちの任意の部分
を修飾するなど、種々の方法が適宜使用可能である。
OMの内容を全て修飾する方法について説明してきたが
、制御信号はこのような端子入力のみによらず、命令な
どで発生させ、ROMの記憶データのうちの任意の部分
を修飾するなど、種々の方法が適宜使用可能である。
発明の効果
以上の説明から明らかなように、本発明によれば、RO
Mの内容が固定されている場合であっても、データレジ
スタのデータを変更することによって命令レジスタに取
り込まれる機械語命令の内容を自由に変更することがで
きる。
Mの内容が固定されている場合であっても、データレジ
スタのデータを変更することによって命令レジスタに取
り込まれる機械語命令の内容を自由に変更することがで
きる。
またデータレジスタに入力するデータを適当に選定する
ことで、ROMに記憶されるデータを、実際にCPUが
実行する機械語命令とは異なる内容のものにすることも
できる。そのため第3者は、マイクロコンビニー夕のテ
スト機能を利用してROMの内容を読出しても実際の機
械語命令を知ることはできず、その秘密を保持すること
ができる。
ことで、ROMに記憶されるデータを、実際にCPUが
実行する機械語命令とは異なる内容のものにすることも
できる。そのため第3者は、マイクロコンビニー夕のテ
スト機能を利用してROMの内容を読出しても実際の機
械語命令を知ることはできず、その秘密を保持すること
ができる。
【図面の簡単な説明】
第1図は、本発明によるマイクロコンピュータの1実施
例を示すブロック図であり、 第2図は、従来のマイクロコンピュータの構成を示すブ
ロック図である。 (主な参照番号) 1・・プログラムカウンタ、 2・・ROM、 3・・データバス、4・・命令
レジスタ、 11・・アドレスデコーダ、
例を示すブロック図であり、 第2図は、従来のマイクロコンピュータの構成を示すブ
ロック図である。 (主な参照番号) 1・・プログラムカウンタ、 2・・ROM、 3・・データバス、4・・命令
レジスタ、 11・・アドレスデコーダ、
Claims (1)
- 読出し専用メモリと、該読出し専用メモリの記憶データ
を修飾するためのデータを保持するレジスタと、前記読
出し専用メモリからの出力と前記レジスタからの出力と
の受けてその論理合成結果を出力する手段とを具備して
おり、前記読出し専用メモリの出力と前記論理合成出力
手段の出力とが選択的に命令として取り込まれ実行され
ることを特徴とするシングルチップマイクロコンピュー
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61153585A JPS638937A (ja) | 1986-06-30 | 1986-06-30 | シングルチツプマイクロコンピユ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61153585A JPS638937A (ja) | 1986-06-30 | 1986-06-30 | シングルチツプマイクロコンピユ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS638937A true JPS638937A (ja) | 1988-01-14 |
Family
ID=15565705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61153585A Pending JPS638937A (ja) | 1986-06-30 | 1986-06-30 | シングルチツプマイクロコンピユ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS638937A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
JP2001222423A (ja) * | 2000-02-14 | 2001-08-17 | Nintendo Co Ltd | 半導体記憶装置およびプログラム判別システム |
-
1986
- 1986-06-30 JP JP61153585A patent/JPS638937A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
US5592613A (en) * | 1989-03-28 | 1997-01-07 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
JP2001222423A (ja) * | 2000-02-14 | 2001-08-17 | Nintendo Co Ltd | 半導体記憶装置およびプログラム判別システム |
JP4594475B2 (ja) * | 2000-02-14 | 2010-12-08 | 任天堂株式会社 | プログラム判別システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5606715A (en) | Flexible reset configuration of a data processing system and method therefor | |
JP2003044303A (ja) | コンピュータ装置 | |
JPH02161544A (ja) | シングルチップマイクロコンピュータ | |
JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
US6003141A (en) | Single chip processor with externally executed test function | |
JPH04305735A (ja) | マイクロプログラム制御回路 | |
JPH0218729B2 (ja) | ||
JPS6410854B2 (ja) | ||
KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
JPS62232036A (ja) | 情報処理装置 | |
JP2918570B2 (ja) | 中央演算処理装置 | |
JP2731618B2 (ja) | エミュレータ | |
JP2769384B2 (ja) | 演算制御icおよび情報処理装置 | |
JPS6378288A (ja) | Icカ−ド | |
JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
JPH0855477A (ja) | メモリ装置 | |
JPH03164849A (ja) | マイクロプロセッサおよびマイクロプロセッサシステム | |
JPH06230958A (ja) | プロセッサ | |
JPH05341969A (ja) | マイクロコンピュータのrom切換装置 | |
JPH0319570B2 (ja) | ||
JPH05233026A (ja) | マイクロコンピュータ回路 | |
JPS62205429A (ja) | マイクロコンピユ−タ | |
JPS6180428A (ja) | デ−タ処理装置 | |
JPS61195438A (ja) | 情報処理装置 |