JPH05233026A - マイクロコンピュータ回路 - Google Patents
マイクロコンピュータ回路Info
- Publication number
- JPH05233026A JPH05233026A JP3321292A JP3321292A JPH05233026A JP H05233026 A JPH05233026 A JP H05233026A JP 3321292 A JP3321292 A JP 3321292A JP 3321292 A JP3321292 A JP 3321292A JP H05233026 A JPH05233026 A JP H05233026A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- microcomputer
- processing
- instructions
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】処理時間を短縮し、応答性を向上させることが
できるマイコン回路を提供する。 【構成】簡単な論理演算を行なう基本命令Ｐと、高度な
論理演算を行なう機能命令Ｍとを含む複数の命令を記憶
するメモリ１２と、このメモリ１２に記憶された命令の
うち基本命令Ｐを処理する専用プロセッサ１３と、前記
メモリ１２に記憶された命令のうち機能命令Ｍを処理す
るマイコンタ１１と、前記専用プロセッサ１３の動作状
態を表示する状態レジスタ１７とを設け、割込み処理発
生時に、状態レジスタ１７の出力によって、割込み処理
後の復帰アドレスを設定する。
できるマイコン回路を提供する。 【構成】簡単な論理演算を行なう基本命令Ｐと、高度な
論理演算を行なう機能命令Ｍとを含む複数の命令を記憶
するメモリ１２と、このメモリ１２に記憶された命令の
うち基本命令Ｐを処理する専用プロセッサ１３と、前記
メモリ１２に記憶された命令のうち機能命令Ｍを処理す
るマイコンタ１１と、前記専用プロセッサ１３の動作状
態を表示する状態レジスタ１７とを設け、割込み処理発
生時に、状態レジスタ１７の出力によって、割込み処理
後の復帰アドレスを設定する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
回路に係り、特に、専用プロセッサを用いたシーケンサ
として使用されるマイクロコンピュータ回路に関するも
のである。
回路に係り、特に、専用プロセッサを用いたシーケンサ
として使用されるマイクロコンピュータ回路に関するも
のである。
【０００２】
【従来の技術】一般にマイクロコンピュータ（以下、マ
イコンという）を用いたシーケンサは、ラダープログラ
ムといわれるシーケンスプログラムに従ってＮＣ工作機
械などの制御対象を制御する。このシーケンサは、マイ
コンを中心として、命令を記憶するランダム・アクセス
・メモリ（以下、メモリという）と、制御対象との間で
データの入出力処理を行なう入出力ポート（以下、ＩＯ
ポートという）により構成されている。
イコンという）を用いたシーケンサは、ラダープログラ
ムといわれるシーケンスプログラムに従ってＮＣ工作機
械などの制御対象を制御する。このシーケンサは、マイ
コンを中心として、命令を記憶するランダム・アクセス
・メモリ（以下、メモリという）と、制御対象との間で
データの入出力処理を行なう入出力ポート（以下、ＩＯ
ポートという）により構成されている。
【０００３】このようなシーケンサで処理されるラダー
プログラムで指令される命令は、その命令内容により、
基本命令と機能命令とに分けられる。ここで、基本命令
とは、アンド、オア、ノット命令を組合せた簡単な論理
演算を行なう命令であり、制御対称に関連する１または
２以上のリレーなどのコイルの出力情報を入力し、演算
処理を実行し、その結果としてリレーなどのコイルの入
力情報を制御対称に出力する。一方、機能命令として
は、四則演算、ジャンプ命令などを組み合わせた高度な
演算を行なう命令である。
プログラムで指令される命令は、その命令内容により、
基本命令と機能命令とに分けられる。ここで、基本命令
とは、アンド、オア、ノット命令を組合せた簡単な論理
演算を行なう命令であり、制御対称に関連する１または
２以上のリレーなどのコイルの出力情報を入力し、演算
処理を実行し、その結果としてリレーなどのコイルの入
力情報を制御対称に出力する。一方、機能命令として
は、四則演算、ジャンプ命令などを組み合わせた高度な
演算を行なう命令である。
【０００４】
【発明が解決しようとする課題】ラダープログラムで指
令される命令は、基本命令の比率が大きく、制御の内容
によっては、基本命令が全体の７から８割になる場合が
ある。一方、前記マイコンは、高度な演算を含む機能命
令の処理に対応するように構成されている。このため、
簡単な基本命令の処理を行う場合にも、一定の時間がか
かり、制御の応答性を損うことがある。たとえば、工作
機械の送り制御系において、制御に遅れがあると、オー
バトラベルなどで緊急停止が必要な場合に、応答が間に
あわず、工作機械の破損につながることがある。
令される命令は、基本命令の比率が大きく、制御の内容
によっては、基本命令が全体の７から８割になる場合が
ある。一方、前記マイコンは、高度な演算を含む機能命
令の処理に対応するように構成されている。このため、
簡単な基本命令の処理を行う場合にも、一定の時間がか
かり、制御の応答性を損うことがある。たとえば、工作
機械の送り制御系において、制御に遅れがあると、オー
バトラベルなどで緊急停止が必要な場合に、応答が間に
あわず、工作機械の破損につながることがある。
【０００５】本発明の目的は、上記の事情に鑑み、処理
時間を短縮し、応答性を向上させることができるマイコ
ン回路を提供することにある。
時間を短縮し、応答性を向上させることができるマイコ
ン回路を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、簡単な論理演算を行なう基本命
令と、高度な論理演算を行なう機能命令とを含む複数の
命令を記憶するメモリと、このメモリに記憶された命令
のうち基本命令を処理する専用プロセッサと、前記メモ
リに記憶された命令のうち機能命令を処理するマイコン
と、前記専用プロセッサの動作状態を表示する状態レジ
スタとを設けた。
め、本発明においては、簡単な論理演算を行なう基本命
令と、高度な論理演算を行なう機能命令とを含む複数の
命令を記憶するメモリと、このメモリに記憶された命令
のうち基本命令を処理する専用プロセッサと、前記メモ
リに記憶された命令のうち機能命令を処理するマイコン
と、前記専用プロセッサの動作状態を表示する状態レジ
スタとを設けた。
【０００７】
【作用】そして、基本命令は専用プロセッサで処理し、
機能命令はマイコンで処理することにより、基本命令の
処理時間を短縮し応答性を向上させると共に、割込み処
理発生時に、前記状態レジスタの出力によって、割込み
処理後の復帰アドレスを設定できるようにして、割込み
処理を可能にした。
機能命令はマイコンで処理することにより、基本命令の
処理時間を短縮し応答性を向上させると共に、割込み処
理発生時に、前記状態レジスタの出力によって、割込み
処理後の復帰アドレスを設定できるようにして、割込み
処理を可能にした。
【０００８】
【実施例】以下、本発明の一実施例を図１ないし図３に
基づいて説明する。１１はマイコン。１２はメモリ。１
３は専用プロセッサで内部にレジスタを備えている。１
４はアドレス／データバスで、メモリ１２とマイコン１
１および専用プロセッサ１３を接続している。１５はＩ
Ｏポート。１６はアドレス／データバスで、マイコン１
１とＩＯポート１５を接続している。１７は状態レジス
タで、マイコン１１と専用プロセッサ１３に接続されて
いる。１８は割込信号発生器である。
基づいて説明する。１１はマイコン。１２はメモリ。１
３は専用プロセッサで内部にレジスタを備えている。１
４はアドレス／データバスで、メモリ１２とマイコン１
１および専用プロセッサ１３を接続している。１５はＩ
Ｏポート。１６はアドレス／データバスで、マイコン１
１とＩＯポート１５を接続している。１７は状態レジス
タで、マイコン１１と専用プロセッサ１３に接続されて
いる。１８は割込信号発生器である。
【０００９】メモリ１２に図２に示すような命令Ｍ（マ
イコン１１が処理する命令）と、命令Ｐ（専用プロセッ
サが処理する命令）が記憶されていると、前記回路の動
作モードとして、図３に示すように、マイコン１１が実
行するＩＯモードと、専用プロセッサ１３が実行するプ
ロセッサモードが交互に発生する。
イコン１１が処理する命令）と、命令Ｐ（専用プロセッ
サが処理する命令）が記憶されていると、前記回路の動
作モードとして、図３に示すように、マイコン１１が実
行するＩＯモードと、専用プロセッサ１３が実行するプ
ロセッサモードが交互に発生する。
【００１０】前記ＩＯモードの時、マイコン１１は、状
態レジスタ１７にＰＭＳＲＥＳＥＴ信号を出力し、状態
レジスタ１７の出力信号ＰＭＳを“Ｌ”レベルにすると
共に、メモリ１２のアドレス順に、命令Ｍを呼び出し所
要の処理を行う。処理が進行して命令Ｐを呼び出すと、
マイコン１１は、その命令Ｐの格納されたアドレスを専
用プロセッサ１３のレジスタに書き込むと共に、アドレ
ス／データバス１４の使用権を専用プロセッサ１３に渡
し待機する。
態レジスタ１７にＰＭＳＲＥＳＥＴ信号を出力し、状態
レジスタ１７の出力信号ＰＭＳを“Ｌ”レベルにすると
共に、メモリ１２のアドレス順に、命令Ｍを呼び出し所
要の処理を行う。処理が進行して命令Ｐを呼び出すと、
マイコン１１は、その命令Ｐの格納されたアドレスを専
用プロセッサ１３のレジスタに書き込むと共に、アドレ
ス／データバス１４の使用権を専用プロセッサ１３に渡
し待機する。
【００１１】アドレス／データバス１４の使用権を渡さ
れた専用プロセッサ１３は、状態レジスタ１７にＰＭＳ
ＳＥＴ信号を出力し、状態レジスタ１７の出力信号ＰＭ
Ｓを“Ｈ”レベルにすると共に、レジスタに書き込まれ
たアドレスに基づいて、メモリ１２のアドレス順に、命
令Ｐを呼び出し所要の処理を行う。処理が進行して命令
Ｍを呼び出すと、専用プロセッサ１３は、その命令Ｍの
格納されたアドレスを自己のレジスタに書き込むと共
に、アドレス／データバス１４の使用権をマイコン１１
に渡し待機する。すると、マイコン１１は。状態レジス
タ１７にＰＭＳＲＥＳＥＴ信号を発振し、状態レジスタ
１７の出力信号ＰＭＳを“Ｌ”レベルにすると共に、専
用プロセッサ１３のレジスタとメモリ１２にアクセスし
て命令Ｍの処理を行う。
れた専用プロセッサ１３は、状態レジスタ１７にＰＭＳ
ＳＥＴ信号を出力し、状態レジスタ１７の出力信号ＰＭ
Ｓを“Ｈ”レベルにすると共に、レジスタに書き込まれ
たアドレスに基づいて、メモリ１２のアドレス順に、命
令Ｐを呼び出し所要の処理を行う。処理が進行して命令
Ｍを呼び出すと、専用プロセッサ１３は、その命令Ｍの
格納されたアドレスを自己のレジスタに書き込むと共
に、アドレス／データバス１４の使用権をマイコン１１
に渡し待機する。すると、マイコン１１は。状態レジス
タ１７にＰＭＳＲＥＳＥＴ信号を発振し、状態レジスタ
１７の出力信号ＰＭＳを“Ｌ”レベルにすると共に、専
用プロセッサ１３のレジスタとメモリ１２にアクセスし
て命令Ｍの処理を行う。
【００１２】マイコン１１が動作中に、割込み信号発生
器１８から割込信号ＩＮＴが発振されると、実行中のア
ドレスの命令Ｍの処理が終了した時点で次の命令Ｍの処
理を中断して、割込み処理を行う。割込み処理が終了す
ると、マイコン１１は、状態レジスタ１７の出力信号Ｐ
ＭＳを参照する。このとき、状態レジスタ１７の出力信
号ＰＭＳは、“Ｌ”レベルになっている。そこで、マイ
コン１１は、自己の命令カウンタを参照して、中断した
アドレスの命令Ｍから処理を再開する。
器１８から割込信号ＩＮＴが発振されると、実行中のア
ドレスの命令Ｍの処理が終了した時点で次の命令Ｍの処
理を中断して、割込み処理を行う。割込み処理が終了す
ると、マイコン１１は、状態レジスタ１７の出力信号Ｐ
ＭＳを参照する。このとき、状態レジスタ１７の出力信
号ＰＭＳは、“Ｌ”レベルになっている。そこで、マイ
コン１１は、自己の命令カウンタを参照して、中断した
アドレスの命令Ｍから処理を再開する。
【００１３】一方、専用プロセッサ１３が動作中に、割
込信号発生器１８から割込信号ＩＮＴが発振されると、
実行中のアドレスの命令Ｐの処理が終了した時点で次の
命令Ｐの処理を中断し、自己のレジスタに処理が終了し
た命令Ｐのアドレスを書き込み待機する。
込信号発生器１８から割込信号ＩＮＴが発振されると、
実行中のアドレスの命令Ｐの処理が終了した時点で次の
命令Ｐの処理を中断し、自己のレジスタに処理が終了し
た命令Ｐのアドレスを書き込み待機する。
【００１４】マイコン１１は、割込信号ＩＮＴを受け、
専用プロセッサ１３の処理が中断されると、直ちに割込
み処理を行う。この時、状態レジスタ１７に対するＰＭ
ＳＲＥＳＥＴ信号は発振しない。したがって、割込み処
理が終了した後、状態レジスタ１７の出力信号ＰＭＳを
参照すると、出力信号ＰＭＳは“Ｈ”レベルになってい
る。そこで、マイコン１１は、アドレス／データバス１
４の使用権を専用プロセッサ１３に渡し待機する。
専用プロセッサ１３の処理が中断されると、直ちに割込
み処理を行う。この時、状態レジスタ１７に対するＰＭ
ＳＲＥＳＥＴ信号は発振しない。したがって、割込み処
理が終了した後、状態レジスタ１７の出力信号ＰＭＳを
参照すると、出力信号ＰＭＳは“Ｈ”レベルになってい
る。そこで、マイコン１１は、アドレス／データバス１
４の使用権を専用プロセッサ１３に渡し待機する。
【００１５】アドレス／データバス１４の使用権を渡さ
れた専用プロセッサ１３は、レジスタに書き込まれたア
ドレスの次のアドレスの命令Ｐをメモリ１２から読み出
して処理を再開する。
れた専用プロセッサ１３は、レジスタに書き込まれたア
ドレスの次のアドレスの命令Ｐをメモリ１２から読み出
して処理を再開する。
【００１６】上述したように、命令が機能命令Ｍのとき
は、複雑な演算に適したマイコン１１により処理を行
い、命令が基本命令Ｐであるときには、高速処理が可能
な専用プロセッサ１３により処理を行うことにより、応
答性を向上させることができる。また、状態レジスタ１
７により、割込信号ＩＮＴが印加されたとき、マイコン
１１と専用プロセッサ１３のいずれが動作中であったか
を表示させることにより、マイコン１１で、割込み処理
終了後の復帰アドレスを設定することができ、割込み処
理を行うことができる。
は、複雑な演算に適したマイコン１１により処理を行
い、命令が基本命令Ｐであるときには、高速処理が可能
な専用プロセッサ１３により処理を行うことにより、応
答性を向上させることができる。また、状態レジスタ１
７により、割込信号ＩＮＴが印加されたとき、マイコン
１１と専用プロセッサ１３のいずれが動作中であったか
を表示させることにより、マイコン１１で、割込み処理
終了後の復帰アドレスを設定することができ、割込み処
理を行うことができる。
【００１７】図４は、前記状態レジスタ１７の一例を示
すもので、同図において、１７ａはＳーＲ端子付きＤ型
フリップフロップ（以下、フリップフロップという）。
である。また、１７ｂは反転ゲートである。専用プロセ
ッサからのＰＭＳＳＥＴ信号は、反転ゲート１７ｂを介
してフリップフロップ１７ａのＳ端子に接続される。ま
た、マイコンからのＰＭＳＲＥＳＥＴ信号は、フリップ
フロップ１７ａのＴ端子に接続される。そして、フリッ
プフロップ１７ａの出力は、マイコンに接続される。
すもので、同図において、１７ａはＳーＲ端子付きＤ型
フリップフロップ（以下、フリップフロップという）。
である。また、１７ｂは反転ゲートである。専用プロセ
ッサからのＰＭＳＳＥＴ信号は、反転ゲート１７ｂを介
してフリップフロップ１７ａのＳ端子に接続される。ま
た、マイコンからのＰＭＳＲＥＳＥＴ信号は、フリップ
フロップ１７ａのＴ端子に接続される。そして、フリッ
プフロップ１７ａの出力は、マイコンに接続される。
【００１８】
【発明の効果】以上述べた如く、本発明によれば、簡単
な論理演算を行なう基本命令と、高度な論理演算を行な
う機能命令とを含む複数の命令を記憶するメモリと、こ
のメモリに記憶された命令のうち基本命令を処理する専
用プロセッサと、前記メモリに記憶された命令のうち機
能命令を処理するマイクロコンピュータと、前記専用プ
ロセッサの動作状態を表示する状態レジスタとを設け、
割込み処理発生時に、前記状態レジスタの出力によっ
て、割込み処理後の復帰アドレスを設定するようにした
ので、マイクロコンピュータ回路による処理の応答性を
向上させることができ、しかも、割込み処理を可能にす
ることができる。
な論理演算を行なう基本命令と、高度な論理演算を行な
う機能命令とを含む複数の命令を記憶するメモリと、こ
のメモリに記憶された命令のうち基本命令を処理する専
用プロセッサと、前記メモリに記憶された命令のうち機
能命令を処理するマイクロコンピュータと、前記専用プ
ロセッサの動作状態を表示する状態レジスタとを設け、
割込み処理発生時に、前記状態レジスタの出力によっ
て、割込み処理後の復帰アドレスを設定するようにした
ので、マイクロコンピュータ回路による処理の応答性を
向上させることができ、しかも、割込み処理を可能にす
ることができる。
【図１】本発明によるマイクロコンピュータ回路を示す
ブロック線図。
ブロック線図。
【図２】メモリに書き込まれた命令の説明図。
【図３】命令の処理状況を示すタイムチャート図。
【図４】図１における状態レジスタの一例を示すブロッ
ク線図。
ク線図。
１１ マイコン、 １２ メモリ、 １３
専用プロセッサ、１７ 状態レジスタ。
専用プロセッサ、１７ 状態レジスタ。
Claims (1)
- 【請求項１】簡単な論理演算を行なう基本命令と、高度
な論理演算を行なう機能命令とを含む複数の命令を記憶
するランダム・アクセス・メモリと、このランダム・ア
クセス・メモリに記憶された命令のうち基本命令を処理
する専用プロセッサと、前記ランダム・アクセス・メモ
リに記憶された命令のうち機能命令を処理するマイクロ
コンピュータと、前記専用プロセッサの動作状態を表示
する状態レジスタとを設け、割込み処理発生時に、前記
状態レジスタの出力によって、割込み処理後の復帰アド
レスを設定することを特徴とするマイクロコンピュータ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321292A JPH05233026A (ja) | 1992-02-20 | 1992-02-20 | マイクロコンピュータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321292A JPH05233026A (ja) | 1992-02-20 | 1992-02-20 | マイクロコンピュータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233026A true JPH05233026A (ja) | 1993-09-10 |
Family
ID=12380144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321292A Withdrawn JPH05233026A (ja) | 1992-02-20 | 1992-02-20 | マイクロコンピュータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233026A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003177806A (ja) * | 2001-12-12 | 2003-06-27 | Mitsubishi Electric Corp | パソコンｎｃ、パソコン付きプログラマブル・コントローラおよびプログラマブル・コントローラのソフトウェア開発ツール |
-
1992
- 1992-02-20 JP JP3321292A patent/JPH05233026A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003177806A (ja) * | 2001-12-12 | 2003-06-27 | Mitsubishi Electric Corp | パソコンｎｃ、パソコン付きプログラマブル・コントローラおよびプログラマブル・コントローラのソフトウェア開発ツール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JPH0259828A (ja) | マイクロコンピュータ開発支援装置 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH02263256A (ja) | マイクロコンピュータ及びコントローラ | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS59105148A (ja) | マイクロプログラム制御方式の中央処理装置 | |
| JPS6230452B2 (ja) | ||
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH01137339A (ja) | マイクロプロセッサ | |
| JPH0158522B2 (ja) | ||
| JPH03196204A (ja) | プログラマブルコントローラ | |
| JPH05313915A (ja) | マイクロコンピュータ | |
| JPH0651818A (ja) | プログラマブルコントローラ | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPH0517595B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |