JPH0158522B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、シーケンス制御装置に係り、特にプ
ログラマブルコントロールシーケンサにおいて運
転中に演算プログラムを変更することが可能なシ
ーケンス制御装置に関する。

〔従来技術〕

この種のシーケンス制御装置として、従来より
例えば第３図に示す様な装置がある。すなわち、
記憶回路４のプログラム記憶部６には演算プログ
ラムが記憶されている。入力回路１から順次取り
込まれるデータは、演算制御回路２において、前
記演算プログラムに従つて演算処理され、その処
理結果は、出力回路３に送られ、これによつて各
部分が制御される。

ここで、例えば、第１図に示される様なプログ
ラムがあるとすると、このプログラムは、各回路
に対応して第３図のプログラム記憶部６に、ブロ
ツク毎に格納される。概略的には第４図ａに示さ
れる様に格納される。

ところで、プログラムの制御対象に変更が生じ
たために、例えば、第１図に示されたプログラム
を第２図に示す様に変更しなければならないとい
う事態も生ずる。この様な場合には、プログラム
をブロツク単位で変更するため、第３図の変更ブ
ロツクレジスタ５に変更しすべきブロツクの番号
を格納しておき、当該ブロツクに対応する新しい
プログラムを一時記憶部７に記憶する。本例の場
合、第１図に比較して、第２図のプログラムは第
２ブロツクの部分を変更する必要があるため、変
更ブロツクレジスタ５には第２ブロツクを指す番
号が格納され、一時記憶部７には、第４図ｂに示
す様に新らたなプログラムが格納される。この様
な状態でEND命令が実行されてひと通りのプロ
グラムが演算された時点で、一時記憶部７に記憶
されているプログラムがプログラム記憶部６の第
２ブロツクに移される。第２ブロツクへのプログ
ラムの転送が終了した後、再びプログラム記憶部
６の先頭から順に実行されていく。

この様な従来のシーケンス制御装置によれば、
プログラム記憶部６をブロツク単位に分割し、し
かもプログラムの変更をブロツク毎に行なえる様
に構成しているので、該当するブロツク以外のプ
ログラムの破壊は防げるという利点がある。

一方、当初作成したプログラムに対して、変更
が可能な最大限のステツプ容量を各ブロツク単位
に予め確保しておかなければならないため、プロ
グラム記憶部６の記憶容量も膨大となる。しか
も、ブロツクによつては、その後全くプログラム
が変更されない場合もあるので、当初確保した記
憶エリアは未使用のままであるということ（第４
図ａの斜線部分）もあり、非常に不経済である。
ちなみに、第５図に示したプログラムの大きさま
で、プログラムの各回路の拡張を許すとすると、
プログラム記憶部６の各ブロツクの大きさは、
223ステツプにもなる。これに対して実際に格納
される第１図のプログラムは、第１ブロツクで
1.8％、第２ブロツクで2.7％、第３ブロツクで3.1
％程度の容量しかその記憶のために必要とせず、
その他の部分（斜線部分）は、当初は不要という
ことになる。

また、従来のシーケンス制御装置によれば、一
時記憶部７に記憶されているプログラムを演算途
中でプログラム記憶部６に移さなければならない
ので、演算を一時中断せざるを得ず、このために
処理時間が全体として長くなるという欠点があ
る。

〔発明の目的〕

本発明の目的は、プログラムを記憶するメモリ
の使用効率を良くし、かつ従来の様なプログラム
を一時記憶する一時記憶部からプログラム記憶部
にプログラムを移すことに起因する処理時間の増
大という欠点を除去したシーケンス制御装置を提
供することにある。

〔発明の概要〕

而して、本発明は、外部のプロセスからデータ
が入力される入力回路と、この入力回路より入力
されるデータを演算処理する演算制御部と、この
演算制御部で実行されるプログラムを記憶するプ
ログラム記憶部と、前記演算結果に従つて外部の
プロセスに信号を出力する出力回路を有するシー
ケンス制御装置において、変更されたプログラム
の部分をアクセスするためのジヤンプ命令を一時
格納する変更アドレスレジスタを有する。このジ
ヤンプ命令によつて変更後のプログラムが記憶さ
れた先頭アドレスが指定され、変更後のプログラ
ムが順次読み出される。かつ、変更後のプログラ
ムの最終アドレスには、次にアクセスすべきアド
レス例えばメインルーチン上のアドレスを記憶し
ておく。通常、変更後のプログラム或いはその一
部分は、当初作成されたプログラムのEND命令
の次のアドレスから記憶されるのが望しい。当初
作成されたプログラム（メインルーチン）は、そ
の先頭から順次読み出されて前記演算制御回路で
処理される。そして、変更すべきプログラムのス
テツプに進むと、そのアドレスにはジヤンプ命令
が格納されているので、そのジヤンプ命令によつ
て、変更プログラムが格納されている先頭のアド
レス例えばEND命令が格納されてるアドレスの
次のアドレスにジヤンプする。そして、変更後の
プログラムが順次読み出される。変更プログラム
の最終アドレスまで進むと、そこには、メインル
ーチン上のアドレスが記憶されているので、処理
は、ジヤンプ後のメインプログラムのあるアドレ
スへと続行される。この様に、変更アドレスレジ
スタにジヤンプ命令を設定することにより、容易
に変更後のプログラムをアクセスすることが可能
となり、かつ、変更後のプログラムは、当初作成
され記憶されたプログラムの後に、逐次記憶して
いき、必要によつてジヤンプ命令にて、ある変更
プログラムにジヤンプする様にしたので、従来技
術の様にプログラム記憶部をブロツク分けする必
要もなく、メモリを効率良く使用できる。もちろ
ん、この様な考え方によれば、メインプログラム
の変更ばかりでなく、変更プログラムを更に変更
することも可能である。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例につい
て説明する。第６図は、一実施例によるシーケン
ス制御装置のブロツク図である。この図におい
て、入力回路１は、外部のプロセスからのデータ
を取り込む。演算制御回路２は、プログラム記憶
部６に格納されたプログラムに従い、入力回路１
からのデータを演算処理する。出力回路３は、演
算結果を外部のプロセスに出力する。

さて、本実施例においては、メモリ４のプログ
ラム記憶部６内のプログラムを変更する場合、特
徴的である。例えば、前述した第１図のプログラ
ムを第２図の様に変更する場合について説明す
る。まず、当初のプログラム即ち第１図のプログ
ラムは、プログラム記憶部６のアドレス“０”か
ら“11”まで、第７図ａに示す様に記憶される。

そして、変更したい部分１０の先頭アドレス
“４”と、変更後のプログラムの記憶位置の先頭
アドレス（END命令のアドレスの次のアドレス
位置）が変更アドレスレジスタ８に格納され、か
つその部分１０の最終アドレスの次のアドレスが
変更アドレスレジスタ９に格納される。次に、第
７図ｂに示す様に、変更後のプログラム１１が、
END命令の格納されているアドレスの次のアド
レス“12”から順次格納され、最終アドレスには
ジヤンプ命令と変更アドレスレジスタ９の内容Ａ
が格納される。この部分１２によるジヤンプ命令
とアドレスＡによつて、もとのプログラム（第７
図ａ）のアドレスＡにジヤンプする。更に、変更
アドレスレジスタ８に格納されていた内容を、演
算制御回路２が読み出し、それに従つて第７図ｃ
に示す様に、アドレス“４”にジヤンプ命令を、
アドレス“５”にジヤンプ先アドレス“12”を更
新して格納する（部分１３に相当）。

この様な構成において、第７図ａのプログラム
の実行が進み、アドレス“４”まで来ると、ジヤ
ンプ命令１３によつてアドレス“12”にジヤンプ
する。而して、アドレス“12”以降に格納された
変更後のプログラムが順次読み出され、演算制御
回路２にて処理される。変更後のプログラムの実
行が進んで、部分１２まで来ると、ジヤンプ命令
によつて、アドレス“Ａ”にジヤンプされる。以
後、アドレス“Ａ”より順次プログラムが読み出
され、演算制御回路２で実行され、END命令に
よつてその実行が終了する。

この様に、変更後の新しいプログラムを、プロ
グラム記憶部６のEND命令が格納されたアドレ
ス以降に格納し、この変更後のプログラムにジヤ
ンプする様にしたので、他のプログラムを破壊す
ることなく、しかもメモリ４のプログラム記憶部
６を効率良く使用することができる。また、変更
に要する時間も、第７図ｃに示す様に、必要とす
るアドレス例えば部分１３にジヤンプ命令を入れ
るだけですむので、演算処理全体に与える影響も
従来に比べて大幅に小さくなり、その結果、処理
速度も向上する。

以上、本発明の一実施例について説明したが、
本発明は上記実施例に限定されることなく、この
他にも種々変形して実施し得る。例えば、変更ア
ドレスレジスタ８，９はメモリ４内の構成として
ではなく、メモリ４とは別のレジスタ構成として
もよい。また、上記した実施例は、変更箇所が１
箇所であるが、複数箇所に変更プログラムがある
場合でも、ジヤンプ命令を同様に用いて実施でき
る。

〔発明の効果〕

以上の説明から明らかなように、本発明によれ
ば変更後の新しいプログラムをプログラム記憶部
のEND命令のアドレス以降に格納すると共に、
第１、第２の変更アドレスレジスタにプログラム
変更に関するアドレス情報を入力しておけば、プ
ログラム記憶部に新しい変更プログラムとメイン
ルーチンの間の所定のジヤンプルーチンが形成さ
れ、その後は変更後のプログラムを容易に実行す
ることが出来る。従つて、プログラムの変更作業
及び実行が極めて容易となると共に、メモリの使
用効率も良くすることが出来る。更に従来のよう
に一時記憶部からプログラム記憶部に変更プログ
ラムを移しかえるという動作がなく処理時間が短
くなる。

【図面の簡単な説明】

第１図、第２図は、シーケンス制御装置のプロ
グラムの一例を示す図、第３図は、従来技術によ
るシーケンス制御装置のブロツク図、第４図はプ
ログラム記憶部の格納様式を示す図、第５図は、
最大の構成例によるプログラムの一例を示す図、
第６図は、本発明の一実施例によるシーケンス制
御装置のブロツク図、第７図はプログラムの変更
手順を示す図である。 １…入力回路、２…演算制御回路、３…出力回
路、４…メモリ、６…プログラム記憶部、８，９
…変更アドレスレジスタ。

Claims (1)

【特許請求の範囲】
1. １ 外部のプロセスからデータを入力する入力部
   と、上記入力部から送られるデータを演算処理す
   る演算制御部と、上記演算制御部で実行されるプ
   ログラムのメインルーチンを格納するメモリと、
   上記演算制御部による演算結果に従つて外部プロ
   セスに信号を出力する出力部を有するシーケンス
   制御装置において、上記メインルーチンの一部分
   の差し替えのために形成された変更プログラムを
   上記メインルーチンのENDアドレスの次のアド
   レス位置以降に格納すると共に、上記メインルー
   チンの差し替えられる部分の先頭アドレスと上記
   変更プログラムの格納先頭アドレスを一時的に保
   持する第１変更アドレスレジスタと、上記メイン
   ルーチンの差し替えられるべき部分の最終アドレ
   スの次のアドレスを一時的に保持する第２変更ア
   ドレスレジスタとを備え、上記演算制御部は上記
   第１変更アドレスレジスタの内容を読み出して上
   記メインルーチンの差し替えられる部分の先頭ア
   ドレスに上記変更プログラムの格納先頭アドレス
   をジヤンプ命令と共に更新して書き込み、更に上
   記第２変更アドレスレジスタの内容を読みだして
   上記差し替えられるべき部分の最終アドレスの次
   のアドレスを上記変更プログラムの格納最終アド
   レスの次のアドレスにジヤンプ命令と共に追加書
   き込むように構成されたことを特徴とするシーケ
   ンス制御装置。