JPS6260034A - ストア−ドプログラム方式制御装置 - Google Patents
ストア−ドプログラム方式制御装置Info
- Publication number
- JPS6260034A JPS6260034A JP19852385A JP19852385A JPS6260034A JP S6260034 A JPS6260034 A JP S6260034A JP 19852385 A JP19852385 A JP 19852385A JP 19852385 A JP19852385 A JP 19852385A JP S6260034 A JPS6260034 A JP S6260034A
- Authority
- JP
- Japan
- Prior art keywords
- program
- jump
- address
- bits
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は順序制御全実現する制御装置に係わり。
特に制御に係わる操作を記述したプログラムをプログラ
ムメモリに格納し、それを順番に読みだして実行すると
ころのストアートプログラム方式による制御装置におけ
る実行順序の制御方法に関する。
ムメモリに格納し、それを順番に読みだして実行すると
ころのストアートプログラム方式による制御装置におけ
る実行順序の制御方法に関する。
順序制御を実現する制御装置の構成方式のひとつに、制
御に係わる操作全プログラムという形で記述してそれを
プログラムメモリに格納しておき、それをある順序に従
って読みだして実行することにより所望の順序制御を実
現する、ストアートプログラム方式というものがある。
御に係わる操作全プログラムという形で記述してそれを
プログラムメモリに格納しておき、それをある順序に従
って読みだして実行することにより所望の順序制御を実
現する、ストアートプログラム方式というものがある。
ストアートプログラム方式による制御装置においてはプ
ログラムが格納されたメモリの番地を指定するためのレ
ジスタ（ポインタ）が用意されおり、はとんどの場合こ
のレジスタは１ずつ増加しながら番地を指定するカウン
タ（プログラムカウンタ）により構成されている。
ログラムが格納されたメモリの番地を指定するためのレ
ジスタ（ポインタ）が用意されおり、はとんどの場合こ
のレジスタは１ずつ増加しながら番地を指定するカウン
タ（プログラムカウンタ）により構成されている。
しかしプログラムの実行順序は番地の増加する順とは限
らず、制御の流れを変えるためプログラムカウンタに新
たな値を設定する手段が必要になる、このような制御の
流れを変えるための操作をジャンプといい、独立した命
令として記述される場合もあれば他の操作と一緒にして
命令の一部に記述される場合もある。
らず、制御の流れを変えるためプログラムカウンタに新
たな値を設定する手段が必要になる、このような制御の
流れを変えるための操作をジャンプといい、独立した命
令として記述される場合もあれば他の操作と一緒にして
命令の一部に記述される場合もある。
いずれにしても、ジャンプして次に実行する命令の番地
、つまりジャンプ先の番地を指定することが必要になる
。
、つまりジャンプ先の番地を指定することが必要になる
。
記述できるアルゴリズムの自由度を保証するためにはプ
ログラムのどの部分からでも他の部分へジャンプできる
ことが必要になシ、その念めにはプログラムメモリの最
大番地を表現できるだけのビット数のフィールドを命令
語中に確保しなければならない。ところが実際に必要と
される制御の流れの変更はプログラムの空間において不
規則なものではなく、ジャンプ先の番地は実行中の番地
から近い部分へのものが大半で、遠い番地へのジャンプ
は極めて少ない、したがって、ジャンプ先の番地を実行
中の命令番地からの相対値で与えれば大半の場合、短い
ビット数で済む。ところが、啄めて少ないにもかかわら
ず遠い番地へのジャンプ全許す之めにプログラムメモリ
の任意の番地を記述できるだけのビット数のフィールド
を命令語中に確保しなければならない。このことは限ら
れたビット数の命令語において、ビットの徂合せのうち
多くの鳩合金ジャンプ命令の念めにあてがわなければな
らず、そのため、他の命令の記述自由度を制限したり、
命令語のピット長を長くし之ジすることが必要になり、
ひいては命令セットの弱体化や命令全格納するメモリの
大規模化をまねく。
ログラムのどの部分からでも他の部分へジャンプできる
ことが必要になシ、その念めにはプログラムメモリの最
大番地を表現できるだけのビット数のフィールドを命令
語中に確保しなければならない。ところが実際に必要と
される制御の流れの変更はプログラムの空間において不
規則なものではなく、ジャンプ先の番地は実行中の番地
から近い部分へのものが大半で、遠い番地へのジャンプ
は極めて少ない、したがって、ジャンプ先の番地を実行
中の命令番地からの相対値で与えれば大半の場合、短い
ビット数で済む。ところが、啄めて少ないにもかかわら
ず遠い番地へのジャンプ全許す之めにプログラムメモリ
の任意の番地を記述できるだけのビット数のフィールド
を命令語中に確保しなければならない。このことは限ら
れたビット数の命令語において、ビットの徂合せのうち
多くの鳩合金ジャンプ命令の念めにあてがわなければな
らず、そのため、他の命令の記述自由度を制限したり、
命令語のピット長を長くし之ジすることが必要になり、
ひいては命令セットの弱体化や命令全格納するメモリの
大規模化をまねく。
本発明は上記の問題点を改良して、記述できるアルゴリ
ズムの自由度を大きく損うことなく、限られ九ビット数
の命令語で効率よく制御の流れ全記述できる制御装置を
提供することを目的とする。
ズムの自由度を大きく損うことなく、限られ九ビット数
の命令語で効率よく制御の流れ全記述できる制御装置を
提供することを目的とする。
本発明は、プログラム中のジャンプ先番地を記述する際
にプログラムメモリの最大番地を表現できるだけのビッ
ト数より少ないビット数で表現しておき、制御装置はジ
ャンプ先番地をプログラムカウンタの最上位ビット側へ
寄せて設定するように構成したこと全特徴とする。
にプログラムメモリの最大番地を表現できるだけのビッ
ト数より少ないビット数で表現しておき、制御装置はジ
ャンプ先番地をプログラムカウンタの最上位ビット側へ
寄せて設定するように構成したこと全特徴とする。
本発明によれば、限られたビット数の命令語におい゛Ｃ
比較的短いビット数でジャンプ先番地を記述することが
できるにもかかわらず、プログラムのどの部分からでも
他の部分ヘジャンプすることができる自由度金持った制
御装置を構成することができる。
比較的短いビット数でジャンプ先番地を記述することが
できるにもかかわらず、プログラムのどの部分からでも
他の部分ヘジャンプすることができる自由度金持った制
御装置を構成することができる。
本発明の実施例を第１図（本発明の実施例）。
第２図（従来例）及び第３図（命令語構成表）を用いて
説明する。
説明する。
本実施例は命令語は１６ビツト構成であり、プ゛ ログ
ラムカウンタが９ビツトで５１２ワードのプログラムメ
モリを持っている場合である。プログラムカウンタは図
の左側のビットが最上位ビットである。第３図（ａ）に
示すようにジャンプ命令は。
ラムカウンタが９ビツトで５１２ワードのプログラムメ
モリを持っている場合である。プログラムカウンタは図
の左側のビットが最上位ビットである。第３図（ａ）に
示すようにジャンプ命令は。
命令語のうち１０ビット金使って表現され、残りの６ビ
ツトがジャンプ先の番地を指定するのに使われる。プロ
グラムカウンタは９ビツトであるから３ビット不足する
がその部分には０を補うことにする。
ツトがジャンプ先の番地を指定するのに使われる。プロ
グラムカウンタは９ビツトであるから３ビット不足する
がその部分には０を補うことにする。
このように構成すればジャンプ命令によりジャンプでき
る飛び先番地は任意ではなく８番地ごとになる。そこで
この不便？なくすため、実行中の番地からの相対値によ
るジャンプで、前後それぞれ３１１番地（５ビツトで表
現できる）範囲へジャンプできるようにする。（この之
めの回路は図中では省略しているが、＋１回路の横にで
も追加すればよい、）このなめには第３図（ｂ）に示す
ような相対ジャンプ命令金一つ追加すればよい。両方の
ジャンプ命令を合せると、ジャンプ先の番地指定に７ビ
ツト使った第３図（Ｃ）に示すような一つのジャンプ命
令と同じだけの命令語のビットパターンの組合せを占有
する。
る飛び先番地は任意ではなく８番地ごとになる。そこで
この不便？なくすため、実行中の番地からの相対値によ
るジャンプで、前後それぞれ３１１番地（５ビツトで表
現できる）範囲へジャンプできるようにする。（この之
めの回路は図中では省略しているが、＋１回路の横にで
も追加すればよい、）このなめには第３図（ｂ）に示す
ような相対ジャンプ命令金一つ追加すればよい。両方の
ジャンプ命令を合せると、ジャンプ先の番地指定に７ビ
ツト使った第３図（Ｃ）に示すような一つのジャンプ命
令と同じだけの命令語のビットパターンの組合せを占有
する。
実際に必要とされるジャンプでは、ジャンプ先の番地は
不規則なものではなく、実行中の番地から近い部分への
ものが大半であり、遠い番地へのジャンプはエラー処理
や例外処理部分へのジャンプ、プログラム全体から参照
されるグローバＪ・な操作列のルーチンなど限られた場
合のみであるから、その番地が８番地ごとの飛びとびな
番地から始まるように制限されてもプログラム記述の自
由度を著しくそこなうものではない、また、その様なル
ーチ／の開始番地が８番地ごとに制限されるために無駄
になる番地も極わずかであり、プログラムの格納効率を
下げることにはならない。
不規則なものではなく、実行中の番地から近い部分への
ものが大半であり、遠い番地へのジャンプはエラー処理
や例外処理部分へのジャンプ、プログラム全体から参照
されるグローバＪ・な操作列のルーチンなど限られた場
合のみであるから、その番地が８番地ごとの飛びとびな
番地から始まるように制限されてもプログラム記述の自
由度を著しくそこなうものではない、また、その様なル
ーチ／の開始番地が８番地ごとに制限されるために無駄
になる番地も極わずかであり、プログラムの格納効率を
下げることにはならない。
一方、本発明の閘成金とらない従来の場合は。
第２図に示すような回路構成になり、第３図ｆｄ）に示
すようにジャンプ先番地全指定するのに９ビツトを必要
とする。これは、命令語のビットパターンの組合せも本
発明の構成の場合に比べて２ビット余分、つまり４倍占
有する。
すようにジャンプ先番地全指定するのに９ビツトを必要
とする。これは、命令語のビットパターンの組合せも本
発明の構成の場合に比べて２ビット余分、つまり４倍占
有する。
本発明の薄皮はマイクロプログラムなど特定の用途のプ
ログラムの順序を制御するのに特に有効である。なぜな
らその様な用途ではプログラムの記述の容易さよジもプ
ログラムの格納効率などの方が重要になるからである。
ログラムの順序を制御するのに特に有効である。なぜな
らその様な用途ではプログラムの記述の容易さよジもプ
ログラムの格納効率などの方が重要になるからである。
第１図は本発明を用いたプログラム順序制御回路の例を
示す図％第２図は従来用いられているプログラム順序制
御回路を示す図、第３図は命令語の構成を示す南である
。第１図において、１・・・命令語レジスタ（１６ビツ
ト）２・・・プログラムカラ／り（９ピント）３・・・
セレクタ ４・・・ジャンプ制御信号線 ５・・・＋１回路 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 外 Ｎ ″ 聾 Ｎ
示す図％第２図は従来用いられているプログラム順序制
御回路を示す図、第３図は命令語の構成を示す南である
。第１図において、１・・・命令語レジスタ（１６ビツ
ト）２・・・プログラムカラ／り（９ピント）３・・・
セレクタ ４・・・ジャンプ制御信号線 ５・・・＋１回路 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 外 Ｎ ″ 聾 Ｎ
Claims (1)
- 実行命令列（プログラム）を格納したプログラムメモリ
の番地を指定するポインタ（プログラムカウンタ）を備
えたストアートプログラム方式による制御装置において
、通常は１ずつ増加しながら順序制御を実現している前
記プログラムカウンタに対して制御の流れを変えるため
新たな値を設定する際に、前記プログラムメモリの最大
番地を表現できるだけのビット数より少ないビット数で
表わされる値を前記プログラムカウンタの最上位ビット
側へ寄せて設定し、下位ビット側の不足部分にあらかじ
め決められた定数値を設定することを特徴とするストア
ートプログラム方式制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19852385A JPS6260034A (ja) | 1985-09-10 | 1985-09-10 | ストア−ドプログラム方式制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19852385A JPS6260034A (ja) | 1985-09-10 | 1985-09-10 | ストア−ドプログラム方式制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6260034A true JPS6260034A (ja) | 1987-03-16 |
Family
ID=16392555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19852385A Pending JPS6260034A (ja) | 1985-09-10 | 1985-09-10 | ストア−ドプログラム方式制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6260034A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6343357B1 (en) | 1991-06-24 | 2002-01-29 | Hitachi, Ltd. | Microcomputer and dividing circuit |
-
1985
- 1985-09-10 JP JP19852385A patent/JPS6260034A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6343357B1 (en) | 1991-06-24 | 2002-01-29 | Hitachi, Ltd. | Microcomputer and dividing circuit |
| US6996700B2 (en) | 1991-06-24 | 2006-02-07 | Renesas Technology Corp. | Microcomputer and dividing circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0660229A1 (en) | Method and apparatus for modifying the contents of a register | |
| JPS6260034A (ja) | ストア−ドプログラム方式制御装置 | |
| JPS622332B2 (ja) | ||
| JPH0227596A (ja) | 半導体メモリ | |
| JPH03288228A (ja) | 情報処理装置 | |
| JPS586970B2 (ja) | Ｒｏｍアドレスのシ−ケンス制御方式 | |
| JPH0267632A (ja) | 電子計算機における分岐命令構成法 | |
| JPS61838A (ja) | マイクロプログラム制御装置 | |
| JPS6127775B2 (ja) | ||
| JPS6325373B2 (ja) | ||
| JPS5868159A (ja) | デ−タ処理装置 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS61109163A (ja) | チヤネル制御方法 | |
| JPS63195749A (ja) | リ−ドオンリ−メモリの選択信号制御方式 | |
| JPS63163533A (ja) | マイクロコンピユ−タ | |
| JPS59189407A (ja) | シ−ケンス制御装置 | |
| JPS6373332A (ja) | マイクロプログラム制御方式 | |
| JPH04358227A (ja) | マイクロプロセッサ | |
| JPS61272856A (ja) | プロセツサ制御方式 | |
| JPH0531170B2 (ja) | ||
| JPS6136657B2 (ja) | ||
| JPS6398035A (ja) | マイクロプログラム制御装置 | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPH03257572A (ja) | マルチプロセッサシステム | |
| JPS608961A (ja) | ポインタ回路 |