JPH04358227A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH04358227A JPH04358227A JP13153091A JP13153091A JPH04358227A JP H04358227 A JPH04358227 A JP H04358227A JP 13153091 A JP13153091 A JP 13153091A JP 13153091 A JP13153091 A JP 13153091A JP H04358227 A JPH04358227 A JP H04358227A
- Authority
- JP
- Japan
- Prior art keywords
- register
- external memory
- switching
- microprocessor
- designated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサに関
し、特に複数のタスクを同時に動作させることのできる
マイクロプロセッサに関する。
し、特に複数のタスクを同時に動作させることのできる
マイクロプロセッサに関する。
【０００２】
【従来の技術】従来のマイクロプロセッサにおいては、
タスクの切り換えを行うときはマイクロプロセッサ内部
の情報を固定長のフォーマットで外部記憶手段に格納し
、他の内部情報をマイクロプロセッサに読み出すことに
よって切り換え動作を行っていた。
タスクの切り換えを行うときはマイクロプロセッサ内部
の情報を固定長のフォーマットで外部記憶手段に格納し
、他の内部情報をマイクロプロセッサに読み出すことに
よって切り換え動作を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来のマイク
ロプロセッサでは、外部記憶手段とマイクロプロセッサ
との間において固定長の情報の転送を行うことによって
タスクを切り換えるのでタスクによっては不要なマイク
ロプロセッサの情報まで転送してしまい、切り換えに余
分な時間を要する。従って、頻繁にタスク切り換えが行
われるシステムでは処理性能が低下するという問題点が
ある。
ロプロセッサでは、外部記憶手段とマイクロプロセッサ
との間において固定長の情報の転送を行うことによって
タスクを切り換えるのでタスクによっては不要なマイク
ロプロセッサの情報まで転送してしまい、切り換えに余
分な時間を要する。従って、頻繁にタスク切り換えが行
われるシステムでは処理性能が低下するという問題点が
ある。
【０００４】本発明の目的はタスク切り換えに要する時
間を短縮することのできるマイクロプロセッサを提供す
ることにある。
間を短縮することのできるマイクロプロセッサを提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明のマイクロプロセ
ッサは、内部レジスタのうちのどのレジスタの内容をタ
スク切り換え時に外部メモリに退避するかを指定する指
定レジスタと、指定レジスタにより指定された内部レジ
スタの内容を外部メモリに転送する手段とを有し、指定
レジスタの内容によりタスクの切り換え時に退避する情
報量を可変長にしたことを特徴とする。
ッサは、内部レジスタのうちのどのレジスタの内容をタ
スク切り換え時に外部メモリに退避するかを指定する指
定レジスタと、指定レジスタにより指定された内部レジ
スタの内容を外部メモリに転送する手段とを有し、指定
レジスタの内容によりタスクの切り換え時に退避する情
報量を可変長にしたことを特徴とする。
【０００６】このように本発明のマイクロプロセッサは
タスク切り換え時に外部記憶に退避されるレジスタ情報
の情報量を可変にするよう構成されており、好ましくは
タスク切り換え時にどのレジスタを退避するかという情
報を指定レジスタ内に保持しる手段と、マイクロプログ
ラムにより指定レジスタを参照し、マイクロプロセッサ
内部の指定レジスタによって指定されたレジスタを外部
記憶へ転送する手段と、この転送処理をマイクロプロセ
ッサに指示するマイクロプログラムとを有している。
タスク切り換え時に外部記憶に退避されるレジスタ情報
の情報量を可変にするよう構成されており、好ましくは
タスク切り換え時にどのレジスタを退避するかという情
報を指定レジスタ内に保持しる手段と、マイクロプログ
ラムにより指定レジスタを参照し、マイクロプロセッサ
内部の指定レジスタによって指定されたレジスタを外部
記憶へ転送する手段と、この転送処理をマイクロプロセ
ッサに指示するマイクロプログラムとを有している。
【０００７】
【実施例】次に、本発明をその実施例について図面を用
いて説明する。
いて説明する。
【０００８】図１を参照すると、本発明の実施例による
マイクロプロセッサはマイクロプログラムＲＯＭ１と、
そのデコーダ２と、メモリに退避する内部レジスタを指
定する指定レジスタ３と、内部レジスタ群４と、演算器
５と、演算器５での演算結果によって条件分岐するため
の情報を生成するブロック６と、外部メモリとのインタ
フェースを制御するバスコントローラ７と、これらの装
置２〜７を相互接続するバスライン８〜１０を含んでい
る。内部レジスタ群はＲ０ ，Ｒ１ ，…Ｒｎ の（ｎ
＋１）個の内部レジスタから構成されている。
マイクロプロセッサはマイクロプログラムＲＯＭ１と、
そのデコーダ２と、メモリに退避する内部レジスタを指
定する指定レジスタ３と、内部レジスタ群４と、演算器
５と、演算器５での演算結果によって条件分岐するため
の情報を生成するブロック６と、外部メモリとのインタ
フェースを制御するバスコントローラ７と、これらの装
置２〜７を相互接続するバスライン８〜１０を含んでい
る。内部レジスタ群はＲ０ ，Ｒ１ ，…Ｒｎ の（ｎ
＋１）個の内部レジスタから構成されている。
【０００９】図２を参照すると、指定レジスタ３は０〜
ｎビットの情報を格納し、各ビットにはＲ０ 〜Ｒｎ
の情報、すなわち内部レジスタ群４のＲ０ 〜Ｒｎ に
対応する情報を収容する。あるビットの情報が「１」で
あればそのビットに対応する内部レジスタの内容が外部
メモリに退避される。情報が「０」のビットに対応する
内部レジスタについてはメモリに退避されない。
ｎビットの情報を格納し、各ビットにはＲ０ 〜Ｒｎ
の情報、すなわち内部レジスタ群４のＲ０ 〜Ｒｎ に
対応する情報を収容する。あるビットの情報が「１」で
あればそのビットに対応する内部レジスタの内容が外部
メモリに退避される。情報が「０」のビットに対応する
内部レジスタについてはメモリに退避されない。
【００１０】図１の構成要素を制御するマイクロプログ
ラムのフローチャートを示す図３と、図３のフローチャ
ート実行時の外部メモリのメモリマップを示す図４とを
参照すると、マイクロプログラムＲＯＭ１より読み出さ
れた命令は、デコーダ２で解読され、プロセッサの各構
成要素に指示を与える。図３のフローチャートを実現す
るマイクロプログラムにより、タスク切り換え時には、
まずステップ３１においてｉのカウンタ（図示せず）を
用い、０〜ｎをとるｉの値を０にリセットし、ステップ
３２において指定レジスタ３の第ｉビットの情報を演算
器５によって判別し内部レジスタ群４の内部レジスタＲ
０ 〜Ｒｎ のうち指定レジスタ３の対応するビットが
１のレジスタの内容のみをバスコントローラ７を介して
外部メモリに転送し退避させる（ステップ３３）。ステ
ップ３４においてｉがｎに達したかどうかをチェックし
、達していなければステップ３５でｉの値を１つづつカ
ウントアップし達していればステップ３６で指定レジス
タ３の値を外部メモリに退避させる。以上の動作を行っ
た結果のメモリのマップが図４である。
ラムのフローチャートを示す図３と、図３のフローチャ
ート実行時の外部メモリのメモリマップを示す図４とを
参照すると、マイクロプログラムＲＯＭ１より読み出さ
れた命令は、デコーダ２で解読され、プロセッサの各構
成要素に指示を与える。図３のフローチャートを実現す
るマイクロプログラムにより、タスク切り換え時には、
まずステップ３１においてｉのカウンタ（図示せず）を
用い、０〜ｎをとるｉの値を０にリセットし、ステップ
３２において指定レジスタ３の第ｉビットの情報を演算
器５によって判別し内部レジスタ群４の内部レジスタＲ
０ 〜Ｒｎ のうち指定レジスタ３の対応するビットが
１のレジスタの内容のみをバスコントローラ７を介して
外部メモリに転送し退避させる（ステップ３３）。ステ
ップ３４においてｉがｎに達したかどうかをチェックし
、達していなければステップ３５でｉの値を１つづつカ
ウントアップし達していればステップ３６で指定レジス
タ３の値を外部メモリに退避させる。以上の動作を行っ
た結果のメモリのマップが図４である。
【００１１】切り換え先のタスクの実行を行うために必
要な内部レジスタ情報の読み出しは、まずステップ３７
において指定レジスタ３の値を外部メモリから読み込ん
で、ステップ３８〜４２において対応するビットが１の
内部レジスタの値のみを読み込んで完了する。以上の動
作を行うことによりタスクの切り換え動作は完了する。
要な内部レジスタ情報の読み出しは、まずステップ３７
において指定レジスタ３の値を外部メモリから読み込ん
で、ステップ３８〜４２において対応するビットが１の
内部レジスタの値のみを読み込んで完了する。以上の動
作を行うことによりタスクの切り換え動作は完了する。
【００１２】
【発明の効果】以上説明したように本発明は、タスク切
り換え時の外部記憶手段に対するマイクロプロセッサの
アクセスを減らすことにより、タスクの切り換えを効率
良くかつ高速に行うことができるという効果がある。
り換え時の外部記憶手段に対するマイクロプロセッサの
アクセスを減らすことにより、タスクの切り換えを効率
良くかつ高速に行うことができるという効果がある。
【００１３】さらに、それによって、１つのマイクロプ
ロセッサで複数のタスクを同時に動かす際のシステム性
能が向上するという効果がある。
ロセッサで複数のタスクを同時に動かす際のシステム性
能が向上するという効果がある。
【図１】本発明の実施例のブロック図。
【図２】図１の指定レジスタの構成図。
【図３】図１の実施例の動作を説明する流れ図。
【図４】外部メモリのメモリマップを示す図。
１ ＲＯＭ
２ デコーダ
３ 指定レジスタ
４ 内部レジスタ群
Ｒ０ 〜Ｒｎ 内部レジスタ
５ 演算器
Claims (3)
- 【請求項１】 複数の内部レジスタと、前記内部レジ
スタのうちのどのレジスタの内容をタスク切り換え時に
外部メモリに退避するかを指定する指定レジスタと、前
記指定レジスタにより指定された内部レジスタの内容を
前記外部メモリに転送する手段とを有し、前記指定レジ
スタの内容によりタスクの切り換え時に退避する情報量
を可変長にしたことを特徴とするマイクロプロセッサ。 - 【請求項２】 複数の内部レジスタと、指定レジスタ
と、前記複数の内部レジスタのうちその記憶内容をタス
ク切り換え時に外部メモリに退避すべき内部レジスタを
指定する情報を前記指定レジスタに格納する手段と、前
記タスク切り換え時に前記指定レジスタを参照し前記指
定レジスタに格納されている前記情報によって指定され
た内部レジスタの内容を前記外部メモリへ転送する手段
と、前記タスク切り換え時に前記指定レジスタに格納さ
れている前記情報を前記指定レジスタから読み出し前記
外部メモリへ転送する手段とを含むことを特徴とするマ
イクロプロセッサ。 - 【請求項３】 前記外部メモリへ転送した前記情報を
切り換え先のタスクの実行を行う際に前記外部メモリか
ら読み出し、前記外部メモリから読み出した前記情報に
よって指定された内部レジスタの内容を前記外部メモリ
から読み出す手段をさらに有することを特徴とする請求
項２記載のマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13153091A JPH04358227A (ja) | 1991-06-04 | 1991-06-04 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13153091A JPH04358227A (ja) | 1991-06-04 | 1991-06-04 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04358227A true JPH04358227A (ja) | 1992-12-11 |
Family
ID=15060229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13153091A Pending JPH04358227A (ja) | 1991-06-04 | 1991-06-04 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04358227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001209549A (ja) * | 2000-01-07 | 2001-08-03 | Motorola Inc | 文脈切換えを実施する装置とその方法 |
-
1991
- 1991-06-04 JP JP13153091A patent/JPH04358227A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001209549A (ja) * | 2000-01-07 | 2001-08-03 | Motorola Inc | 文脈切換えを実施する装置とその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181938A (en) | Processor device | |
| US4274138A (en) | Stored program control system with switching between instruction word systems | |
| US5146581A (en) | Subprogram executing data processing system having bank switching control storing in the same address area in each of memory banks | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPH04245324A (ja) | 演算装置 | |
| JPS6049340B2 (ja) | 分岐命令先取り方式 | |
| JPH04358227A (ja) | マイクロプロセッサ | |
| EP0811922A1 (en) | Peripheral device control | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JP2720427B2 (ja) | ベクトル処理装置 | |
| JP3208789B2 (ja) | 情報処理装置 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPH0347536B2 (ja) | ||
| JP2581298B2 (ja) | メモリアクセス権情報供給機構 | |
| JPS6325373B2 (ja) | ||
| JPH05334233A (ja) | データ転送装置 | |
| JP2001306488A (ja) | データ転送装置 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPS59189407A (ja) | シ−ケンス制御装置 | |
| JPS6260034A (ja) | ストア−ドプログラム方式制御装置 | |
| JPS59125443A (ja) | 命令アドレス比較方式 | |
| JPS58169247A (ja) | 高速命令読出し方式 | |
| JPH09160786A (ja) | マイクロプロセッサ |