JP2001306488A

JP2001306488A - データ転送装置

Info

Publication number: JP2001306488A
Application number: JP2000126842A
Authority: JP
Inventors: Kazuhiko Kikuchi; 和彦菊地
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-04-27
Filing date: 2000-04-27
Publication date: 2001-11-02

Abstract

(57)【要約】【課題】各データ転送の転送効率を落とすことなく、Ｃ
ＰＵの負担も増加させずに複数のデータ転送を同時に実
行しうるデータ転送装置を提供する。【解決手段】データ転送を制御するＤＭＡＣ２と、ＤＭ
ＡＣ２がデータ転送に使用する転送パラメータを保持す
るレジスタ３と、ＣＰＵ１からの転送パラメータを保持
するレジスタ４と、レジスタ３の転送パラメータとレジ
スタ４の転送パラメータのどちらかを選択する選択手段
７とを備え、ＤＭＡＣ２はレジスタ４に転送パラメータ
を保持しているか否かにより選択手段７を切り替え、レ
ジスタ４からの転送パラメータによりデータ転送を実行
するか、レジスタ３からの転送パラメータによりデータ
転送を実行するかを選択するようにして、ＤＭＡＣ２が
転送実行中でもＣＰＵ１からレジスタ４をアクセスでき
るようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種の処理装置に
おいてデータ転送を行うデータ転送装置に関し、特に例
えば、データ転送における複数の入力及び出力を１つの
ＣＰＵで制御するようにしたデータ転送装置に関する。

【０００２】

【従来の技術】一般にＤＭＡ（直接メモリアクセス）転
送が行われる場合、転送元アドレス、転送先アドレスお
よび転送バイト数等の転送パラメータが与えられる。そ
して、一般にこれらの転送パラメータを元にデータ転送
は行われるが、一旦ＤＭＡ転送を起動するとそれが終了
するまで新しい転送パラメータをセットすることができ
ない。または、現在実行中のＤＭＡ転送や、または新た
にセットしたＤＭＡ転送が保証されない。

【０００３】それに対し、共通の資源に対して複数のＤ
ＭＡ転送が要求される場合、１つのＤＭＡ転送が資源を
占有し、他のＤＭＡ転送が長時間停止することを防ぐた
めに、所定量のデータ転送を行った後一旦資源を解放
し、他のＤＭＡ転送がその資源を使用可能とするような
方法もある。

【０００４】ここで、図５を参照して、従来のデータ転
送装置の例について説明する。図５において、ＣＰＵ１
はデータ転送装置を制御する処理装置、ＤＭＡＣ２はＣ
ＰＵ１からの転送パラメータに従ってデータ転送を制御
する転送制御手段、レジスタ５はＣＰＵ１から入力した
ＤＭＡＣ２がデータ転送を行うための転送パラメータを
保持し、レジスタ３はＤＭＡＣ２が行うデータ転送の起
動／停止を制御することを可能にする。

【０００５】

【発明が解決しようとする課題】しかしながら、上記図
５に示す従来のデータ転送装置においては、ＤＭＡＣ２
がデータ転送を行うために使用するレジスタ５をＣＰＵ
１がアクセスしてしまうため、ＤＭＡ転送を一旦起動し
た後に新しくＤＭＡ転送をセットするには、それが終了
するまで待つか、現在実行中のＤＭＡ転送を中止して転
送パラメータをセットする必要があった。

【０００６】また、データ転送に関して、予め転送する
データの量が不明な場合、転送するデータの種類により
１回に転送する量を決めて、その転送が終了する度に次
の転送をセットするような方法をとることも考えられて
いた。また、該当するデータ転送以外の要因で転送する
データ量を変更したい場合やアドレスを変更したい場
合、上記のようにＤＭＡ転送を中断させる必要があっ
た。しかし、ＣＰＵがこれらの制御を行うには、ＣＰＵ
にとって負担が大きくなるという問題があった。

【０００７】また、データ転送の効率という側面からみ
ると、データ転送を要求する側が要求を出してからＤＭ
Ａ転送が起動するまでの時間が重要となる。しかし、上
記従来のデータ転送装置においては、ＤＭＡＣへ指示し
たとき、つまり転送パラメータの設定を行う時に、たま
たまＣＰＵの負荷が重くこれが遅くなってしまう場合
や、複数の転送パラメータを設定するときに、その都度
データ転送を起動／停止させなければならない等、デー
タ転送の効率という点から見て非常に効率が悪いという
問題があった。

【０００８】従って、従来のデータ転送装置において
は、データ転送の制御を簡略化し、複数のＤＭＡ転送を
制御する場合でもＣＰＵの負荷を増加させないこと。及
び、データ転送の実行を停止させることなく転送パラメ
ータを変更可能にし、データ転送の高効率化を図ること
が課題であった。

【０００９】本発明は、上記従来の問題を解決するため
になされたもので、複数のデータ転送を同時に実行する
場合でも、各データ転送の転送効率を落とすことなく、
ＣＰＵの負担も増加させないデータ転送装置を提供する
ものである。

【００１０】

【課題を解決するための手段】本発明におけるデータ転
送装置は、データ転送を制御する転送制御手段と、前記
転送制御手段がデータ転送に使用する転送パラメータを
保持する第１のレジスタと、ＣＰＵからの転送パラメー
タを保持する第２のレジスタと、前記ＣＰＵから前記第
２のレジスタに書き込みがあったことを記録する第３の
レジスタと、前記第１のレジスタに保持された転送パラ
メータと前記第２のレジスタに保持された転送パラメー
タのどちらかを選択する選択手段とを備え、前記転送制
御手段は前記第２のレジスタに転送パラメータを記録し
ているか否かにより前記選択手段を切り替え、前記第２
のレジスタからの転送パラメータによりデータ転送を実
行するか、前記第１のレジスタからの転送パラメータに
よりデータ転送を実行するかを選択するという構成を有
している。この構成により、ＤＭＡＣがデータ転送を実
行中であっても新たな転送パラメータの設定を可能とす
ることにより、ＣＰＵ側が転送パラメータを書き込むタ
イミングの制約が緩和される。また、ＤＭＡＣを停止さ
せる必要がないため、ＣＰＵが転送パラメータを設定す
る際のＤＭＡＣへの制御が不要となることから、制御の
簡略化及び時間の短縮を図ることができる。さらに、Ｄ
ＭＡＣを停止させる必要がないため、データ転送の高効
率化を図ることができる。

【００１１】本発明におけるデータ転送装置は、データ
転送を制御する転送制御手段と、前記転送制御手段がデ
ータ転送に使用する転送パラメータを保持する第１のレ
ジスタと、ＣＰＵからの転送パラメータを保持する第２
のレジスタと、前記ＣＰＵから前記第２のレジスタに書
き込みがあったことを記録する第３のレジスタと、前記
第１のレジスタからの転送パラメータと前記第２のレジ
スタからの転送パラメータとから新たな転送パラメータ
を演算する演算手段と、前記第１のレジスタからの転送
パラメータと前記演算手段からの新たな転送パラメータ
のどちらかを選択する選択手段とを備え、前記転送制御
手段は前記第２のレジスタに転送パラメータを記録して
いるか否かにより前記選択手段を切り替え、前記演算手
段からの新たな転送パラメータによりデータ転送を実行
するか、前記第１のレジスタからの転送パラメータによ
りデータ転送を実行するかを選択するという構成を有し
ている。この構成により、ＣＰＵ側が転送パラメータを
書き込むタイミングの制約が緩和され、制御の簡略化及
び時間の短縮を図ることができ、データ転送の高効率化
を図ることができる上、実行中の転送パラメータに対す
る演算を付加すること、例えば、現在転送中のＤＭＡ転
送命令に対してアドレス空間をシフトすること、などの
命令を実現することが可能となる。

【００１２】本発明におけるデータ転送装置は、データ
転送を制御する転送制御手段と、前記転送制御手段がデ
ータ転送に使用する転送パラメータを保持する第１のレ
ジスタと、ＣＰＵからアクセスしてセットする第２のレ
ジスタと、前記第１のレジスタからの転送パラメータに
対して所定の演算を行い新たな転送パラメータを生成す
る演算手段と、前記第１のレジスタからの転送パラメー
タと前記演算手段からの新たな転送パラメータのどちら
かを選択する選択手段とを備え、前記転送制御手段は前
記第２のレジスタがセット状態にあるか否かにより前記
選択手段を切り替え、前記演算手段からの新たな転送パ
ラメータによりデータ転送を実行するか、前記第１のレ
ジスタからの転送パラメータによりデータ転送を実行す
るかを選択するという構成を有している。この構成によ
り、ＣＰＵ側が転送パラメータを書き込むタイミングの
制約が緩和され、制御の簡略化及び時間の短縮を図るこ
とができ、データ転送の高効率化を図ることができる
上、予め決められた演算であれば、より簡単な回路構成
で、実行中の転送パラメータに対する演算を付加するこ
と、例えば、現在転送中のＤＭＡ転送命令に対してアド
レス空間をシフトすること、などの命令を実現すること
が可能となる。

【００１３】本発明におけるデータ転送装置は、データ
転送を制御する転送制御手段と、前記転送制御手段がデ
ータ転送に使用する転送パラメータを保持する第１のレ
ジスタと、ＣＰＵからアクセスしてセットする第２のレ
ジスタと、前記第１のレジスタからの転送パラメータと
予め決められた定数のどちらかを選択する選択手段とを
備え、前記転送制御手段は前記第２のレジスタがセット
状態にあるか否かにより前記選択手段を切り替え、前記
定数によりデータ転送を実行するか、前記第１のレジス
タからの転送パラメータによりデータ転送を実行するか
を選択するという構成を有している。この構成により、
ＣＰＵ側が転送パラメータを書き込むタイミングの制約
が緩和され、制御の簡略化及び時間の短縮を図ることが
でき、データ転送の高効率化を図ることができる上、例
えば、所定のデータ転送を継続させるといった命令を実
現することが可能となる。

【００１４】本発明におけるデータ転送装置は、データ
転送を制御する転送制御手段と、前記転送制御手段がデ
ータ転送に使用する転送パラメータを保持する第１のレ
ジスタと、ＣＰＵからの転送パラメータを保持する第２
のレジスタと、前記ＣＰＵから前記第２のレジスタに書
き込みがあったことを記録する第３のレジスタと、前記
第１のレジスタに保持された転送パラメータと前記第２
のレジスタに保持された転送パラメータのどちらかを選
択する選択手段とを備え、前記転送制御手段は前記選択
手段の切り替えにより、前記第３のレジスタが前記第２
のレジスタによる転送パラメータの保持を記録している
場合、前記第２のレジスタからの転送パラメータにより
データ転送を実行するとともに前記第３のレジスタをク
リアし、前記第３のレジスタが前記第２のレジスタによ
る転送パラメータの保持を記録していない場合、前記第
１のレジスタからの転送パラメータによりデータ転送を
実行するという構成を有している。この構成により、Ｄ
ＭＡＣがデータ転送を実行中であっても新たな転送パラ
メータの設定を可能とすることにより、ＣＰＵ側が転送
パラメータを書き込むタイミングの制約が緩和される。
また、ＤＭＡＣを停止させる必要がないため、ＣＰＵが
転送パラメータを設定する際のＤＭＡＣへの制御が不要
となることから、制御の簡略化及び時間の短縮を図るこ
とができる。さらに、ＤＭＡＣを停止させる必要がない
ため、データ転送の高効率化を図ることができる。

【００１５】本発明におけるデータ転送装置は、データ
転送を制御する転送制御手段と、前記転送制御手段がデ
ータ転送に使用する転送パラメータを保持する第１のレ
ジスタと、ＣＰＵからの転送パラメータを保持する第２
のレジスタと、前記ＣＰＵから前記第２のレジスタに書
き込みがあったことを記録する第３のレジスタと、前記
第１のレジスタからの転送パラメータと前記第２のレジ
スタからの転送パラメータとから新たな転送パラメータ
を演算する演算手段と、前記第１のレジスタからの転送
パラメータと前記演算手段からの新たな転送パラメータ
のどちらかを選択する選択手段とを備え、前記転送制御
手段は前記選択手段の切り替えにより、前記第３のレジ
スタが前記第２のレジスタによる転送パラメータの保持
を記録している場合、前記演算手段からの新たな転送パ
ラメータによりデータ転送を実行するとともに前記第３
のレジスタをクリアし、前記第３のレジスタが前記第２
のレジスタによる転送パラメータの保持を記録していな
い場合、前記第１のレジスタからの転送パラメータによ
りデータ転送を実行するという構成を有している。この
構成により、ＣＰＵ側が転送パラメータを書き込むタイ
ミングの制約が緩和され、制御の簡略化及び時間の短縮
を図ることができ、データ転送の高効率化を図ることが
できる上、実行中の転送パラメータに対する演算を付加
すること、例えば、現在実行中のＤＭＡ命令に対してさ
らに何バイト転送するという命令を実現すること、など
が可能となり、さらなるＣＰＵへの負担軽減、制御の簡
略化、制御時間短縮、データ転送の効率化を図ることが
できる。

【００１６】本発明におけるデータ転送装置は、データ
転送を制御する転送制御手段と、前記転送制御手段がデ
ータ転送に使用する転送パラメータを保持する第１のレ
ジスタと、ＣＰＵからアクセスしてセットする第２のレ
ジスタと、前記第１のレジスタからの転送パラメータに
対して所定の演算を行い新たな転送パラメータを生成す
る演算手段と、前記第１のレジスタからの転送パラメー
タと前記演算手段からの新たな転送パラメータのどちら
かを選択する選択手段とを備え、前記転送制御手段は前
記選択手段の切り替えにより、前記第２のレジスタがセ
ット状態の場合、前記演算手段からの新たな転送パラメ
ータによりデータ転送を実行するとともに前記第２のレ
ジスタをクリアし、前記第２のレジスタがセット状態で
ない場合、前記第１のレジスタからの転送パラメータに
よりデータ転送を実行するという構成を有している。こ
の構成により、ＣＰＵ側が転送パラメータを書き込むタ
イミングの制約が緩和され、制御の簡略化及び時間の短
縮を図ることができ、データ転送の高効率化を図ること
ができる上、予め決められた演算であれば、より簡単な
回路構成で、さらなるＣＰＵへの負担軽減、制御の簡略
化、制御時間短縮、データ転送の効率化を図ることがで
きる。

【００１７】本発明におけるデータ転送装置は、データ
転送を制御する転送制御手段と、前記転送制御手段がデ
ータ転送に使用する転送パラメータを保持する第１のレ
ジスタと、ＣＰＵからアクセスしてセットする第２のレ
ジスタと、前記第１のレジスタからの転送パラメータと
予め決められた定数のどちらかを選択する選択手段とを
備え、前記転送制御手段は前記選択手段の切り替えによ
り、前記第２のレジスタがセット状態の場合、前記定数
によりデータ転送を実行するとともに前記第２のレジス
タをクリアし、前記第２のレジスタがセット状態でない
場合、前記第１のレジスタからの転送パラメータにより
データ転送を実行するという構成を有している。この構
成により、ＣＰＵ側が転送パラメータを書き込むタイミ
ングの制約が緩和され、制御の簡略化及び時間の短縮を
図ることができ、データ転送の高効率化を図ることがで
きる上、転送パラメータを所定の値にすることを可能に
することにより、例えば、何らかの要因が発生したとき
に、予め決められたデータ転送を行うような命令を実現
することが可能となり、さらなるＣＰＵへの負担軽減、
制御の簡略化、制御時間短縮、データ転送の効率化を図
ることができる。

【００１８】本発明におけるデータ転送装置は、前記デ
ータ転送装置は半導体集積回路上に構成するという構成
を有している。この構成により、ＣＰＵ側が転送パラメ
ータを書き込むタイミングの制約が緩和され、制御の簡
略化及び時間の短縮を図ることができ、データ転送の高
効率化を図ることができる上、実行中の転送パラメータ
に対する演算を付加することにより、ＣＰＵへの負担軽
減、制御の簡略化、制御時間短縮、データ転送の効率化
を図ることができることに加え、ディスクリート部品で
構成する場合と比較して、省電力化、装置の小型化、高
速化、不要輻射の低減、などを図ることができる。

【００１９】

【発明の実施の形態】以下、図１乃至図４に基づき、本
発明の第１乃至第４の実施の形態を詳細に説明する。（第１の実施の形態）まず、図１を参照して、本発明の
第１の実施の形態におけるデータ転送装置について説明
する。図１において、ＤＭＡＣ２はデータ転送を制御す
る転送制御手段、レジスタ３はＤＭＡＣ２がデータ転送
を実行するための転送パラメータを保持する第１のレジ
スタ、レジスタ４はＣＰＵ１がアクセスしてＣＰＵ１か
らＤＭＡＣ２がデータ転送を実行するための転送パラメ
ータを保持する第２のレジスタであり、レジスタ５はＣ
ＰＵ１からレジスタ４に転送パラメータの書き込みがあ
ったことを保持する第３のレジスタ、レジスタ６はＤＭ
ＡＣ２のデータ転送の許可／禁止を指示するレジスタで
ある。また、ＳＷ７はレジスタ３に保持された転送パラ
メータとレジスタ４に保持された転送パラメータのいず
れかを選択するセレクタ（選択手段）であり、ＳＷ８は
ＣＰＵ１からレジスタ４に対するアクセスを可能にする
セレクタである。

【００２０】ここで、レジスタ４はＤＭＡＣ２に転送パ
ラメータを供給することができるが、ＣＰＵ１からのア
クセスを最優先する。また、レジスタ３は、本実施の形
態では、ＤＭＡＣ２からアクセスするようにしている
が、ＣＰＵ１からもアクセスできるようにしてある場合
に、ＤＭＡＣ２が最優先のアクセス権を持つことにすれ
ば、レジスタ３を双方からアクセスできるように構成し
てもよい。

【００２１】次に、図１を参照して、本発明の第１の実
施の形態におけるデータ転送装置の動作を説明する。ま
ず、ＣＰＵ１がレジスタ４に対してデータ転送の転送パ
ラメータを書き込み、レジスタ６によってデータ転送を
許可する。このとき、レジスタ５はレジスタ４にＣＰＵ
１からの書き込みがあったことを保持する。最初のデー
タ転送要求があったときに、レジスタ５には、レジスタ
４に対して書き込みがあったことが保持されているの
で、ＤＭＡＣ２はそれを認識し、レジスタ４から転送パ
ラメータを読み出し、これに基づいてデータ転送を行
う。同時に、レジスタ５をクリアして、次のデータ転送
時にはレジスタ４の転送パラメータを選択しないように
する。

【００２２】データ転送により更新された転送パラメー
タは、レジスタ３およびレジスタ４に書き戻される。次
に転送要求があった場合、ＤＭＡＣ２はレジスタ３から
転送パラメータを読み出し、該当するデータ転送を行
う。更新された転送パラメータは、レジスタ３およびレ
ジスタ４に書き戻される。ＣＰＵ１は、更新された転送
パラメータをレジスタ４からいつでも読み出すことがで
きる。この場合でもＤＭＡＣ２はレジスタ３の転送パラ
メータによりデータ転送を行うことができる。また、レ
ジスタ３はＤＭＡＣ２からのアクセスが最優先されるの
で、ＤＭＡＣ２は、データ転送要求があったときに、こ
こに保持されている転送パラメータを使用して、直ちに
データ転送を実行することができる。

【００２３】ＣＰＵ１は、ＤＭＡＣ２がデータ転送を実
行中であっても、レジスタ４に対しＣＰＵ１から新しい
転送パラメータの書き込みを実行することができる。こ
のときでも、ＤＭＡＣ２が実行しているデータ転送には
影響を与えない。レジスタ４への書き込みの後にＤＭＡ
Ｃ２に対してデータ転送の要求があったときは、レジス
タ５がＣＰＵ１からレジスタ４への書き込みがあったこ
とを保持しているので、ＤＭＡＣ２はレジスタ５の情報
に基づきレジスタ４から読み出した転送パラメータによ
りデータ転送を実行することができる。

【００２４】上記のように、ＤＭＡＣ２がデータ転送を
実行中であっても新たな転送パラメータの設定を可能に
することにより、ＣＰＵ１が転送パラメータを書き込む
タイミングの制約が緩和される。また、ＤＭＡＣ２を停
止させる必要がないため、ＣＰＵ１が転送パラメータを
設定する際のＤＭＡＣ２への制御が不要となることか
ら、制御の簡略化および時間短縮を図ることができる。
さらに、データ転送の高効率化を図ることができる。

【００２５】（第２の実施の形態）次に、図２を参照し
て、本発明の第２の実施の形態におけるデータ転送装置
について説明する。図２において、ＤＭＡＣ２はデータ
転送を制御する転送制御手段、レジスタ３はＤＭＡＣ２
がデータ転送を実行するための転送パラメータを保持す
る第１のレジスタ、レジスタ４はＣＰＵ１がアクセスし
てＣＰＵ１からＤＭＡＣ２がデータ転送を実行するため
の転送パラメータを保持する第２のレジスタであり、レ
ジスタ５はＣＰＵ１からレジスタ４に転送パラメータの
書き込みがあったことを保持する第３のレジスタ、レジ
スタ６はＤＭＡＣ２のデータ転送の許可／禁止を指示
し、ＳＷ７はレジスタ３に保持された転送パラメータと
演算器９が出力する転送パラメータとを選択するセレク
タ（選択手段）であり、ＳＷ８はＣＰＵ１からレジスタ
４に対するアクセスを可能にするセレクタである。

【００２６】演算器９はレジスタ３に保持された転送パ
ラメータとレジスタ４に保持された転送パラメータとか
ら新たに転送パラメータを生成する演算器である。ま
た、レジスタ３は、この実施の形態では、ＤＭＡＣ２か
らアクセスするようにしているが、ＣＰＵ１からもアク
セスできるようにしてある場合に、ＤＭＡＣ２が最優先
のアクセス権を持つことにすれば、レジスタ３を双方か
らアクセスできる構成になっていてもよい。

【００２７】次に、図２を参照して、本発明の第２の実
施の形態におけるデータ転送装置の動作を説明する。ま
ず前提条件として、レジスタ３に転送パラメータが設定
されているものとする。これは、ＣＰＵ１から書き込ん
だものとしてもよく、またはＤＭＡＣ２が書き戻したも
のでもよい。ＣＰＵ１がレジスタ４に対して転送パラメ
ータを書き込み、レジスタ６によりデータ転送を許可す
る。このときレジスタ５はレジスタ４にＣＰＵ１からの
書き込みがあったことを保持する。最初のデータ転送要
求があったときに、レジスタ５には、レジスタ４に対し
て書き込みがあったことが保持されているので、ＤＭＡ
Ｃ２はそれを認識し、演算器９から出力した転送パラメ
ータに基づいてデータ転送を行う。同時に、レジスタ５
をクリアして、次のデータ転送時には演算器９からの転
送パラメータを選択しないようにする。

【００２８】データ転送により更新された転送パラメー
タは、レジスタ３およびレジスタ４に書き戻される。次
に転送要求があった場合、ＤＭＡＣ２はレジスタ３から
転送パラメータを読み出し、該当するデータ転送を行
う。更新された転送パラメータは、レジスタ３およびレ
ジスタ４に書き戻される。ＣＰＵ１は、更新された転送
パラメータをレジスタ４からいつでも読み出すことがで
きる。この場合でもＤＭＡＣ２はレジスタ３の転送パラ
メータによりデータ転送を行うことができる。また、レ
ジスタ３はＤＭＡＣ２からのアクセスが最優先されるの
で、ＤＭＡＣ２は、データ転送要求があったときに、こ
こに保持されている転送パラメータを使用して、直ちに
データ転送を実行することができる。

【００２９】ＣＰＵ１は、ＤＭＡＣ２がデータ転送を実
行中であっても、レジスタ４に対しＣＰＵ１から新しい
転送パラメータの書き込みを実行することができる。こ
のときでも、ＤＭＡＣ２が実行しているデータ転送には
影響を与えない。レジスタ４への書き込みの後にＤＭＡ
Ｃ２に対してデータ転送の要求があったときは、レジス
タ５がＣＰＵ１からレジスタ４への書き込みがあったこ
とを保持しているので、ＤＭＡＣ２はレジスタ５の情報
に基づき演算器９から出力した転送パラメータによりデ
ータ転送を実行することができる。

【００３０】このように、ＤＭＡＣ２がデータ転送を実
行中であっても新たな転送パラメータの設定を可能に
し、また実行中の転送パラメータに対する演算を付加す
ることにより、例えば、現在転送中のデータ転送命令に
対してさらに何バイト転送を付加するという命令を実現
することが可能となり、更に、ＣＰＵ１に対する負担軽
減、制御の簡略化、制御時間短縮及びデータ転送の高効
率化を図ることができる。また、演算器９を使用するこ
とにより、例えば、現在実行中のデータ転送に対して、
例えば、アドレス空間をシフトして転送する、といった
命令を実現することが可能となる。

【００３１】（第３の実施の形態）次に、図３を参照し
て、本発明の第３の実施の形態におけるデータ転送装置
について説明する。図３において、ＤＭＡＣ２はデータ
転送を制御する転送制御手段、レジスタ３はＤＭＡＣ２
がデータ転送を実行するための転送パラメータを保持す
る第１のレジスタ、レジスタ４はＣＰＵ１がアクセスし
てセットする第２のレジスタであり、レジスタ６はＤＭ
ＡＣ２のデータ転送の許可／禁止を指示するレジスタで
ある。また、ＳＷ７はレジスタ３に保持された転送パラ
メータと演算器９が出力する転送パラメータのどちらか
を選択するセレクタ（選択手段）である。

【００３２】演算器９はレジスタ３に保持された転送パ
ラメータを演算して新たな転送パラメータを生成する演
算器である。また、レジスタ４はＣＰＵ１からのアクセ
スを最優先し、またレジスタ３は、この実施の形態で
は、ＤＭＡＣ２からアクセスするようにしているが、Ｃ
ＰＵ１からもアクセスできるようにしてある場合に、Ｄ
ＭＡＣ２が最優先のアクセス権を持つことにすれば、レ
ジスタ３を双方からアクセスできる構成になっていても
よい。

【００３３】次に、図３を参照して、本発明の第３の実
施の形態におけるデータ転送装置の動作を説明する。ま
ず前提条件として、レジスタ３に転送パラメータが設定
されているものとする。レジスタ３の転送パラメータ
は、ＣＰＵ１から書き込み読み出しできるようにしてあ
る場合、ＣＰＵ１から書き込んだものとしてもよく、ま
たはＤＭＡＣ２が書き戻したものでもよい。また、レジ
スタ４は初期状態として「ロー」とし、この状態ではＤ
ＭＡＣ２がレジスタ３を選択するものとする。そして、
ＣＰＵ１はレジスタ６によりデータ転送を許可する。Ｄ
ＭＡＣ２はデータ転送の要求があればレジスタ３が保持
している転送パラメータを読み込みデータ転送を行う。
ＣＰＵ１がレジスタ４に対して「ハイ」をセットした場
合、ＤＭＡＣ２は演算器９の出力を転送パラメータとし
てデータ転送を行い、同時にレジスタ４をクリアして、
次のデータ転送時には、ＤＭＡＣ２は自動的にレジスタ
３の転送パラメータを使用するようにする。

【００３４】データ転送により更新された転送パラメー
タは、レジスタ３に書き戻される。次に転送要求があっ
た場合、ＤＭＡＣ２はレジスタ３から転送パラメータを
読み出し、該当するデータ転送を行う。更新された転送
パラメータは、レジスタ３に書き戻される。また、レジ
スタ３は、ＣＰＵ１からもアクセスできるようにしてあ
る場合でも、ＤＭＡＣ２からのアクセスが最優先である
ため、データ転送の要求があったときは、レジスタ３に
保持されている転送パラメータを使用して直ちにデータ
転送を実行することができる。レジスタ３はＤＭＡＣ２
のアクセスが最優先であるので、ＣＰＵ１からの転送パ
ラメータの読み出しは、可能な場合でも制限される。ま
た、ＣＰＵ１は、ＤＭＡＣ２がデータ転送を実行中であ
っても、レジスタ４に対しアクセスを実行することがで
きる。このときでも、ＤＭＡＣ２が実行しているデータ
転送には影響を与えない。

【００３５】このように、ＤＭＡＣ２がデータ転送を実
行中であっても、実行中の転送パラメータに対する演算
を付加することにより、例えば、現在転送中のデータ転
送命令に対してさらに何バイト転送を追加する、という
ような命令を実現することが可能となり、ＣＰＵ１に対
する負担軽減、制御の簡略化、制御時間短縮及びデータ
転送の高効率化を図ることができる。また、演算器９を
使用することにより、例えば、現在実行中のデータ転送
に対して、例えば、アドレス空間をシフトして転送す
る、といったような命令を実現することが可能となる。

【００３６】（第４の実施の形態）次に、図４を参照し
て、本発明の第４の実施の形態におけるデータ転送装置
について説明する。図４において、ＤＭＡＣ２はデータ
転送を制御する転送制御手段、レジスタ３はＤＭＡＣ２
がデータ転送を実行するための転送パラメータを保持す
る第１のレジスタ、レジスタ４はＣＰＵ１がアクセスし
てセットする第２のレジスタであり、レジスタ６はＤＭ
ＡＣ２のデータ転送の許可／禁止を指示するレジスタで
ある。また、ＳＷ７はレジスタ３に保持された転送パラ
メータと定数１０のどちらかを選択するセレクタ（選択
手段）である。定数１０は、例えば、アドレスやバイト
数など一定のパラメータを格納したレジスタにより構成
してもよい。また、レジスタ４はＣＰＵ１からのアクセ
スを最優先し、レジスタ３は、この実施の形態では、Ｄ
ＭＡＣ２からアクセスするようにしているが、ＣＰＵ１
からもアクセスできるようにしてある場合に、ＤＭＡＣ
２が最優先のアクセス権を持つことにすれば、レジスタ
３を双方からアクセスできる構成になっていてもよい。

【００３７】次に、図４を参照して、本発明の第４の実
施の形態におけるデータ転送装置の動作を説明する。ま
ず前提条件として、レジスタ３に転送パラメータが設定
されているものとする。レジスタ３の転送パラメータ
は、ＣＰＵ１から書き込み読み出しできるようにしてあ
る場合、ＣＰＵ１から書き込んだものとしてもよく、ま
たはＤＭＡＣ２が書き戻したものでもよい。また、レジ
スタ４は初期状態として「ロー」にし、この状態ではＤ
ＭＡＣ２がレジスタ３を選択するものとする。そして、
ＣＰＵ１はレジスタ６によりデータ転送を許可する。

【００３８】ＤＭＡＣ２はデータ転送の要求があればレ
ジスタ３が保持している転送パラメータを読み込みデー
タ転送を行う。ＣＰＵ１がレジスタ４に対して「ハイ」
を書き込んだ場合、ＤＭＡＣ２は予め決められている定
数１０を転送パラメータとしてデータ転送を行い、同時
にレジスタ４をクリアして、次のデータ転送時には定数
１０を選択しないようにする。なお、この定数１０は、
レジスタ等書換え可能なものに格納しておけば、いつで
も容易に書換えることができ、また複数の定数を選択使
用しうるようにすることもできる。

【００３９】データ転送により更新された転送パラメー
タは、レジスタ３に書き戻される。次に転送要求があっ
た場合、ＤＭＡＣ２はレジスタ３から転送パラメータを
読み出し、該当するデータ転送を行う。更新された転送
パラメータは、レジスタ３に書き戻される。また、レジ
スタ３は、ＣＰＵ１からもアクセスできるようにしてあ
る場合でも、ＤＭＡＣ２からのアクセスが最優先である
ので、データ転送の要求があったときは、レジスタ３に
保持されている転送パラメータを使用して直ちにデータ
転送を実行することができる。レジスタ３はＤＭＡＣ２
からのアクセスが最優先であるから、ＣＰＵ１からの転
送パラメータの読み出しは、可能な場合でも、制限され
る。また、ＣＰＵ１は、ＤＭＡＣ２がデータ転送を実行
中であっても、レジスタ４に対しＣＰＵ１からアクセス
を実行することができる。このときでも、ＤＭＡＣ２が
実行しているデータ転送には影響を与えない。

【００４０】第４の実施の形態においては、定数１０を
使用することにより、例えば、ＤＭＡＣ２がデータ転送
の実行中であっても、実行したい転送パラメータを自動
的に所定の値に設定することができるので、予め決めら
れたデータ転送を簡単に実行できることにより、ＣＰＵ
１への負担軽減、制御の簡略化、制御時間短縮、データ
転送の高効率化を図ることができる。

【００４１】

【発明の効果】本発明におけるデータ転送装置は、上記
のように構成され、特にパラメータを格納するレジスタ
を設け、ＤＭＡＣがデータ転送を実行中であってもＣＰ
Ｕが新たなパラメータをレジスタに格納できるようにし
たことにより、ＣＰＵがパラメータを書き込むタイミン
グの制約が緩和され、その際にＤＭＡＣを停止させる必
要がないため、ＣＰＵがパラメータを設定する際のＤＭ
ＡＣへの制御が不要となることから、制御の簡略化及び
時間の短縮を図ることができる。さらに、ＤＭＡＣを停
止させる必要がないため、データ転送の高効率化を図る
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるデータ転送
装置の構成例を示すブロック図、

【図２】本発明の第２の実施の形態におけるデータ転送
装置の構成例を示すブロック図、

【図３】本発明の第３の実施の形態におけるデータ転送
装置の構成例を示すブロック図、

【図４】本発明の第４の実施の形態におけるデータ転送
装置の構成例を示すブロック図、

【図５】従来のＤＭＡＣを用いたデータ転送装置の構成
例を示すブロック図。

【符号の説明】

１ＣＰＵ２転送制御手段（ＤＭＡＣ）３、４、５、６レジスタ７、８スイッチ（ＳＷ）９演算部１０定数

Claims

【特許請求の範囲】

【請求項１】データ転送を制御する転送制御手段と、前
記転送制御手段がデータ転送に使用する転送パラメータ
を保持する第１のレジスタと、ＣＰＵからの転送パラメ
ータを保持する第２のレジスタと、前記ＣＰＵから前記
第２のレジスタに書き込みがあったことを記録する第３
のレジスタと、前記第１のレジスタに保持された転送パ
ラメータと前記第２のレジスタに保持された転送パラメ
ータのどちらかを選択する選択手段とを備え、前記転送
制御手段は前記第２のレジスタに転送パラメータを記録
しているか否かにより前記選択手段を切り替え、前記第
２のレジスタからの転送パラメータによりデータ転送を
実行するか、前記第１のレジスタからの転送パラメータ
によりデータ転送を実行するかを選択することを特徴と
するデータ転送装置。
【請求項２】データ転送を制御する転送制御手段と、前
記転送制御手段がデータ転送に使用する転送パラメータ
を保持する第１のレジスタと、ＣＰＵからの転送パラメ
ータを保持する第２のレジスタと、前記ＣＰＵから前記
第２のレジスタに書き込みがあったことを記録する第３
のレジスタと、前記第１のレジスタからの転送パラメー
タと前記第２のレジスタからの転送パラメータとから新
たな転送パラメータを演算する演算手段と、前記第１の
レジスタからの転送パラメータと前記演算手段からの新
たな転送パラメータのどちらかを選択する選択手段とを
備え、前記転送制御手段は前記第２のレジスタに転送パ
ラメータを記録しているか否かにより前記選択手段を切
り替え、前記演算手段からの新たな転送パラメータによ
りデータ転送を実行するか、前記第１のレジスタからの
転送パラメータによりデータ転送を実行するかを選択す
ることを特徴とするデータ転送装置。
【請求項３】データ転送を制御する転送制御手段と、前
記転送制御手段がデータ転送に使用する転送パラメータ
を保持する第１のレジスタと、ＣＰＵからアクセスして
セットする第２のレジスタと、前記第１のレジスタから
の転送パラメータに対して所定の演算を行い新たな転送
パラメータを生成する演算手段と、前記第１のレジスタ
からの転送パラメータと前記演算手段からの新たな転送
パラメータのどちらかを選択する選択手段とを備え、前
記転送制御手段は前記第２のレジスタがセット状態にあ
るか否かにより前記選択手段を切り替え、前記演算手段
からの新たな転送パラメータによりデータ転送を実行す
るか、前記第１のレジスタからの転送パラメータにより
データ転送を実行するかを選択することを特徴とするデ
ータ転送装置。
【請求項４】データ転送を制御する転送制御手段と、前
記転送制御手段がデータ転送に使用する転送パラメータ
を保持する第１のレジスタと、ＣＰＵからアクセスして
セットする第２のレジスタと、前記第１のレジスタから
の転送パラメータと予め決められた定数のどちらかを選
択する選択手段とを備え、前記転送制御手段は前記第２
のレジスタがセット状態にあるか否かにより前記選択手
段を切り替え、前記定数によりデータ転送を実行する
か、前記第１のレジスタからの転送パラメータによりデ
ータ転送を実行するかを選択することを特徴とするデー
タ転送装置。
【請求項５】データ転送を制御する転送制御手段と、前
記転送制御手段がデータ転送に使用する転送パラメータ
を保持する第１のレジスタと、ＣＰＵからの転送パラメ
ータを保持する第２のレジスタと、前記ＣＰＵから前記
第２のレジスタに書き込みがあったことを記録する第３
のレジスタと、前記第１のレジスタに保持された転送パ
ラメータと前記第２のレジスタに保持された転送パラメ
ータのどちらかを選択する選択手段とを備え、前記転送
制御手段は前記選択手段の切り替えにより、前記第３の
レジスタが前記第２のレジスタによる転送パラメータの
保持を記録している場合、前記第２のレジスタからの転
送パラメータによりデータ転送を実行するとともに前記
第３のレジスタをクリアし、前記第３のレジスタが前記
第２のレジスタによる転送パラメータの保持を記録して
いない場合、前記第１のレジスタからの転送パラメータ
によりデータ転送を実行することを特徴とするデータ転
送装置。
【請求項６】データ転送を制御する転送制御手段と、前
記転送制御手段がデータ転送に使用する転送パラメータ
を保持する第１のレジスタと、ＣＰＵからの転送パラメ
ータを保持する第２のレジスタと、前記ＣＰＵから前記
第２のレジスタに書き込みがあったことを記録する第３
のレジスタと、前記第１のレジスタからの転送パラメー
タと前記第２のレジスタからの転送パラメータとから新
たな転送パラメータを演算する演算手段と、前記第１の
レジスタからの転送パラメータと前記演算手段からの新
たな転送パラメータのどちらかを選択する選択手段とを
備え、前記転送制御手段は前記選択手段の切り替えによ
り、前記第３のレジスタが前記第２のレジスタによる転
送パラメータの保持を記録している場合、前記演算手段
からの新たな転送パラメータによりデータ転送を実行す
るとともに前記第３のレジスタをクリアし、前記第３の
レジスタが前記第２のレジスタによる転送パラメータの
保持を記録していない場合、前記第１のレジスタからの
転送パラメータによりデータ転送を実行することを特徴
とするデータ転送装置。
【請求項７】データ転送を制御する転送制御手段と、前
記転送制御手段がデータ転送に使用する転送パラメータ
を保持する第１のレジスタと、ＣＰＵからアクセスして
セットする第２のレジスタと、前記第１のレジスタから
の転送パラメータに対して所定の演算を行い新たな転送
パラメータを生成する演算手段と、前記第１のレジスタ
からの転送パラメータと前記演算手段からの新たな転送
パラメータのどちらかを選択する選択手段とを備え、前
記転送制御手段は前記選択手段の切り替えにより、前記
第２のレジスタがセット状態の場合、前記演算手段から
の新たな転送パラメータによりデータ転送を実行すると
ともに前記第２のレジスタをクリアし、前記第２のレジ
スタがセット状態でない場合、前記第１のレジスタから
の転送パラメータによりデータ転送を実行することを特
徴とするデータ転送装置。
【請求項８】データ転送を制御する転送制御手段と、前
記転送制御手段がデータ転送に使用する転送パラメータ
を保持する第１のレジスタと、ＣＰＵからアクセスして
セットする第２のレジスタと、前記第１のレジスタから
の転送パラメータと予め決められた定数のどちらかを選
択する選択手段とを備え、前記転送制御手段は前記選択
手段の切り替えにより、前記第２のレジスタがセット状
態の場合、前記定数によりデータ転送を実行するととも
に前記第２のレジスタをクリアし、前記第２のレジスタ
がセット状態でない場合、前記第１のレジスタからの転
送パラメータによりデータ転送を実行することを特徴と
するデータ転送装置。
【請求項９】前記データ転送装置は半導体集積回路上に
構成したことを特徴とする請求項１乃至８のいずれかに
記載のデータ転送装置。