JPS59125443A - 命令アドレス比較方式 - Google Patents
命令アドレス比較方式Info
- Publication number
- JPS59125443A JPS59125443A JP23484282A JP23484282A JPS59125443A JP S59125443 A JPS59125443 A JP S59125443A JP 23484282 A JP23484282 A JP 23484282A JP 23484282 A JP23484282 A JP 23484282A JP S59125443 A JPS59125443 A JP S59125443A
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- comparison
- address comparison
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は簡易な構成で、主メモリから読出し７た命令の
アドレスについて予め比較しておく命令アドレス比較方
式に関する。
アドレスについて予め比較しておく命令アドレス比較方
式に関する。
（２）従来技術と問題点
命令アドレスの比較を行う従来方式を第１図に示す概念
図で先ず説明する。第１図において主メモリＭＭに格納
されている命令を読出し命令先取りバッファＰＦＢに格
納し、シフｌ−後命令実行ユニソ）ＣＥＵに到達したと
き実行する。−そのため命令の読出し時刻と命令実行時
刻とは異なっている。今電子計Ｗ、Ｓによる処理動作を
所定のアドレスで一旦停止しプログラムデパノグを行う
ことなどのためオペランドフェッチの場合などは予め比
較アドレスレジスフＡＣＲに設定したアドレスを、主メ
モリ読出し時のアト°レス（アトレスレジスフＭＡＲに
格納されている実アドレス）とを比較回路ＣＭＰＩにお
いて比較しておき、その信号ＣＫｌをアドレス一致信号
とする。また、命令フェッチの場合はプログラムステー
タスワードＰＳＷ中における実斤台令アドレス（論理ア
ドレス）と論理比較アドレスレジスタＬＡＣＲＬこ設定
されたアドレスを比較回路ＣＭＰ２において比較し信号
Ｃに２を得る必要がある。信号ＣＫＩかＣＲ２がオンと
なったことを制御回路ＣＴＬが検出したとき、命令実行
ユニットＣＥＵに対し割込み信号を上げる。レジスタＭ
ＡＲのアドレスは実アドレスで、プログラムステータス
ワードＰＳＷのアドレスは論理アドレスであって比較ア
ドレスも論理、実アドレスの両方を要し、比較回路ＣＭ
Ｐを２つ使用することば大きな欠点となっている。
図で先ず説明する。第１図において主メモリＭＭに格納
されている命令を読出し命令先取りバッファＰＦＢに格
納し、シフｌ−後命令実行ユニソ）ＣＥＵに到達したと
き実行する。−そのため命令の読出し時刻と命令実行時
刻とは異なっている。今電子計Ｗ、Ｓによる処理動作を
所定のアドレスで一旦停止しプログラムデパノグを行う
ことなどのためオペランドフェッチの場合などは予め比
較アドレスレジスフＡＣＲに設定したアドレスを、主メ
モリ読出し時のアト°レス（アトレスレジスフＭＡＲに
格納されている実アドレス）とを比較回路ＣＭＰＩにお
いて比較しておき、その信号ＣＫｌをアドレス一致信号
とする。また、命令フェッチの場合はプログラムステー
タスワードＰＳＷ中における実斤台令アドレス（論理ア
ドレス）と論理比較アドレスレジスタＬＡＣＲＬこ設定
されたアドレスを比較回路ＣＭＰ２において比較し信号
Ｃに２を得る必要がある。信号ＣＫＩかＣＲ２がオンと
なったことを制御回路ＣＴＬが検出したとき、命令実行
ユニットＣＥＵに対し割込み信号を上げる。レジスタＭ
ＡＲのアドレスは実アドレスで、プログラムステータス
ワードＰＳＷのアドレスは論理アドレスであって比較ア
ドレスも論理、実アドレスの両方を要し、比較回路ＣＭ
Ｐを２つ使用することば大きな欠点となっている。
（３）発明の目的
本発明の目的は前述の欠点を改善し、比較器を減少させ
た簡易な構成で容易に命令アドレスを比較できる方式を
提供することにある。
た簡易な構成で容易に命令アドレスを比較できる方式を
提供することにある。
（４）発明の構成
前述の目的を達成するための本発明の構成は、メモリに
格納されている命令を先取りして格納しシフト可能な複
数の命令先取りバッファと、先取リアドレスを指定する
ためのメモリアドレスレジスタと、動作を停止させたい
所定のアドレスを格納するアドレ？比較レジスタと、前
記両レジスタの値を比較する比較回路とで構成される命
令アドレス比較方式において、命令先取りハ、ノファ内
にアドレス一致ビットを格納する領域を設け、命令取出
し時にアドレス比較を行った結果を前記格納領域に保持
し、命令実行特番こは一致ビノドが立っている時に限り
命令の実行を中断するようにしたことである。
格納されている命令を先取りして格納しシフト可能な複
数の命令先取りバッファと、先取リアドレスを指定する
ためのメモリアドレスレジスタと、動作を停止させたい
所定のアドレスを格納するアドレ？比較レジスタと、前
記両レジスタの値を比較する比較回路とで構成される命
令アドレス比較方式において、命令先取りハ、ノファ内
にアドレス一致ビットを格納する領域を設け、命令取出
し時にアドレス比較を行った結果を前記格納領域に保持
し、命令実行特番こは一致ビノドが立っている時に限り
命令の実行を中断するようにしたことである。
（５）発明の実施例
第２図は本発明の一実施例を示す図で、命令先取りバッ
ファＰＦＢを中心に主要部構成を示している。第２図に
おいてＭ７〜ＭＯはアドレス一致ビット格納素子を示す
。令弟２図には符号のみを示しているメモリアドレスレ
ジスタＭＡＲと比較アドレスレジスタＡＣＲのアトＬ／
ス一致を比較回路ＣＭＰで得こときその信号を当初の命
令先取りバッファＰＦＢ７と対応する素子Ｍ７に格納す
る。
ファＰＦＢを中心に主要部構成を示している。第２図に
おいてＭ７〜ＭＯはアドレス一致ビット格納素子を示す
。令弟２図には符号のみを示しているメモリアドレスレ
ジスタＭＡＲと比較アドレスレジスタＡＣＲのアトＬ／
ス一致を比較回路ＣＭＰで得こときその信号を当初の命
令先取りバッファＰＦＢ７と対応する素子Ｍ７に格納す
る。
次に命令先取りバッファＰＦＢ７の内容がＰＦＢ６へ移
る時アドレス一致ピノＩ・格納素−ＦＭ７の内容もＭＯ
へ移り、このようにし、て格納素子ＭＯまで順次移動す
る。モード０は命令の先頭アドレスについて比較するモ
ードでＭＯがオンであればアドレス一致割込信号として
命令実行ユニットを駆動する。主メモリから命令を取出
したときに既にアドレス一致があったということである
。またモードｌは命令全体に対して比較するモードであ
って、命令が２バイト型（ＲＲ） 、４ハイド型（ＲＸ
）、６バイト型（Ｓ Ｓ）と３種類を有している場合、
命令バッファからの命令長デコード信号（ＲＲ，ＳＳ）
とＭＯ，Ｍｌ、Ｍ２とを論理演算してアドレス一致信号
を得る構成について図示されている。アドレス比較回路
ＣＭＰからの信号は、モードＯの場合は偶数バイトのみ
の比較結果、モードｌのときは偶、奇数バイトの比較結
果の論理オア信号であるものとする。
る時アドレス一致ピノＩ・格納素−ＦＭ７の内容もＭＯ
へ移り、このようにし、て格納素子ＭＯまで順次移動す
る。モード０は命令の先頭アドレスについて比較するモ
ードでＭＯがオンであればアドレス一致割込信号として
命令実行ユニットを駆動する。主メモリから命令を取出
したときに既にアドレス一致があったということである
。またモードｌは命令全体に対して比較するモードであ
って、命令が２バイト型（ＲＲ） 、４ハイド型（ＲＸ
）、６バイト型（Ｓ Ｓ）と３種類を有している場合、
命令バッファからの命令長デコード信号（ＲＲ，ＳＳ）
とＭＯ，Ｍｌ、Ｍ２とを論理演算してアドレス一致信号
を得る構成について図示されている。アドレス比較回路
ＣＭＰからの信号は、モードＯの場合は偶数バイトのみ
の比較結果、モードｌのときは偶、奇数バイトの比較結
果の論理オア信号であるものとする。
（６）発明の効果
このようにして本発明によるとアドレス比較回路が１つ
ですみ、命令の型に応じて完全に対応できる。
ですみ、命令の型に応じて完全に対応できる。
第１図は従来の命令アドレス比較方式を説明する概念図
、第２図は本発明の一実施例の構成を示す図である。 ＭＭ −主メモリ Ｐ Ｆ Ｂ−一命令先取りバッファ ＣＥ （Ｊ−−−命令実行ユニット ＣＭＰＩ、ＣＭＰ２−一比較回路 Ｍ７〜ＭＯ−アドレス一致ビット格納素子特許出願人
富士通株式会社 代理人 弁理士 鈴木栄祐 手続？市正書：（方式） 昭和５８年 ４月／ｌ′４日 特許庁長官 若杉和夫殿 ２゛６１、事
件の表示 昭和５７年特許願第２３４８４２号 ２、発明の名称 命令アドレス比較方式 ３、補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中１０１５番地名
称 （５２２） 冨士通株式会社代表者 山
本 嗟 眞 ４、 代理人 住所 東京都渋谷区代々木２−１３−３昭和５８年
３月２９日 ６．１ｉｌｉ正の対象 明細書 一ゝｔ。
、第２図は本発明の一実施例の構成を示す図である。 ＭＭ −主メモリ Ｐ Ｆ Ｂ−一命令先取りバッファ ＣＥ （Ｊ−−−命令実行ユニット ＣＭＰＩ、ＣＭＰ２−一比較回路 Ｍ７〜ＭＯ−アドレス一致ビット格納素子特許出願人
富士通株式会社 代理人 弁理士 鈴木栄祐 手続？市正書：（方式） 昭和５８年 ４月／ｌ′４日 特許庁長官 若杉和夫殿 ２゛６１、事
件の表示 昭和５７年特許願第２３４８４２号 ２、発明の名称 命令アドレス比較方式 ３、補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中１０１５番地名
称 （５２２） 冨士通株式会社代表者 山
本 嗟 眞 ４、 代理人 住所 東京都渋谷区代々木２−１３−３昭和５８年
３月２９日 ６．１ｉｌｉ正の対象 明細書 一ゝｔ。
Claims (1)
- 主メモリに格納されている命令を先取りして格納するシ
フト可能な複数の命令先取りバッファと、先取リアドレ
スを指定するためのメモリアドレスレジスタと、動作を
停止させたい所定のアドレスを格納するアドレス比較レ
ジスタと、前記両レジスタの値を比較する比較回路とで
構成される命令アドレス比較方式において、命令先取り
ハソファ内にアドレス一致ビットを格納する領域を設け
、命令取出し時にアドレス比較を行った結果を前記格納
領域に保持し、命令実行時に一致ビットが立っている時
に限り命令の実行を中断することを特徴とする命令アド
レス比較方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23484282A JPS59125443A (ja) | 1982-12-31 | 1982-12-31 | 命令アドレス比較方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23484282A JPS59125443A (ja) | 1982-12-31 | 1982-12-31 | 命令アドレス比較方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59125443A true JPS59125443A (ja) | 1984-07-19 |
Family
ID=16977216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23484282A Pending JPS59125443A (ja) | 1982-12-31 | 1982-12-31 | 命令アドレス比較方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125443A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144246A (ja) * | 1985-12-18 | 1987-06-27 | Mitsubishi Electric Corp | 計算機 |
| JPH0215340A (ja) * | 1988-07-04 | 1990-01-19 | Fujitsu Ltd | 状態履歴記憶装置の制御方式 |
-
1982
- 1982-12-31 JP JP23484282A patent/JPS59125443A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144246A (ja) * | 1985-12-18 | 1987-06-27 | Mitsubishi Electric Corp | 計算機 |
| JPH0215340A (ja) * | 1988-07-04 | 1990-01-19 | Fujitsu Ltd | 状態履歴記憶装置の制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896259A (en) | Apparatus for storing modifying data prior to selectively storing data to be modified into a register | |
| JPH06236268A (ja) | 命令の長さを判定する装置と方法 | |
| JP2773471B2 (ja) | 情報処理装置 | |
| EP0166431A2 (en) | An information processing apparatus having an instruction prefetch circuit | |
| US5784607A (en) | Apparatus and method for exception handling during micro code string instructions | |
| JPS59231652A (ja) | メモリアクセス・オ−バラツプ検出方式 | |
| US4028670A (en) | Fetch instruction for operand address calculation | |
| US20040215924A1 (en) | Analyzing stored data | |
| JPH03233630A (ja) | 情報処理装置 | |
| US7401328B2 (en) | Software-implemented grouping techniques for use in a superscalar data processing system | |
| JPS59125443A (ja) | 命令アドレス比較方式 | |
| EP0177712B1 (en) | Masked data fetch and modifying device | |
| JPS601655B2 (ja) | デ−タプリフェツチ方式 | |
| JPS6236258B2 (ja) | ||
| JPH0377137A (ja) | 情報処理装置 | |
| JPH0524537B2 (ja) | ||
| JPS63314644A (ja) | デ−タ処理装置 | |
| JPH0954694A (ja) | パイプラインプロセッサおよびその処理方法 | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPH0752402B2 (ja) | データ処理装置 | |
| JP2574918B2 (ja) | 割り込み復帰処理方式 | |
| JPH04255995A (ja) | 命令キャッシュ | |
| JPH03282623A (ja) | パイプライン・マイクロプロセッサ | |
| JPH11119995A (ja) | データ処理装置および方法 |