JPS5868159A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS5868159A JPS5868159A JP56167784A JP16778481A JPS5868159A JP S5868159 A JPS5868159 A JP S5868159A JP 56167784 A JP56167784 A JP 56167784A JP 16778481 A JP16778481 A JP 16778481A JP S5868159 A JPS5868159 A JP S5868159A
- Authority
- JP
- Japan
- Prior art keywords
- field
- memory
- instruction
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データ処理装置に関し、特に、データ処理装
置において命令フィールド変更のための制御に関するも
のである。
置において命令フィールド変更のための制御に関するも
のである。
従来、この種の情報処理装置は、第７図に示すように、
プログラムを格納するプログラムメモリコと、前記プロ
グラムメモリーのアドレスヲ指定するアドレスレジスタ
／と、プログラムメモリコからの読出した命令を格納す
る命令レジスタ３と、命令解読器グと、データを一時的
に格納するレジスタよと、レジスタ７＋！：、演算回路
ふと、データを本データ処理装置以外の装置とやり取り
をする入出力レジスタＳとから構成されていた。
プログラムを格納するプログラムメモリコと、前記プロ
グラムメモリーのアドレスヲ指定するアドレスレジスタ
／と、プログラムメモリコからの読出した命令を格納す
る命令レジスタ３と、命令解読器グと、データを一時的
に格納するレジスタよと、レジスタ７＋！：、演算回路
ふと、データを本データ処理装置以外の装置とやり取り
をする入出力レジスタＳとから構成されていた。
しかし々から、従来の上記構成において、プログラムメ
モリ２の内容の一部を変更する場合で、フィールドの一
部のみを変更する場合であっても、全フィールドについ
て書き直す必要があり、フィールドのダイナミックな変
更Ｃ１不可能であった。
モリ２の内容の一部を変更する場合で、フィールドの一
部のみを変更する場合であっても、全フィールドについ
て書き直す必要があり、フィールドのダイナミックな変
更Ｃ１不可能であった。
本発明は従来の上記欠点を解消する為になされたもので
あり、従って本発明の目的は、変更すべきフィールドの
データをあらかじめフィールドメモリに記憶しておき、
命令で指定する事によシ、命令のフィールドの一部をプ
ログラムメモリからでなくフィールドメモリから読出す
事により、ダイナミックな命令の変更を可能と１２、プ
ログラムの効率化が可能となる新規なデータ処理装置を
提供することにある。
あり、従って本発明の目的は、変更すべきフィールドの
データをあらかじめフィールドメモリに記憶しておき、
命令で指定する事によシ、命令のフィールドの一部をプ
ログラムメモリからでなくフィールドメモリから読出す
事により、ダイナミックな命令の変更を可能と１２、プ
ログラムの効率化が可能となる新規なデータ処理装置を
提供することにある。
本発明の上記目的は、複数の命令からなるプログラムを
格納するプログラムメモリと、このプログラムメモリ内
の命令のアドレスを指定するプログラムアドレスレジス
タと、前Ｈ己プログラムメモリから読出した命令を格納
する扁令レジスタと、読出した命令を解読する解読器と
、命令フィールドの一部を記憶するフィールドメモリと
、前記フィールドメモリのアドレスを指定するフィール
ドメモリアドレスレジスタと、前記フィールドメモリア
ドレスレジスタからのアドレ、スと前記プログラムアド
レスレジスタからのアドレスを切替えて前記フィールド
メモリに接続するアドレス切替回路と、前記フィールド
メモリからの読出データと前記プログラムメモリからの
読出データとを切替えて前記命令レジスタに接続するフ
ィールド切替回路とを具備し、プログラムメモリの内容
を書替えることなしに命令フィールドの一部の変更を可
能としたことを特徴とするデータ処理装置、によって達
成される。
格納するプログラムメモリと、このプログラムメモリ内
の命令のアドレスを指定するプログラムアドレスレジス
タと、前Ｈ己プログラムメモリから読出した命令を格納
する扁令レジスタと、読出した命令を解読する解読器と
、命令フィールドの一部を記憶するフィールドメモリと
、前記フィールドメモリのアドレスを指定するフィール
ドメモリアドレスレジスタと、前記フィールドメモリア
ドレスレジスタからのアドレ、スと前記プログラムアド
レスレジスタからのアドレスを切替えて前記フィールド
メモリに接続するアドレス切替回路と、前記フィールド
メモリからの読出データと前記プログラムメモリからの
読出データとを切替えて前記命令レジスタに接続するフ
ィールド切替回路とを具備し、プログラムメモリの内容
を書替えることなしに命令フィールドの一部の変更を可
能としたことを特徴とするデータ処理装置、によって達
成される。
次に本発明をその良好な一実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
本発明の一実施例を示す第一図において、本発明に係る
データ処理装置の一実施例は、複数の命令からなるプロ
グラムを格納するプログラムメモリ３ｙと、前記プログ
ラムメモリ３ｑ内のプログラム％行アドレスを表示する
アドレスレジスタ３３と、プログラムメモリ３ｔから読
出した命令がセットされる命令レジスタ３６と、前記命
令レジスタ３６の内容を解読する命令解読器３７と、演
算データを一時的にだくわえる演算レジスタ３ｇ及び演
算レジスタダθと、前記一つの演算レジスタ、３ｇ、１
１０の内容を演算する演算回路３？と、本データ処理装
置と外部とのデータのやり取りをする入出力レジスタＱ
／と、命令フィールドの一部をあらかじめ記憶しておく
フィールドメモリ３コと、前記フィールドメモリ３２に
、フィールドの一部を曹込む時に指定するアドレスを保
持するフィールドメモリアドレスレジスタ３０と、入力
の一方がフィールドメモリアドレスレジスタ３０の出力
と接続きれ、入力の他方がアドレスレジスタ３３と接続
され、フィールドメモリ３コのアドレスを切替るアドレ
ス切替回路３／と、入力の一方がフィールドメモリ３ユ
の出力と接続され、他方の入力がプログラムメモリ３ダ
と接続され、読出したフィールドを切替るフィールド切
替回路ＪＳとから構成されている。
データ処理装置の一実施例は、複数の命令からなるプロ
グラムを格納するプログラムメモリ３ｙと、前記プログ
ラムメモリ３ｑ内のプログラム％行アドレスを表示する
アドレスレジスタ３３と、プログラムメモリ３ｔから読
出した命令がセットされる命令レジスタ３６と、前記命
令レジスタ３６の内容を解読する命令解読器３７と、演
算データを一時的にだくわえる演算レジスタ３ｇ及び演
算レジスタダθと、前記一つの演算レジスタ、３ｇ、１
１０の内容を演算する演算回路３？と、本データ処理装
置と外部とのデータのやり取りをする入出力レジスタＱ
／と、命令フィールドの一部をあらかじめ記憶しておく
フィールドメモリ３コと、前記フィールドメモリ３２に
、フィールドの一部を曹込む時に指定するアドレスを保
持するフィールドメモリアドレスレジスタ３０と、入力
の一方がフィールドメモリアドレスレジスタ３０の出力
と接続きれ、入力の他方がアドレスレジスタ３３と接続
され、フィールドメモリ３コのアドレスを切替るアドレ
ス切替回路３／と、入力の一方がフィールドメモリ３ユ
の出力と接続され、他方の入力がプログラムメモリ３ダ
と接続され、読出したフィールドを切替るフィールド切
替回路ＪＳとから構成されている。
第３図は本データ処理装置で使用される命令タイプの例
を示す図である。各命令のＩ＋にはフィールドの変更の
有無を表示するＭフィールドがある。
を示す図である。各命令のＩ＋にはフィールドの変更の
有無を表示するＭフィールドがある。
続いて本発明の動作について説明するに、多数の命令よ
りなるプログラムがあらかじめプログラムメモリ３’ｌ
に記憶されている。プログラムはアドレスレジスタ３３
で指示されるメモリ３ダの内容が命令レジスタ３Ｌに読
出され、解読器３７で命令の動作を解読される。アドレ
スレジスタ３３は命令がジャンプ命令でなければ命令を
取り出すごとにカウントアツプされる。命令は、解読器
３７で解読された動作に従って、演算動作おるいはレジ
スタの転送を指示する。
りなるプログラムがあらかじめプログラムメモリ３’ｌ
に記憶されている。プログラムはアドレスレジスタ３３
で指示されるメモリ３ダの内容が命令レジスタ３Ｌに読
出され、解読器３７で命令の動作を解読される。アドレ
スレジスタ３３は命令がジャンプ命令でなければ命令を
取り出すごとにカウントアツプされる。命令は、解読器
３７で解読された動作に従って、演算動作おるいはレジ
スタの転送を指示する。
通常、フィールドの内容を変更しない場合には、命令中
のＭフィールドは７０″にしておく、この時にはフィー
ルド切替回路３Ｓはプログラムメモリ３ダ側になってお
り、通常のデータ処理装置の動作をする。
のＭフィールドは７０″にしておく、この時にはフィー
ルド切替回路３Ｓはプログラムメモリ３ダ側になってお
り、通常のデータ処理装置の動作をする。
命令のフィールドの一部を変更する場合には、まず、フ
ィールドメモリアドレスレジスタ３０に変更する命令の
アドレスをセットしておく。次に命令によシアドレス切
替回路３／でフィールドメモリアドレスレジスタ３０を
指定し、プログラムによυ、フィールドメモリ３コに変
更するフィールドの内容を書込む。その後、アドレス切
替回路３１はアドレスレジスタ３３の方を選択する。ア
ドレスレジスタ３３の指示する命令を順次数シ出して実
行して行くが、命令レジスタ３６のＭフィールドが／”
の場合には、フィールド切替回路３！ｒがフィールドメ
モリ２？コ側に切替えられ、フィールドメモリ３．２の
内容がプログラムメモリ３ｑの内容と置替えられる。こ
の様にして、フィールドメモリ３．２の内容と、プログ
ラムメモリの内容がダイナミックに変更されながら命令
の実行が可能となる。
ィールドメモリアドレスレジスタ３０に変更する命令の
アドレスをセットしておく。次に命令によシアドレス切
替回路３／でフィールドメモリアドレスレジスタ３０を
指定し、プログラムによυ、フィールドメモリ３コに変
更するフィールドの内容を書込む。その後、アドレス切
替回路３１はアドレスレジスタ３３の方を選択する。ア
ドレスレジスタ３３の指示する命令を順次数シ出して実
行して行くが、命令レジスタ３６のＭフィールドが／”
の場合には、フィールド切替回路３！ｒがフィールドメ
モリ２？コ側に切替えられ、フィールドメモリ３．２の
内容がプログラムメモリ３ｑの内容と置替えられる。こ
の様にして、フィールドメモリ３．２の内容と、プログ
ラムメモリの内容がダイナミックに変更されながら命令
の実行が可能となる。
本発明は、以上説明したように変更すべきフィールドの
内容を記憶するフィールドメモリを具備することにより
、プログラムメモリの内容を書替えるよりも極めて容易
にしかも経済的にプログラムのダイナミックな変更が可
能となり、プログラムを書替えながら実行するプログラ
ムの実行スピードが上昇する効果がある。
内容を記憶するフィールドメモリを具備することにより
、プログラムメモリの内容を書替えるよりも極めて容易
にしかも経済的にプログラムのダイナミックな変更が可
能となり、プログラムを書替えながら実行するプログラ
ムの実行スピードが上昇する効果がある。
以上本発明をその良好な一実施例について説明したが、
それは単なる例示的なものであり、ここで説明された実
施例によってのみ本願発明が限定されるものでないこと
け勿論である。
それは単なる例示的なものであり、ここで説明された実
施例によってのみ本願発明が限定されるものでないこと
け勿論である。
第７図は従来技術によるデータ処理装置のブロック図、
第２図は本発明の一実施例を示すブロック構成図、第３
図は命令のフィールドの例を示す図、第７図はプログラ
ムの実行例を示す図である。 ｌ・・・アドレスレジスタ、コ・・・プログラムメモ１
八３・・・命令レジスタ、グ・・・解読器、Ｓ・・・演
算レジスタ／、６・・・演算回路、７・・・演算レジス
ター、ｇ・・・入出力レジスタ、３０・・・フィールド
メモリアドレスレジスタ、３／・・・アドレス切替回路
、３．２・・・フィールドメモリ、３３・・・アドレス
レジスタ、３り・・・プログラムメモリ、３ｓ・・・フ
ィールド切替回路、３６・・・命令レジスタ、３７・・
・解読器、３ｇ・・・演算レジスタ／１．ｊ９−・・演
算回路、Ｉｌｏ・・・演算レジスタ番号ハ・・入出力レ
ジスタ、コ００・・・レジスタ間転送命令のタイプ、コ
θ／・・・レジスタ間演算命令のタイプ、コθλ・・・
ジャンプ命令のタイプ、ＯＰ・・・命令、１１（／ 、
Ｌ２・・・レジスタ番号、ＳＵＢ ＯＰ・・・副命令
、Ｍ・・・モード。 特許出願人 日本電気株式会社 代理人 弁理士熊谷雄太部
第２図は本発明の一実施例を示すブロック構成図、第３
図は命令のフィールドの例を示す図、第７図はプログラ
ムの実行例を示す図である。 ｌ・・・アドレスレジスタ、コ・・・プログラムメモ１
八３・・・命令レジスタ、グ・・・解読器、Ｓ・・・演
算レジスタ／、６・・・演算回路、７・・・演算レジス
ター、ｇ・・・入出力レジスタ、３０・・・フィールド
メモリアドレスレジスタ、３／・・・アドレス切替回路
、３．２・・・フィールドメモリ、３３・・・アドレス
レジスタ、３り・・・プログラムメモリ、３ｓ・・・フ
ィールド切替回路、３６・・・命令レジスタ、３７・・
・解読器、３ｇ・・・演算レジスタ／１．ｊ９−・・演
算回路、Ｉｌｏ・・・演算レジスタ番号ハ・・入出力レ
ジスタ、コ００・・・レジスタ間転送命令のタイプ、コ
θ／・・・レジスタ間演算命令のタイプ、コθλ・・・
ジャンプ命令のタイプ、ＯＰ・・・命令、１１（／ 、
Ｌ２・・・レジスタ番号、ＳＵＢ ＯＰ・・・副命令
、Ｍ・・・モード。 特許出願人 日本電気株式会社 代理人 弁理士熊谷雄太部
Claims (1)
- 複数の命令からなるプログラムを格納するプログラムメ
モリと、このプログラムメモリ内の命令のアドレスを指
定するプログラムアドレスレジスタと、前記プログラム
メモリから読出した命令を格納する命令レジスタと、読
出した命令を解読する解読器と、命令フィールドの一部
を記憶するフィールドメモリと、前記フィールドメモリ
のアドレスを指定するフィールドメモリアドレスレジス
タと、前記フィールドメモリアドレスレジスタからのア
ドレスと、前記プログラムアドレスレジスタからのアド
レスを切替えて前記フィールドメモリに接続するアドレ
ス切替回路と、前記フィールドメモリからの読出データ
と前記プログラムメモリからの読出データとを切替えて
前記命令レジスタに接続するフィールド切替回路とを具
備し、前記プログラムメモリの内容を書替えることなし
に命令フィールドの一部の変更を可能としたことを特徴
とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167784A JPS5868159A (ja) | 1981-10-19 | 1981-10-19 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167784A JPS5868159A (ja) | 1981-10-19 | 1981-10-19 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5868159A true JPS5868159A (ja) | 1983-04-22 |
Family
ID=15856042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56167784A Pending JPS5868159A (ja) | 1981-10-19 | 1981-10-19 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868159A (ja) |
-
1981
- 1981-10-19 JP JP56167784A patent/JPS5868159A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4616313A (en) | High speed address calculation circuit for a pipeline-control-system data-processor | |
| JPH0414385B2 (ja) | ||
| US20030033503A1 (en) | Single instruction having opcode and stack control field | |
| KR100314484B1 (ko) | 정보 처리기 | |
| JPH02103630A (ja) | データ処理装置 | |
| JPH034936B2 (ja) | ||
| JPS5868159A (ja) | デ−タ処理装置 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| JPS6265133A (ja) | 命令先取り装置 | |
| JPS622332B2 (ja) | ||
| US5151980A (en) | Buffer control circuit for data processor | |
| JPH04130932A (ja) | アドレストレースメモリ | |
| JPS6260034A (ja) | ストア−ドプログラム方式制御装置 | |
| JPS5971542A (ja) | 演算処理装置 | |
| JPH0713758A (ja) | 命令デコード方法 | |
| JPS592146A (ja) | マイクロプログラム制御装置 | |
| JPS6325373B2 (ja) | ||
| JP2679603B2 (ja) | マイクロコンピュータ | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPS61118836A (ja) | マイクロプログラム制御装置 | |
| JPH02230326A (ja) | パイプライン情報処理装置 | |
| JPH02103632A (ja) | 演算処理装置 | |
| JPS59191612A (ja) | シ−ケンスコントロ−ラの入出力指定方式 | |
| JPS62251930A (ja) | 情報処理装置 |