JPS63195749A - リ−ドオンリ−メモリの選択信号制御方式 - Google Patents
リ−ドオンリ−メモリの選択信号制御方式Info
- Publication number
- JPS63195749A JPS63195749A JP2853187A JP2853187A JPS63195749A JP S63195749 A JPS63195749 A JP S63195749A JP 2853187 A JP2853187 A JP 2853187A JP 2853187 A JP2853187 A JP 2853187A JP S63195749 A JPS63195749 A JP S63195749A
- Authority
- JP
- Japan
- Prior art keywords
- address
- rom
- signal
- mpu
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＲＯＭの切り換え方式に関し、特ＫＭＰＵを使
用した制御装置のＲＯＭの容量拡張時のＲＯＭの選択信
号制御方式に関する。
用した制御装置のＲＯＭの容量拡張時のＲＯＭの選択信
号制御方式に関する。
従来、この種のＭＰＵを使用した制御装置は、第３図に
示すように、ＭＰＵと、アドレスのデコード手段と、Ｒ
ＯＭから成り、ＭＰＵのアドレス信号をデコードしたＣ
８信号でＲＯＭを選択していた。
示すように、ＭＰＵと、アドレスのデコード手段と、Ｒ
ＯＭから成り、ＭＰＵのアドレス信号をデコードしたＣ
８信号でＲＯＭを選択していた。
上述した従来のＲＯＭの選択信号制御方式では、ＭＰＵ
のアドレス信号を直接デコードした選択信号によりＲＯ
Ｍを選択しているので、ＭＰＵのアドレス空間より大き
な容量のプログラムをＲＯＭに１き込んでも、ＭＰＵの
アドレス空間からはみ出した部分のプログラムをＭＰＵ
は読み出すことが出きないという欠点がある。
のアドレス信号を直接デコードした選択信号によりＲＯ
Ｍを選択しているので、ＭＰＵのアドレス空間より大き
な容量のプログラムをＲＯＭに１き込んでも、ＭＰＵの
アドレス空間からはみ出した部分のプログラムをＭＰＵ
は読み出すことが出きないという欠点がある。
本発明のＲＯＭの選択信号制御方式は、ＭＰＵを用いた
制御装置において、ＭＰＵのアドレスをデコードするデ
コード手段と、ＭＰＵのアドレスによってＲＯＭの選択
信号を切り換えるＲＯＭ切り換え手段と、同一アドレス
に接続された複数のＲＯＭを有している。
制御装置において、ＭＰＵのアドレスをデコードするデ
コード手段と、ＭＰＵのアドレスによってＲＯＭの選択
信号を切り換えるＲＯＭ切り換え手段と、同一アドレス
に接続された複数のＲＯＭを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。デコード手
段２は、ＭＰＵＩのアドレスをデコードし、あるアドレ
ス値で、Ｃ８ｌ信号、Ｃ８２信号を出力する。Ｃ８ｌ信
号はＲＯＭ９を選択しＲＯＭ９からデータを読み出す。
段２は、ＭＰＵＩのアドレスをデコードし、あるアドレ
ス値で、Ｃ８ｌ信号、Ｃ８２信号を出力する。Ｃ８ｌ信
号はＲＯＭ９を選択しＲＯＭ９からデータを読み出す。
Ｃ８２信号が出力される時は、ＲＯＭ切り換え手段１２
によりＲＯＭｌ０またはＲＯＭＩＩを選択する。ＲＯＭ
切り換え手段１２はデコード手段３と、ＮＡＮＤゲート
４と、ＮＡＮＤゲート５と、インバータ７と、ＯＲゲー
ト６と、ＯＲゲート８から成る。デコード手段３は、Ｍ
ＰＵＩのアドレスがＹａ番地の時にＣ８Ｓ信号を出力す
る。
によりＲＯＭｌ０またはＲＯＭＩＩを選択する。ＲＯＭ
切り換え手段１２はデコード手段３と、ＮＡＮＤゲート
４と、ＮＡＮＤゲート５と、インバータ７と、ＯＲゲー
ト６と、ＯＲゲート８から成る。デコード手段３は、Ｍ
ＰＵＩのアドレスがＹａ番地の時にＣ８Ｓ信号を出力す
る。
Ｃ８Ｓ信号はＮＡＮＤゲート４に入力される。ＮＡＮＤ
ゲート４の出力はＮＡＮＤゲート５に入力されて、ＮＡ
ＮＤゲート５の出力はローになる。ＯＲゲート６にはイ
ンバータ７を通して入力されるためハイの信号が入力さ
れ、ＯＲゲート８にはローの信号が入力される。ＣＳ
２１Ｍ号が出力されると、Ｏｌ＜ゲート８を通してＲＯ
ＭＩＩの０８に入力される。
ゲート４の出力はＮＡＮＤゲート５に入力されて、ＮＡ
ＮＤゲート５の出力はローになる。ＯＲゲート６にはイ
ンバータ７を通して入力されるためハイの信号が入力さ
れ、ＯＲゲート８にはローの信号が入力される。ＣＳ
２１Ｍ号が出力されると、Ｏｌ＜ゲート８を通してＲＯ
ＭＩＩの０８に入力される。
ＭＰＵＩのアドレスが（Ｙａ＋３ ）番地になった時ミ
ゾコード手段３はＣＡＲ信号を出力する。Ｃ８Ｒ信号は
ＮＡＮＤゲート５に入力され、ＮＡＮＤゲート５の出力
をハイにする。ＯＲゲート６にはインバータ７を通しＣ
ローの信号が入力され、ＯＲゲート８にはハイの信号が
入力される。この時Ｃ８２信号が出力されるとＯＲゲー
ト６を通してＲＯＭｌ０の０８に入力される。ＲＯＭｌ
０とＲＯＭＩＩはＭＰＵ１の同一アドレスに接続されて
おり、ＣＳＳ信号が出力された後か、ＣＡＭ信号が出力
された後かで、Ｃ８２信号により選択されるＲＯＭが切
り換えられる。
ゾコード手段３はＣＡＲ信号を出力する。Ｃ８Ｒ信号は
ＮＡＮＤゲート５に入力され、ＮＡＮＤゲート５の出力
をハイにする。ＯＲゲート６にはインバータ７を通しＣ
ローの信号が入力され、ＯＲゲート８にはハイの信号が
入力される。この時Ｃ８２信号が出力されるとＯＲゲー
ト６を通してＲＯＭｌ０の０８に入力される。ＲＯＭｌ
０とＲＯＭＩＩはＭＰＵ１の同一アドレスに接続されて
おり、ＣＳＳ信号が出力された後か、ＣＡＭ信号が出力
された後かで、Ｃ８２信号により選択されるＲＯＭが切
り換えられる。
第２図は、第１図の回路を用いてＲＯＭの切り換えを行
う場合のＭＰＵでのプ・ログラムのフローチャートの一
例である。Ｘａ番地でプログラム実行中ＫＲＯＭＩＩの
Ｙｂ番地からのプログラムを読み出す場合、ＲＯＭ９ま
たはＲＯＭｌｏＯＸａ番地”Ｃ” ＲＯＭ１０、ＲＯＭ
１１のＹａ＠地をＣＡＬＬすることにより、デコード手
段３からＣ８Ｓ信号が出力され、デコード手段２からＣ
８２信号が出力されるとＲα氾１を選択するようＫなる
。Ｙａ〜（Ｙａ＋２ ）番地にはＹｂ番地をＣＡＬＬす
る命令が書き込まれており、ＲＯＭｌ０のＹａ〜（Ｙａ
＋２）番地とＲ〇八へ１１のＹａ〜（Ｙａト２）４Ｍに
は同じ命令を蕾き込んでおくと、ＲＯＭｌ０Ｃ）Ｙａ省
地を読んだ次にはＲＯＭ１１の（Ｙａ＋１）番地、（Ｙ
ａ＋２）番地のプログラムを読み出し、Ｙｂ番地をＣＡ
ＬＬして、ＲＯＭＩＩのｙｂ番地からのプログラムを実
行し、ＲＯＭＩＩのｂ番地からのルーチンが終了すると
、ＲＥＴＵＲＮ命令によりＲＯＭＩＩの（ｙａ＋３）番
地へもどる。アドレスが（Ｙａ＋３）番地になるとデコ
ード手段３でＣＡＲ信号が出力され次にデコード手段２
でＣ８２信号が出力される時にはＲＯＭｌ０を選択する
ように切り換わる。（Ｙａ＋３）番地にはＲＥＴＵＲＮ
命令が書き込まれており、ＲＯＭ９またはＲＯＭｌ０の
（ｘａ−＋−ａ） 番地にもどり、元のプログラムを続
行する。
う場合のＭＰＵでのプ・ログラムのフローチャートの一
例である。Ｘａ番地でプログラム実行中ＫＲＯＭＩＩの
Ｙｂ番地からのプログラムを読み出す場合、ＲＯＭ９ま
たはＲＯＭｌｏＯＸａ番地”Ｃ” ＲＯＭ１０、ＲＯＭ
１１のＹａ＠地をＣＡＬＬすることにより、デコード手
段３からＣ８Ｓ信号が出力され、デコード手段２からＣ
８２信号が出力されるとＲα氾１を選択するようＫなる
。Ｙａ〜（Ｙａ＋２ ）番地にはＹｂ番地をＣＡＬＬす
る命令が書き込まれており、ＲＯＭｌ０のＹａ〜（Ｙａ
＋２）番地とＲ〇八へ１１のＹａ〜（Ｙａト２）４Ｍに
は同じ命令を蕾き込んでおくと、ＲＯＭｌ０Ｃ）Ｙａ省
地を読んだ次にはＲＯＭ１１の（Ｙａ＋１）番地、（Ｙ
ａ＋２）番地のプログラムを読み出し、Ｙｂ番地をＣＡ
ＬＬして、ＲＯＭＩＩのｙｂ番地からのプログラムを実
行し、ＲＯＭＩＩのｂ番地からのルーチンが終了すると
、ＲＥＴＵＲＮ命令によりＲＯＭＩＩの（ｙａ＋３）番
地へもどる。アドレスが（Ｙａ＋３）番地になるとデコ
ード手段３でＣＡＲ信号が出力され次にデコード手段２
でＣ８２信号が出力される時にはＲＯＭｌ０を選択する
ように切り換わる。（Ｙａ＋３）番地にはＲＥＴＵＲＮ
命令が書き込まれており、ＲＯＭ９またはＲＯＭｌ０の
（ｘａ−＋−ａ） 番地にもどり、元のプログラムを続
行する。
以上発明したようｔｃ本発明は、ＭＰＵのアドレスをデ
コードするデコード手段と、ＭＰＵのアドレスによって
ＲＯＭの選択信号を切り換えるＲＯＭ切り換え手段と、
同一アドレスに接続された複数１７）ＲＯＭを有するこ
とにより、ＭＰＵのアドレス空間より大きな容量を必要
とするプログラムでも複数のＲＯＭに書き込み、使用す
ることができる効果がある。
コードするデコード手段と、ＭＰＵのアドレスによって
ＲＯＭの選択信号を切り換えるＲＯＭ切り換え手段と、
同一アドレスに接続された複数１７）ＲＯＭを有するこ
とにより、ＭＰＵのアドレス空間より大きな容量を必要
とするプログラムでも複数のＲＯＭに書き込み、使用す
ることができる効果がある。
第１図は、本発明の一実施例の回路図、第２図は、第１
図の回路を用いてＲＯＭの切り換えを行う場合の７０−
チャート、第３図は、従来のＲ１第 ２ 回
図の回路を用いてＲＯＭの切り換えを行う場合の７０−
チャート、第３図は、従来のＲ１第 ２ 回
Claims (1)
- ＭＰＵ（マイクロプロセッサ）を用いた制御装置におい
てＭＰＵのアドレスをデコードするデコード手段と、Ｍ
ＰＵのアドレスによってＲＯＭ（リードオンリーメモリ
）の選択信号を切り換えるＲＯＭ切換手段と、同一アド
レスに接続された複数のＲＯＭを有するリードオンリー
メモリの選択信号制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2853187A JPS63195749A (ja) | 1987-02-09 | 1987-02-09 | リ−ドオンリ−メモリの選択信号制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2853187A JPS63195749A (ja) | 1987-02-09 | 1987-02-09 | リ−ドオンリ−メモリの選択信号制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63195749A true JPS63195749A (ja) | 1988-08-12 |
Family
ID=12251251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2853187A Pending JPS63195749A (ja) | 1987-02-09 | 1987-02-09 | リ−ドオンリ−メモリの選択信号制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63195749A (ja) |
-
1987
- 1987-02-09 JP JP2853187A patent/JPS63195749A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446517A (en) | Microprogram memory with page addressing and address decode in memory | |
| CA1037159A (en) | Processing link control system for data processing equipment | |
| JPS61170828A (ja) | マイクロプログラム制御装置 | |
| JPS6049332B2 (ja) | マイクロプログラム制御方式 | |
| JPS63195749A (ja) | リ−ドオンリ−メモリの選択信号制御方式 | |
| JPH04242433A (ja) | マイクロプロセッサ | |
| JPS586970B2 (ja) | Ｒｏｍアドレスのシ−ケンス制御方式 | |
| JPS6240538A (ja) | デ−タ処理装置 | |
| JPH0713758A (ja) | 命令デコード方法 | |
| JPS58186846A (ja) | マイクロプログラム制御装置 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPH026096B2 (ja) | ||
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPS63168729A (ja) | マイクロプロセツサ | |
| JPS61133451A (ja) | メモリシステム | |
| JPS63257044A (ja) | プログラマブルメモリマツピング方式 | |
| JPS60221843A (ja) | 判定装置 | |
| JPS6398035A (ja) | マイクロプログラム制御装置 | |
| JPH01283635A (ja) | バッファ制御回路 | |
| JPS6362055A (ja) | 読出し専用メモリ | |
| JPH03211641A (ja) | メモリ装置のアドレス指定方法 | |
| JPS63247851A (ja) | リ−ドオンリメモリ制御方式 | |
| JPH01243120A (ja) | ファームウェア制御装置 | |
| JPS59191612A (ja) | シ−ケンスコントロ−ラの入出力指定方式 | |
| JPH0498548A (ja) | アドレスデコーダ回路 |