JPS61133451A - メモリシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサシステムにおけるメそリ
システムに関する。

〔従来の技術〕

従来、マイクロプロセッサに接続されるメモリの記憶容
量は、マイクロプロセッサが直接アドレッシングできる
最大容量で制限され、記憶容量を拡張するためには、さ
らにアドレッシング容量の大きいマイクロプロセッサを
採用したり、マイクロプロセ、すの外部にアドレス拡張
レジスタを設けるなどの手法が採られている。

〔発明が解決しようとする問題点〕

上述した従来のアドレス拡張方法は、外部のアドレス拡
張レジスタの書替が、多くなると、処理能力の低下をも
たらしたり、記憶容量を拡張するために、アドレスバス
を含めたシステムバスの大幅な変更が必要となり、拡張
するのが困難であるとい５欠点がある。

〔問題点を解決するための手段〕

本発明のメモリシステムは、二枚以上のメモリボードで
構成し、各メモリボードは、アドレス拡張用メモリ部と
、データメモリ部を含み、各メモリボードのアドレス拡
張用メモリのデータが、常に一致するように制御する畳
込制御回路と、自メモリボードが選択されたことを検出
するセレクト回路を有している。

〔実施例〕

次に、本発明について、図面を参照して説明する。第１
図は、本発明を適用したシステムは、システムバス、こ
のシステムバスを介して接続されたマイクロプロセ、す
、および２枚のメモリ・ボードから構成されている。

第２図全参照すると、本発明の一実施例扛、アドレス拡
張用メモリ１．データメモリ２．アドレス切替回路３．
書込制御回路４．およびセレクト回路５を含む。次に本
発明の一実施例の動作を第２図、第３図、第４図を参照
して詳述する。第２図および第３図を参照すると、メモ
リアクセスに際し、まず、アドレス拡張用メモリＩＫ、
拡張後のアドレス１となるデータＣが書込まれる。書込
制御回路４は、システムバスの情報により、アドレス拡
張用メモリ１の書込要求を検出すると、アドレス拡張用
メモリ】のアドレスｆを、アドレス切替回路３で、アド
レス拡張用メモリ１の書込アドレスｄが選択されるよう
信号ｋＫより指示すると同時に信号ぷにより、アドレス
拡張用メ七す１の書込を起動する。各メモリボードの書
込制御回路４が、同時に上記動作を行なうことにより、
アドレス拡張用メモリのデータＬ全て一致する。

次に第２図および第４図を参照すると、メモリアクセス
においては、アドレスバスａのアドレスの一部ｅかアド
レス拡張用メモリ１のアドレスｆとされ、その出力？お
よびアドレスバスの残りｈがメモリアドレスｉとされる
。これらはデータメモリ２に入力されると同時に、その
一部は、セレクト回路５で、デコードされる。デコード
結果が自メモリボードの選択を検出した時、データメモ
リ２のアクセスが起動される。

〔本発明の効果〕

この実施例では、アドレス拡張用メモリエリアドレス幅
ｅと、その出力？の幅の差が、アドレス拡張弁となるた
め、アドレスバスａの幅を変更することなく、アドレス
拡張用メモリ１のデータ幅１を大きくすることができる
。またデータ幅？を大きくし、書込制御回路４で各メモ
リボードのアドレス拡張用メモリ１のデータを一致する
よう制御し、セレクト回路５で、１枚のメモリボードが
選択できるようにすることにより、記憶容量の拡張がで
きる。

本発明には、アドレス拡張用メモリ、アドレス拡張用メ
モリの書込制御回路、セレクト回路をデータメモリに付
加した複数のメモリボードで、メモリシステムを構成す
ることにより、アドレスバスの幅を変更することなしに
既存のメモリシステムの記憶容量を容易に拡張できると
いう効果がある。

【図面の簡単な説明】

第１図は、本発明を適用したシステムを示す図、第２図
は本発明の一実施例を示す図、および第３図および第４
図は本発明の一実施例の動作を詳細に示す図である。 第１図から第４図において、１・−・・・アドレス拡張
用メモリ、２・・・・・・データメモリ、３・・・・・
・アドレス切替回路、４・・・・・・書込制御回路、５
・−・・・セレクト回路、ａ−・−システムバスのアド
レスバス、ｂ・・・・・・システムバスのデータバス、
Ｃ・・・・・・アドレス拡張用メモリの書込データ、ｄ
・・・・・・アドレス拡張用メモリの書込時アドレス、
ｅ・・・・・・アドレス拡張用メモリのメモリアクセス
時アドレス、ｆ・・・・・・アドレス拡張用メモリのア
ドレス、ｇ−・・・−アドレス拡張用メモリの出力デー
タ、ｈ・・・・・・アドレスバスａから、アドレス拡張
用メモリに入力し九アドレスＣをひいた残り、ｉ・・・
・・・データメモリのアドレスバス、ｊ・・・・・・デ
ータメモリのデータバス、ｋ・・・アドレス切替回路の
制御信号、！・・・・・・アドレス拡ｈ１図 め３図 叢４図

Claims (1)

1. 【特許請求の範囲】 　マイクロプロセッサと、アドレスバス、データバスを
   含むシステムバスを介して接続される二枚以上のメモリ
   ボートで構成されるシステムにおいて、各メモリボード
   が、プログラムで書替可能で、アドレス幅より、データ
   幅が大きな、アドレス拡張用メモリ部とデータメモリ部
   を含み、各メモリボードのアドレス拡張用メモリのデー
   タが、常に一致するように制御する書込制御回路と、メ
   モリーアクセス時アドレスバスの一部をアドレス拡張用
   メモリのアドレス入力とし、その出力をデータメモリ部
   のアドレスの一部とすると同時に、その一部をデコード
   して自メモリボードが選択されたことを検出するセレク
   ト回路を有することを特徴とする メモリシステム。