JPH08202582A - マイクロプロセッサのデータ転送装置 - Google Patents

Abstract

(57)【要約】 【目的】 デバッグ用データ転送命令のビット配分を、
演算データのリード／ライト信号の他に、該演算データ
の転送元、或るいは転送先を示すコードから構成するこ
とによって、デバッグを実行する際のプログラムバスを
有効に使用することを目的とする。 【構成】 本発明はデバッグ時、演算データをデバッグ
レジスタ(11)に転送するためのデバッグ用データ転送命
令を、上記演算データのリード／ライト信号の他に、該
演算データの転送元、又は転送先を示すコードから構成
したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサの
デバッグレジスタ、メモリ間のデータ転送に際して、デ
バッグ時に斯かるデバッグレジスタ、メモリの切換制御
を行なうディジタルシグナルプロセッサ（以下ＤＳＰと
いう。）等のマイクロプロセッサのデータ転送装置に関
する。

【０００２】

【従来の技術】半導体技術、マイクロプロセッサアーキ
テクチャ等の進歩により、プロセッサのメモリ空間をプ
ログラムメモリ空間とデータメモリ空間に分割し、命令
実行の高速化を図るハーバードアーキテクチャを採用し
たＲＩＳＣプロセッサ、ＤＳＰ等の実用化が進んでい
る。

【０００３】斯かるＤＳＰで行う信号処理は、アナログ
処理と比較して高精度処理が可能であり、またパラメー
タの設定によりフィルタ特性等の任意の特性が安定して
均一に得られ、さらにＤＳＰの使用により、アナログ構
成に比べて部品の精度に起因する微調整を行うことが不
要である、等の特徴を有しており、近年様々な分野で急
速に普及が進んでいる。このＤＳＰの応用分野として
は、音声、通信、計測、画像、音響等のディジタル信号
処理の幅広い分野において利用されている。

【０００４】図１は、従来のマイクロプロセッサの概略
構成図である。

【０００５】図１において、１は次に実行するプログラ
ムのアドレスが格納されているプログラムカウンタ、２
は演算用プログラムの命令コード等が格納されているプ
ログラムメモリ、３はプログラムメモリ２に格納されて
いる命令コードを一時的に読み込んで格納しておくイン
ストラクションレジスタ、４はインストラクションレジ
スタ３に格納されている命令コードを解読するインスト
ラクションデコーダ、５はイミディエートデータが格納
されているイミディエートデータレジスタ、６は演算に
必要なデータ、演算途中結果、或るいは演算最終結果か
らなる演算データが格納されているデータメモリ、７は
データメモリ６におけるデータのリード／ライトの際の
アドレスを指定するアドレスレジスタ、８はインストラ
クションデコーダ４で解読された命令コードにしたがっ
て、データメモリ６の演算データを用い乍ら、演算処理
を実行する演算部、９はインストラクションデコーダ４
にて解読された命令にしたがってデータバスを介して送
出されてくる演算データを格納するデータレジスタ、１
０は演算部８にて行われた演算結果を累算格納するアキ
ュムレータである。

【０００６】１１はデバッグの対象となるプログラム
（例えば、演算用のプログラムが該当する。）のデバッ
グ時に、プログラムカウンタ１のアドレス、又はアドレ
スレジスタ７、データレジスタ９、或るいはアキュムレ
ータ１０の演算データを一時的に格納しておくデバッグ
レジスタであり、このデバッグレジスタ１１に格納され
ているアドレス、又は演算データは外部インターフェー
ス（図示せず）を介して、デバッグ用処理装置（図示せ
ず）に送出される。

【０００７】上述の構成に於いて、プログラムカウンタ
１のアドレスは、図示しないクロックの立ち上がりに同
期し乍ら、次に実行される命令が格納されているプログ
ラムメモリ２のアドレスを生成する。

【０００８】このプログラムカウンタ１のアドレスにし
たがって、演算用プログラムの命令コードがプログラム
メモリ２からインストラクションレジスタ３に送出さ
れ、インストラクションレジスタ３は斯かる命令コード
をロードし、その命令コードはインストラクションデコ
ーダ４、及びイミディエ−トデータレジスタ５に送出さ
れる。

【０００９】次に、インストラクションデコーダ４はア
ドレスレジスタ７に対してアドレスのインクリメント、
或るいはデクリメント等の制御指令を送出する。これに
したがって、アドレスレジスタ７からアドレスデータが
送出され、このアドレスデータに対応するデータメモリ
６のデータが読み出された後、そのデータはデータバス
を介してデータレジスタ９等に送出される。

【００１０】一方、演算部８はデータレジスタ９に格納
されている演算データを用いて演算処理を行ない、この
処理結果はアキュムレータ１０に一時的に格納された
後、データメモリ６に適宜送出・格納される。

【００１１】更に、演算処理を続ける場合には、データ
メモリ６に格納されている演算データはデータレジスタ
９に送出され、演算部８はこの演算データを用い乍ら、
演算処理を続けて行ない、このときの演算最終結果はア
キュムレータ１０からデータメモリ６に格納されること
によって、一連の演算処理を終了する。

【００１２】ところで、プログラムメモリ２に格納され
ている演算用プログラムは誤り（バグ）を有することが
あり、この誤りを捜し出し、修正（以下デバッグとい
う）するには演算部８での演算処理を一時的に中断し、
そのときのプログラムカウンタ１のアドレス、又はアド
レスレジスタ７、データレジスタ９、或るいはアキュム
レータ１０の演算データをデバッグレジスタ１１に送出
し、このデバッグレジスタ１１から外部インターフェー
スを介して、ディスプレイを有するデバッグ用処理装置
に送出し、デバッグ作業を行なうことができる。

【００１３】ここで、通常プログラムバスのビット幅に
は制限があり、図２（ａ）に示すように斯かるプログラ
ムバス、例えばプログラムメモリ２乃至インストラクシ
ョンレジスタ３、及びインストラクションレジスタ３乃
至インストラクションレコーダ４のビット幅を１６ビッ
トとすると、プログラムの最初の６ビットにはアキュム
レータ１０に格納されているデータをデバッグレジスタ
１１に転送するためのデバッグ用の命令（オペコード）
が配され、次の５ビットにはそのデータの転送元レジス
タ、即ちアキュムレータ１０を示すコードが配され、更
に次の５ビットにはそのデータの転送先レジスタ、即ち
デバッグレジスタ１１を示すコードが配されるようにな
っている。

【００１４】而して、演算用プログラムのデバッグの際
に演算データ、又はプログラムカウンタ１のアドレスを
デバッグレジスタ１１に送出するためには、デバッグ用
の命令と共に、プログラムカウンタ１、アドレスレジス
タ７、データレジスタ９、アキュムレータ１０、及びデ
バッグレジスタ１１を示すコードをデバッグ用処理装置
から外部インターフェースを介してデバッグレジスタ１
１に送出し、この後そのデバッグ用の命令はデータバス
を介してプログラムメモリ２に送出される。

【００１５】斯かるデバッグ用の命令はインストラクシ
ョンレジスタ３に送出され、インストラクションレジス
タ３は斯かる命令をロードし、その命令コードはインス
トラクションデコーダ４に送出され、このインストラク
ションデコーダ４は図２（ａ）に示す転送元レジスタを
示すコードをプログラムカウンタ１、アドレスレジスタ
７、データレジスタ９、及びアキュムレータ１０に、ま
た転送先レジスタを示すコードをデバッグレジスタ１１
に夫々送出する結果、プログラムカウンタ１のアドレ
ス、又はアドレスレジスタ７、データレジスタ９、アキ
ュムレータ１０の演算データはデバッグレジスタ１１に
送出された後、外部インターフェースを介してデバッグ
用処理装置に送出されることになる。

【００１６】

【発明が解決しようとする課題】然し乍ら、デバッグ用
の命令はプログラム、或るいはシステムソフトウエアの
デバッグ時しか使用されず、通常ユーザは使用しないに
も拘らず、上述の如くデバッグ用の命令、転送元レジス
タ、及び転送先レジスタを示すコードをデータバス、及
びプログラムバスを通じて、プログラムカウンタ１、ア
ドレスレジスタ７、データレジスタ９、アキュムレータ
１０、及びデバッグレジスタ１１に送出しなければなら
ない。

【００１７】このため、プログラムバスのビット幅のう
ち、転送元レジスタ、及び転送先レジスタを示すコード
だけで１６ビットのうち１０ビットを占めることになっ
ており、これに伴ってデバッグ用命令以外の命令（オペ
コード）をユーザが実行するに際してプログラムバスに
演算等のオペコードを有効にプログラムバスに配するこ
とができていなかった。

【００１８】

【課題を解決するための手段】そこで、本発明は、上述
の問題点に鑑み為されたものであり、デバッグ時、演算
データをデバッグレジスタに転送するためのデバッグ用
データ転送命令を、上記演算データのリード／ライト信
号の他に、該演算データの転送元、又は転送先を示すコ
ードから構成したことを特徴とする。

【００１９】また、本発明は、演算データを格納するレ
ジスタと、上記演算データを格納すると共に、デバッグ
時、デバッグレジスタを介して送出されてくる、上記演
算データのリード／ライト信号の他に、該演算データの
転送元、又は転送先を示すコードから構成されたデバッ
グ用データ転送命令を格納するメモリと、該メモリから
送出されるデバッグ用データ転送命令を解読するインス
トラクションデコーダと、該インストラクションデコー
ダからの命令にしたがって、上記レジスタに格納された
演算データに基づいて演算を行なう演算部と、デバッグ
時、上記インストラクションデコーダからのデバッグ用
データ転送命令に従って、上記レジスタから転送されて
くる演算データを格納するデバッグレジスタと、を具備
することを特徴とする。

【００２０】

【作用】デバッグ時、演算データをデバッグレジスタに
転送するためのデバッグ用データ転送命令を、上記演算
データのリード／ライト信号の他に、該演算データの転
送元、又は転送先を示すコードから構成し、デバッグ
時、演算データの格納レジスタ（転送元）に対して演算
データのリード信号を送出し、この後デバッグレジスタ
（転送先）に対してライト信号を送出して演算データの
転送を行なう。

【００２１】更に、デバッグ時、デバッグ用データ転送
命令はデバッグレジスタを介して一旦メモリに送出され
た後、インストラクションデコーダに送出され、斯かる
インストラクションデコーダはデバッグ用データ転送命
令を解読して、転送対象となる演算データが格納されて
いるレジスタ（転送元）に対してリード信号を送出す
る。これによって、演算データはデバッグレジスタに転
送される。更に、インストラクションデコーダはデバッ
グレジスタ（転送先）に対してライト信号を送出するこ
とによって演算データを格納する。

【００２２】

【実施例】本発明の実施例を図１及び図２（ｂ）に基づ
いて説明する。

【００２３】以下の実施例ではデータバス、及びプログ
ラムバスのビット幅は従来例と同様に１６ビットである
ものとする。

【００２４】ここで、本発明の構成が従来のそれと異な
る点は、通常の演算処理時にデータメモリ６に送出され
る演算データ、又はプログラムカウンタ１のアドレス
が、デバッグ時にデバッグレジスタ１１に送出されるよ
うに、メモリ−レジスタ間データ転送命令である「デバ
ッグ用データ転送命令」を図２（ｂ）の如く設定したこ
とである。

【００２５】この図２（ｂ）の「デバッグ用データ転送
命令」はプログラムメモリ２に接続されているプログラ
ムバスのビット配分を表しており、この「デバッグ用デ
ータ転送命令」はプログラムバスの全ビット幅を１ビッ
トのデータのリード／ライト信号の他に、転送元レジス
タ、又は転送先レジスタのうち一方の転送対象レジスタ
を示す５ビットのコードを指定するように配分されてい
る。これに伴って、デバッグ時、或るいは演算実行時に
拘らず、プログラムバスの全ビット幅のうち、演算実行
時のオペコードに使用されるビット幅が制限されること
がなくなり、プログラムバスのビット幅を有効的に使用
することができるようになった。

【００２６】以下に本発明のマイクロプロセッサのデバ
ッグ時、或るいはデバッグ終了後に、「デバッグ用デー
タ転送命令」を用いてデバッグレジスタ／メモリ間でデ
ータ転送を行なう際の動作説明を行なう。

【００２７】尚、演算実行によって得られた演算データ
はアドレスレジスタ７、データレジスタ９、又はアキュ
ムレータ１０に格納されることになっているが、斯かる
格納処理手順は従来例と同様であるので、以下にはプロ
グラムカウンタ１のアドレス、アドレスレジスタ７、デ
ータレジスタ９、及びアキュムレータ１０に格納されて
いる演算データをデバッグレジスタ１１に転送する以降
の処理について説明する。

【００２８】まず、デバッグに際して、デバッグ用処理
装置は外部インターフェースを介してデバッグレジスタ
１１にデバッグ用プログラムを送出し、この後そのデバ
ッグ用プログラムはデータバスを介してプログラムメモ
リ２に送出され、これによってプログラムメモリ２には
デバッグ用プログラムが格納される。

【００２９】斯かるデバッグ用プログラムの命令コード
は、インストラクションレジスタ３に送出され、このイ
ンストラクションレジスタ３は斯かる命令コードをロー
ドし、その命令コードはインストラクションデコーダ４
に送出される。

【００３０】インストラクションデコーダ４はアキュム
レータ１０、データレジスタ９、アドレスレジスタ７、
及びプログラムカウンタ１に対してリード信号を送出す
ると共に、「デバッグ用データ転送命令」を送出する。

【００３１】これによって、インストラクションデコー
ダ４はデバッグレジスタ１１にライト信号を送出するこ
とによって、プログラムカウンタ１のアドレス、又はア
ドレスレジスタ７、データレジスタ９、或るいはアキュ
ムレータ１０の演算データはデータバスを介してデバッ
グレジスタ１１に送出・格納される。

【００３２】ここで、デバッグレジスタ１１に格納され
ているアドレス、及び演算データは外部インターフェー
スを介してデバッグ用処理装置に送出され、デバッグ作
業が行われる。

【００３３】このデバッグ作業が終了すると、インスト
ラクションデコーダ４はデバッグレジスタ１１にリード
信号を送出することによって、先程演算を中断した際の
アドレスをプログラムカウンタ１に送出すると共に、プ
ログラムメモリ２にはデバッグ用処理装置からデバッグ
レジスタ１１を介して、演算用プログラムが送出され
る。

【００３４】而して、インストラクションデコーダ４は
データメモリ６を選択すると共に、データメモリ６、及
びアドレスレジスタ７にライト信号を送出する。アドレ
スレジスタ７はデータメモリ６にアドレス信号を送出す
る。これによって、アキュムレータ１０に格納されてい
る演算データはこれ以降データメモリ６に格納されるこ
とになる。

【００３５】斯くして、演算部８は中断された演算処理
を継続して行なうことができ、この後デバッグ用処理装
置から再度デバッグ処理の指示があると、プログラムカ
ウンタ１、アドレスレジスタ７、データレジスタ９、及
びアキュムレータ１０からデバッグレジスタ１１に再度
アドレス、及び演算データを送出し、上述のデバッグ処
理を繰り返し行なうことができる。

【００３６】ところで、本発明はプログラムバスのビッ
ト幅が１６ビットの場合だけには限られず、３２ビッ
ト、更には４８ビットでも本発明の適用は可能であり、
斯かる場合における図２（ｂ）のプログラムバスの転送
対象レジスタに係るビット配分はプログラムカウンタ
１、アドレスレジスタ７、データレジスタ９、及びアキ
ュムレータ１０等の総個数によって決定されることにな
る。

【００３７】尚、上述の実施例ではマイクロプロセッサ
のデータ転送装置について説明したが、これには限られ
ずソフトウエアデバッグ装置にも適用できることはいう
までもない。

【００３８】

【発明の効果】以上の説明から明らかなように、本発明
によれば、デバッグ時、デバッグレジスタへの演算デー
タの転送に際して使用するデバッグ用データ転送命令
を、上記演算データのリード／ライト信号の他に、該演
算データの転送元、又は転送先を示すコードから構成し
たので、プログラムバス、及び命令コードを有効に使用
することができる。

【図面の簡単な説明】

【図１】従来、及び本発明に係るマイクロプロセッサの
概略構成図である。

【図２】従来、及び本発明に係るバスのビット配分を表
す概念図である。

【符号の説明】

１・・・・プログラムカウンタ ２・・・・プログラムメモリ ３・・・・インストラクションレジスタ ４・・・・インストラクションデコーダ ５・・・・イミディエートデータレジスタ ６・・・・データメモリ ７・・・・アドレスレジスタ ８・・・・演算部 ９・・・・データレジスタ １０・・・・アキュムレータ １１・・・・デバッグレジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 デバッグ時、演算データをデバッグレジ
   スタに転送するためのデバッグ用データ転送命令を、上
   記演算データのリード／ライト信号の他に、該演算デー
   タの転送元、又は転送先を示すコードから構成したこと
   を特徴とするマイクロプロセッサのデータ転送装置。
2. 【請求項２】 演算データを格納するレジスタと、上記
   演算データを格納すると共に、デバッグ時、デバッグレ
   ジスタを介して送出されてくる、上記演算データのリー
   ド／ライト信号の他に、該演算データの転送元、又は転
   送先を示すコードから構成されたデバッグ用データ転送
   命令を格納するメモリと、該メモリから送出されるデバ
   ッグ用データ転送命令を解読するインストラクションデ
   コーダと、該インストラクションデコーダからの命令に
   したがって、上記レジスタに格納された演算データに基
   づいて演算を行なう演算部と、デバッグ時、上記インス
   トラクションデコーダからのデバッグ用データ転送命令
   に従って、上記レジスタから転送されてくる演算データ
   を格納するデバッグレジスタと、を具備することを特徴
   とするマイクロプロセッサのデータ転送装置。