JPH06242964A - 割込み処理方式、割込み処理システム、及びマイクロコンピュータ - Google Patents
割込み処理方式、割込み処理システム、及びマイクロコンピュータInfo
- Publication number
- JPH06242964A JPH06242964A JP5021893A JP5021893A JPH06242964A JP H06242964 A JPH06242964 A JP H06242964A JP 5021893 A JP5021893 A JP 5021893A JP 5021893 A JP5021893 A JP 5021893A JP H06242964 A JPH06242964 A JP H06242964A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing
- change
- vector table
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、ベクタジャンプの変更処理
の容易化、さらには割込み管理の容易化を図ることにあ
る。 【構成】 割り込に関する初期化処理と、この初期化処
理後に行われる変更処理とを有し、初期化処理に、ＲＡ
Ｍエリアに上記ベクタテーブル４１を形成するステップ
と、このベクタテーブル４１の先頭アドレスを上記レジ
スタに設定するステップとを含め、変更処理に、割込み
禁止状態で現在の設定情報をセーブするステップと、変
更設定変更情報に基づいて設定変更を行うステップとを
含めることにより、システム状態とユーザ状態との間の
割込み変更の容易化を図る。
の容易化、さらには割込み管理の容易化を図ることにあ
る。 【構成】 割り込に関する初期化処理と、この初期化処
理後に行われる変更処理とを有し、初期化処理に、ＲＡ
Ｍエリアに上記ベクタテーブル４１を形成するステップ
と、このベクタテーブル４１の先頭アドレスを上記レジ
スタに設定するステップとを含め、変更処理に、割込み
禁止状態で現在の設定情報をセーブするステップと、変
更設定変更情報に基づいて設定変更を行うステップとを
含めることにより、システム状態とユーザ状態との間の
割込み変更の容易化を図る。
Description
【０００１】
【産業上の利用分野】本発明は、割込み処理技術、さら
には、割込み処理への移行にベクタジャンプ方式を採用
する中央処理装置（ＣＰＵ）における割込み処理技術に
関し、例えばシングルチップマイクロコンピュータに適
用して有効な技術に関する。
には、割込み処理への移行にベクタジャンプ方式を採用
する中央処理装置（ＣＰＵ）における割込み処理技術に
関し、例えばシングルチップマイクロコンピュータに適
用して有効な技術に関する。
【０００２】
【従来の技術】ＣＰＵの割込み処理は様々な形態を持っ
ている。主なものとしては、固定アドレスからの実行、
レジスタアドレスからの実行、ベクタジャンプ方式（固
有アドレスのフェッチ）、ベクタジャンプ方式（ベクタ
テーブルが変更可能）などが挙げられる。この中でベク
タジャンプ方式は、数多く使用されてきている。
ている。主なものとしては、固定アドレスからの実行、
レジスタアドレスからの実行、ベクタジャンプ方式（固
有アドレスのフェッチ）、ベクタジャンプ方式（ベクタ
テーブルが変更可能）などが挙げられる。この中でベク
タジャンプ方式は、数多く使用されてきている。
【０００３】一般にＨＤ６４１８０などのような８ビッ
トシングルチップマイクロコンピュータにおける割込み
信号には、外部からの割込みと、内部割込みがある。例
えば、外部からの割込み信号として、ＮＭＩ（Ｎｏｎ
Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ）、ＩＮＴ1
（Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ Ｌｅｖｅｌ
０）、ＩＮＴ1（Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐ
ｔ Ｌｅｖｅｌ １）、ＩＮＴ2（Ｍａｓｋａｂｌｅ
Ｉｎｔｅｒｒｕｐｔ Ｌｅｖｅｌ ２）が挙げられ、ま
た、内部割込み信号として、ＴＲＡＰ（未定義オペコー
ドトラップ）、タイマ０、タイマ１、ＤＭＡチャネル
０、ＤＭＡチャネル１、ＣＳＩ／０、ＡＳＣＩチャネル
０、ＡＳＣＩチャネル１が挙げられる。
トシングルチップマイクロコンピュータにおける割込み
信号には、外部からの割込みと、内部割込みがある。例
えば、外部からの割込み信号として、ＮＭＩ（Ｎｏｎ
Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ）、ＩＮＴ1
（Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ Ｌｅｖｅｌ
０）、ＩＮＴ1（Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐ
ｔ Ｌｅｖｅｌ １）、ＩＮＴ2（Ｍａｓｋａｂｌｅ
Ｉｎｔｅｒｒｕｐｔ Ｌｅｖｅｌ ２）が挙げられ、ま
た、内部割込み信号として、ＴＲＡＰ（未定義オペコー
ドトラップ）、タイマ０、タイマ１、ＤＭＡチャネル
０、ＤＭＡチャネル１、ＣＳＩ／０、ＡＳＣＩチャネル
０、ＡＳＣＩチャネル１が挙げられる。
【０００４】これらの割込み信号のうち、ＴＲＡＰ，Ｎ
ＭＩ，モード１のＩＮＴ1などは固定アドレスから処理
が実行されるが、その他の９種類の割込み信号は、ベク
タジャンプ方式により処理が実行される。ベクタジャン
プ方式では、割込みが発生すると対応する内容を取込
み、それをＰＣ（プログラムカウンタ）に設定する。固
定アドレスから実行するジャンプ命令ではなく、ジャン
プアドレスそのものを格納すれば良い。
ＭＩ，モード１のＩＮＴ1などは固定アドレスから処理
が実行されるが、その他の９種類の割込み信号は、ベク
タジャンプ方式により処理が実行される。ベクタジャン
プ方式では、割込みが発生すると対応する内容を取込
み、それをＰＣ（プログラムカウンタ）に設定する。固
定アドレスから実行するジャンプ命令ではなく、ジャン
プアドレスそのものを格納すれば良い。
【０００５】ベクタテーブルの先頭アドレスは、Ｉ（イ
ンタラプトベクタ）レジスタ，ＩＬ（インタラプトベク
タロー）レジスタに格納されている。
ンタラプトベクタ）レジスタ，ＩＬ（インタラプトベク
タロー）レジスタに格納されている。
【０００６】尚、マイクロコンピュータの割込みについ
て記載された文献の例としては、昭和６２年８月に株式
会社日立製作所から発行された「ＨＤ６４１８０ハード
ウェアマニュアル（第３５頁〜）」がある。
て記載された文献の例としては、昭和６２年８月に株式
会社日立製作所から発行された「ＨＤ６４１８０ハード
ウェアマニュアル（第３５頁〜）」がある。
【０００７】
【発明が解決しようとする課題】通常、ＣＰＵのリセッ
トスタート処理においては、ＲＯＭエリアに作成済みの
ベクタテーブル先頭アドレスをＩレジスタ，ＩＬレジス
タに設定する。割込み処理は、システムに固有の処理で
あり、一度設定を行った後は変更することがないのが普
通である。
トスタート処理においては、ＲＯＭエリアに作成済みの
ベクタテーブル先頭アドレスをＩレジスタ，ＩＬレジス
タに設定する。割込み処理は、システムに固有の処理で
あり、一度設定を行った後は変更することがないのが普
通である。
【０００８】しかしながら、システム状態とユーザ状態
を区別し、各々個別の割込み処理を行いたい場合や、Ｒ
ＭＳ（リアルタイム・モニタ・システム）などのオペレ
ーティングシステムにおけるマルチタスク処理の場合、
さらには多重割込み処理のため同一状態であっても割込
み処理を変更したい場合などには、割込み内容の変更の
必要性があり、そのような割込み内容の変更を容易に行
うため、割込み管理が重要とされる。
を区別し、各々個別の割込み処理を行いたい場合や、Ｒ
ＭＳ（リアルタイム・モニタ・システム）などのオペレ
ーティングシステムにおけるマルチタスク処理の場合、
さらには多重割込み処理のため同一状態であっても割込
み処理を変更したい場合などには、割込み内容の変更の
必要性があり、そのような割込み内容の変更を容易に行
うため、割込み管理が重要とされる。
【０００９】本発明の目的は、ベクタジャンプの変更処
理の容易化、さらには割込み管理の容易化を図ることに
ある。
理の容易化、さらには割込み管理の容易化を図ることに
ある。
【００１０】本発明の上記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【００１２】すなわち、割込み処理への移行にベクタジ
ャンプ方式が採用され、飛び先アドレスを格納するベク
タテーブルがレジスタの保持内容によって変更可能とさ
れるとき、割込みに関する初期化処理と、この初期化処
理後に行われる変更処理とを含める。このとき、上記初
期化処理には、書換え可能なメモリに上記ベクタテーブ
ルを形成するステップと、このベクタテーブルの先頭ア
ドレスを上記レジスタに設定するステップとが含まれ、
上記変更処理には、割込み禁止状態で現在の設定内容を
セーブするステップと、変更内容を設定するステップと
が含まれる。さらに、上記初期化処理、及び変更処理に
加えて、変更前への復帰処理を含めることができ、その
場合において、この復帰処理には、割込み禁止状態で上
記変更処理のセーブ内容をロードするステップと、この
ロードされた内容に基づいて設定内容を変更前の状態に
戻すステップとを含めることができる。
ャンプ方式が採用され、飛び先アドレスを格納するベク
タテーブルがレジスタの保持内容によって変更可能とさ
れるとき、割込みに関する初期化処理と、この初期化処
理後に行われる変更処理とを含める。このとき、上記初
期化処理には、書換え可能なメモリに上記ベクタテーブ
ルを形成するステップと、このベクタテーブルの先頭ア
ドレスを上記レジスタに設定するステップとが含まれ、
上記変更処理には、割込み禁止状態で現在の設定内容を
セーブするステップと、変更内容を設定するステップと
が含まれる。さらに、上記初期化処理、及び変更処理に
加えて、変更前への復帰処理を含めることができ、その
場合において、この復帰処理には、割込み禁止状態で上
記変更処理のセーブ内容をロードするステップと、この
ロードされた内容に基づいて設定内容を変更前の状態に
戻すステップとを含めることができる。
【００１３】また、割込み処理への移行にベクタジャン
プ方式が採用され、飛び先アドレスを格納するベクタテ
ーブルがレジスタの保持内容によって変更可能とされる
とき、書換え可能なメモリに上記ベクタテーブルを形成
する。そして、そのような割込み処理システムを含んで
シングルチップマイクロコンピュータを構成することが
できる。
プ方式が採用され、飛び先アドレスを格納するベクタテ
ーブルがレジスタの保持内容によって変更可能とされる
とき、書換え可能なメモリに上記ベクタテーブルを形成
する。そして、そのような割込み処理システムを含んで
シングルチップマイクロコンピュータを構成することが
できる。
【００１４】
【作用】上記した手段によれば、ベクタジャンプ方式が
採用される場合において、書換え可能なメモリにベクタ
テーブルを形成することは、ベクタジャンプの変更処理
の容易化、さらには、割込み管理の容易化を達成する。
また、割込みに関する初期化処理と、この初期化処理後
に行われる変更処理、及び変更前への復帰処理とを有
し、上記初期化処理に、書換え可能なメモリに上記ベク
タテーブルを形成するステップと、このベクタテーブル
の先頭アドレスを上記レジスタに設定するステップとを
含め、上記変更処理に、割込み禁止状態で現在の設定内
容をセーブするステップと、変更設定情報に基づいて設
定内容を変更するステップとを含め、上記復帰処理に、
割込み禁止状態で上記変更処理のセーブ内容をロードす
るステップと、ロードされた内容に基づいて設定内容を
変更前の状態に戻すステップとを含めることは、システ
ム状態とユーザ状態との間の割込み変更の容易化を達成
する。
採用される場合において、書換え可能なメモリにベクタ
テーブルを形成することは、ベクタジャンプの変更処理
の容易化、さらには、割込み管理の容易化を達成する。
また、割込みに関する初期化処理と、この初期化処理後
に行われる変更処理、及び変更前への復帰処理とを有
し、上記初期化処理に、書換え可能なメモリに上記ベク
タテーブルを形成するステップと、このベクタテーブル
の先頭アドレスを上記レジスタに設定するステップとを
含め、上記変更処理に、割込み禁止状態で現在の設定内
容をセーブするステップと、変更設定情報に基づいて設
定内容を変更するステップとを含め、上記復帰処理に、
割込み禁止状態で上記変更処理のセーブ内容をロードす
るステップと、ロードされた内容に基づいて設定内容を
変更前の状態に戻すステップとを含めることは、システ
ム状態とユーザ状態との間の割込み変更の容易化を達成
する。
【００１５】
【実施例】図１には本発明の一実施例に係るマイクロコ
ンピュータが示される。
ンピュータが示される。
【００１６】同図に示されるマイクロコンピュータは、
特に制限されないが、通信用とされ、公知の半導体集積
回路製造技術により、シリコンなどの一つの半導体基板
に形成される。
特に制限されないが、通信用とされ、公知の半導体集積
回路製造技術により、シリコンなどの一つの半導体基板
に形成される。
【００１７】マイクロコンピュータ１は、特に制限され
ないが、その全体の制御を司るＣＰＵ２を中心に、割込
み処理部（ＩＮＴ）３０、メモリマネージメントユニッ
ト（以下単にＭＭＵとも記す）３、バスコントローラ
４、ＤＭＡＣ５、ＭＳＣＩ（マルチプロトコルシリアル
コミュニケーションインタフェース）６、ＡＳＣＩ（調
歩同期式シリアルコミュニケーションインタフェース）
７、タイマ８、そしてリフレッシュコントローラ９など
を含み、それらは内部データバス１０、内部アドレスバ
ス１１、及び内部コントロールバス１２に共通接続され
ている。上記内部データバス１０及び内部アドレスバス
１１はそれぞれ双方向型のデータ入出力バッファ１３，
アドレス入出力バッファ１４を介して外部とインタフェ
ース可能にされている。
ないが、その全体の制御を司るＣＰＵ２を中心に、割込
み処理部（ＩＮＴ）３０、メモリマネージメントユニッ
ト（以下単にＭＭＵとも記す）３、バスコントローラ
４、ＤＭＡＣ５、ＭＳＣＩ（マルチプロトコルシリアル
コミュニケーションインタフェース）６、ＡＳＣＩ（調
歩同期式シリアルコミュニケーションインタフェース）
７、タイマ８、そしてリフレッシュコントローラ９など
を含み、それらは内部データバス１０、内部アドレスバ
ス１１、及び内部コントロールバス１２に共通接続され
ている。上記内部データバス１０及び内部アドレスバス
１１はそれぞれ双方向型のデータ入出力バッファ１３，
アドレス入出力バッファ１４を介して外部とインタフェ
ース可能にされている。
【００１８】上記割込み処理部３０は、ＣＰＵ２に対す
る割込み処理を行う。特に制限されないが、割込み信号
には、外部からの割込みと、内部割込みが含まれる。例
えば、外部からの割込み信号として、ＮＭＩ（Ｎｏｎ
Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ）、ＩＮＴ1
（Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ Ｌｅｖｅｌ
０）、ＩＮＴ1（Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐ
ｔ Ｌｅｖｅｌ １）、ＩＮＴ2（Ｍａｓｋａｂｌｅ
Ｉｎｔｅｒｒｕｐｔ Ｌｅｖｅｌ ２）が挙げられ、ま
た、内部割込み信号として、ＴＲＡＰ（未定義オペコー
ドトラップ）、タイマ０、タイマ１、ＤＭＡチャネル
０、ＤＭＡチャネル１、ＣＳＩ／０、ＡＳＣＩチャネル
０、ＡＳＣＩチャネル１が挙げられる。これら複数の割
込み信号のうち、ＴＲＡＰ，ＮＭＩ，モード１のＩＮＴ
1などは固定アドレスから処理が実行されるが、その他
の割込み信号は、ベクタジャンプ方式により処理が実行
されるようになっている。また、本実施例においては、
後に詳述するように、ＲＡＭエリアにベクタテーブルが
形成され、割込み管理の容易化が図られている。
る割込み処理を行う。特に制限されないが、割込み信号
には、外部からの割込みと、内部割込みが含まれる。例
えば、外部からの割込み信号として、ＮＭＩ（Ｎｏｎ
Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ）、ＩＮＴ1
（Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ Ｌｅｖｅｌ
０）、ＩＮＴ1（Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐ
ｔ Ｌｅｖｅｌ １）、ＩＮＴ2（Ｍａｓｋａｂｌｅ
Ｉｎｔｅｒｒｕｐｔ Ｌｅｖｅｌ ２）が挙げられ、ま
た、内部割込み信号として、ＴＲＡＰ（未定義オペコー
ドトラップ）、タイマ０、タイマ１、ＤＭＡチャネル
０、ＤＭＡチャネル１、ＣＳＩ／０、ＡＳＣＩチャネル
０、ＡＳＣＩチャネル１が挙げられる。これら複数の割
込み信号のうち、ＴＲＡＰ，ＮＭＩ，モード１のＩＮＴ
1などは固定アドレスから処理が実行されるが、その他
の割込み信号は、ベクタジャンプ方式により処理が実行
されるようになっている。また、本実施例においては、
後に詳述するように、ＲＡＭエリアにベクタテーブルが
形成され、割込み管理の容易化が図られている。
【００１９】上記ＭＳＣＩ６は、特に制限されないが、
全二重１チャンネルを内蔵し、調歩同期，バイシンクな
どのバイト同期、そしてＨＤＬＣ（ハイレベルデータリ
ンクコントロール）系のビット同期を選択可能になって
おり、送信データＴＸＤＭ，受信データＲＸＤＭ、送信
クロックＴＸＣＭ，並びに受信クロックＲＸＣＭを外部
とやりとりする。上記ＡＳＣＩ７は全二重１チャンネル
を内蔵し、調歩同期又はクロック同期を選択可能になっ
ており、送信データＴＸＤＡ，受信データＲＸＤＡ、送
信クロックＴＸＣＡ，並びに受信クロックＲＸＣＡを外
部とやりとりする。上記ＭＳＣＩ６，ＡＳＣＩ７はそれ
ぞれ送受信データの並直変換や送受信のクロック同期制
御、そしてエラー検出などを行い、上位プロトコル処理
は上記ＣＰＵ２によって行うことができる。このＭＳＣ
Ｉ６，ＡＳＣＩ７のそれぞれには、送信データを格納す
るトランスミットデータレジスタや、受信データを格納
するレシーブデータレジスタ、そしてステータスレジス
タ並びにコントロールレジスタなどのＩ／Ｏレジスタ群
が含まれている。
全二重１チャンネルを内蔵し、調歩同期，バイシンクな
どのバイト同期、そしてＨＤＬＣ（ハイレベルデータリ
ンクコントロール）系のビット同期を選択可能になって
おり、送信データＴＸＤＭ，受信データＲＸＤＭ、送信
クロックＴＸＣＭ，並びに受信クロックＲＸＣＭを外部
とやりとりする。上記ＡＳＣＩ７は全二重１チャンネル
を内蔵し、調歩同期又はクロック同期を選択可能になっ
ており、送信データＴＸＤＡ，受信データＲＸＤＡ、送
信クロックＴＸＣＡ，並びに受信クロックＲＸＣＡを外
部とやりとりする。上記ＭＳＣＩ６，ＡＳＣＩ７はそれ
ぞれ送受信データの並直変換や送受信のクロック同期制
御、そしてエラー検出などを行い、上位プロトコル処理
は上記ＣＰＵ２によって行うことができる。このＭＳＣ
Ｉ６，ＡＳＣＩ７のそれぞれには、送信データを格納す
るトランスミットデータレジスタや、受信データを格納
するレシーブデータレジスタ、そしてステータスレジス
タ並びにコントロールレジスタなどのＩ／Ｏレジスタ群
が含まれている。
【００２０】上記ＤＭＡＣ５は、特に制限されないが、
２チャンネルを内蔵し、転送要求信号に応じてメモリを
アドレシングすると同時にその転送要求信号に応ずるＩ
／Ｏデバイスを選択してデータ転送を行うシングルアド
レシングモードや、リードサイクルを起動してメモリと
メモリとの間でのデータ転送を行うデュアルアドレシン
グモード、さらにはメモリと上記ＭＳＣＩ６との間のチ
ェインブロック転送モードなどをサポートする。このＤ
ＭＡＣ５には、ＤＭＡ転送時のメモリアドレスを指定す
るメモリアドレスレジスタ、転送先又は転送元になる入
出力回路のアドレスを指定するＩ／Ｏアドレスレジス
タ、転送語数を指定するバイトカウントレジスタ、モー
ドレジスタなどのＩ／Ｏレジスタ群が含まれる。尚、Ｄ
ＭＡＣ５はそれぞれのチャンネルに対応して転送要求信
号ＤＲＥＱ0，ＤＲＥＱ1が入力されると共に、転送終了
信号ＴＥＮＤ0，ＴＥＮＤ1を出力する。
２チャンネルを内蔵し、転送要求信号に応じてメモリを
アドレシングすると同時にその転送要求信号に応ずるＩ
／Ｏデバイスを選択してデータ転送を行うシングルアド
レシングモードや、リードサイクルを起動してメモリと
メモリとの間でのデータ転送を行うデュアルアドレシン
グモード、さらにはメモリと上記ＭＳＣＩ６との間のチ
ェインブロック転送モードなどをサポートする。このＤ
ＭＡＣ５には、ＤＭＡ転送時のメモリアドレスを指定す
るメモリアドレスレジスタ、転送先又は転送元になる入
出力回路のアドレスを指定するＩ／Ｏアドレスレジス
タ、転送語数を指定するバイトカウントレジスタ、モー
ドレジスタなどのＩ／Ｏレジスタ群が含まれる。尚、Ｄ
ＭＡＣ５はそれぞれのチャンネルに対応して転送要求信
号ＤＲＥＱ0，ＤＲＥＱ1が入力されると共に、転送終了
信号ＴＥＮＤ0，ＴＥＮＤ1を出力する。
【００２１】上記タイマ８は、特に制限されないが、２
チャンネルを内蔵し、リロード方式カウンタや、外部イ
ベントのカウンタ機能などを有し、外部クロックやトリ
ガ信号ＴＩＮ0，ＴＩＮ1が外部から与えられ、これに応
じたタイマ出力ＴＯＵＴ0，ＴＯＵＴ1を得る。このタイ
マ８には、計数初期値などが設定されるタイマデータレ
ジスタやそのタイマデータレジスタにリロードすべきデ
ータが設定されるタイマリロードレジスタ、そしてコン
トロールレジスタなどのＩ／レジスタ群が含まれてい
る。
チャンネルを内蔵し、リロード方式カウンタや、外部イ
ベントのカウンタ機能などを有し、外部クロックやトリ
ガ信号ＴＩＮ0，ＴＩＮ1が外部から与えられ、これに応
じたタイマ出力ＴＯＵＴ0，ＴＯＵＴ1を得る。このタイ
マ８には、計数初期値などが設定されるタイマデータレ
ジスタやそのタイマデータレジスタにリロードすべきデ
ータが設定されるタイマリロードレジスタ、そしてコン
トロールレジスタなどのＩ／レジスタ群が含まれてい
る。
【００２２】上記リフレッシュコントローラ９は、特に
制限されないが、ＤＲＡＭ（ダイナミック・ランダム・
アクセス・メモリ）をリフレッシュするためのＤＲＡＭ
アクセス制御機能を有し、リフレッシュサイクルの挿入
の有無やリフレッシュサイクル間の間隔、そしてリフレ
ッシュサイクルの長さなどを指定するためのＩ／Ｏレジ
スタ群を含む。
制限されないが、ＤＲＡＭ（ダイナミック・ランダム・
アクセス・メモリ）をリフレッシュするためのＤＲＡＭ
アクセス制御機能を有し、リフレッシュサイクルの挿入
の有無やリフレッシュサイクル間の間隔、そしてリフレ
ッシュサイクルの長さなどを指定するためのＩ／Ｏレジ
スタ群を含む。
【００２３】上記バスコントローラ４は、各種バス制御
信号を外部とやりとりし、例えばリフレッシュ信号ＲＥ
Ｆを出力し、外部からチップセレクト信号ＣＳが入力さ
れ、リード信号ＲＤ及びライト信号Ｗが入出力され、そ
してバス権要求信号ＢＲＥＱ及びバス権承認信号ＢＡＣ
Ｋなどが入出力される。
信号を外部とやりとりし、例えばリフレッシュ信号ＲＥ
Ｆを出力し、外部からチップセレクト信号ＣＳが入力さ
れ、リード信号ＲＤ及びライト信号Ｗが入出力され、そ
してバス権要求信号ＢＲＥＱ及びバス権承認信号ＢＡＣ
Ｋなどが入出力される。
【００２４】上記のようなマイクロコンピュータにおい
て、システム状態とユーザ状態との間で割込みを変更す
る場合について説明する。
て、システム状態とユーザ状態との間で割込みを変更す
る場合について説明する。
【００２５】図１には上記マイクロコンピュータ１の割
込み処理部３０が機能的に示される。
込み処理部３０が機能的に示される。
【００２６】同図において４２は、割込みベクタテーブ
ルであり、この割込みベクタテーブルは４２は、特に制
限されないが、ＲＡＭ（ランダム・アクセス・メモリ）
エリアに形成され、、そのベクタテーブル先頭アドレス
が割込みレジスタ４１に代入される。ベクタジャンプア
ドレスを変更する場合、初期値以外のデータとするため
には、設定データを退避するためのバッファ４０が必要
である。このバッファ４０は特に制限されないが、ＲＡ
Ｍエリアに確保される。また、システム状態ではユーザ
状態の、ユーザ状態ではシステム状態の変更設定情報を
それぞれ有する。変更設定情報は、特に制限されない
が、ベクタテーブル先頭アドレス、変更ベクタ番号、ベ
クタアドレス等で構成され、その形式は任意とされる。
ルであり、この割込みベクタテーブルは４２は、特に制
限されないが、ＲＡＭ（ランダム・アクセス・メモリ）
エリアに形成され、、そのベクタテーブル先頭アドレス
が割込みレジスタ４１に代入される。ベクタジャンプア
ドレスを変更する場合、初期値以外のデータとするため
には、設定データを退避するためのバッファ４０が必要
である。このバッファ４０は特に制限されないが、ＲＡ
Ｍエリアに確保される。また、システム状態ではユーザ
状態の、ユーザ状態ではシステム状態の変更設定情報を
それぞれ有する。変更設定情報は、特に制限されない
が、ベクタテーブル先頭アドレス、変更ベクタ番号、ベ
クタアドレス等で構成され、その形式は任意とされる。
【００２７】図２には、システム状態とユーザ状態を持
つ場合の状態遷移が示される。
つ場合の状態遷移が示される。
【００２８】パワーオン又はリセットにより、割込み処
理用の初期化処理を経てシステム状態に移行される。
割込み処理用初期化処理は、図３に示されるように、
誤動作防止のため割込みが禁止された状態で（ステップ
５１）、ベクタテーブルである０１００番地より、ジャ
ンプアドレスをＲＡＭエリアに書込むことによってベク
タテーブル４２が作成され（ステップ５２）、その後、
テーブル先頭アドレスが割込みレジスタ４１に書込まれ
る（ステップ５３）。その後システム状態になり、割込
みが許可される（ステップ５４）。
理用の初期化処理を経てシステム状態に移行される。
割込み処理用初期化処理は、図３に示されるように、
誤動作防止のため割込みが禁止された状態で（ステップ
５１）、ベクタテーブルである０１００番地より、ジャ
ンプアドレスをＲＡＭエリアに書込むことによってベク
タテーブル４２が作成され（ステップ５２）、その後、
テーブル先頭アドレスが割込みレジスタ４１に書込まれ
る（ステップ５３）。その後システム状態になり、割込
みが許可される（ステップ５４）。
【００２９】ユーザプログラムの起動等により、図２に
おいてで示されるように、システム状態からユーザ状
態に移行される場合には、ユーザ処理用のベクタテーブ
ルに変更する必要が生じる。そのような変更処理は、図
４に示されるように行われる。
おいてで示されるように、システム状態からユーザ状
態に移行される場合には、ユーザ処理用のベクタテーブ
ルに変更する必要が生じる。そのような変更処理は、図
４に示されるように行われる。
【００３０】すなわち、変更処理では、先ず割込み処理
が禁止され（ステップ６１）、誤動作が防止される。ベ
クタテーブル変更は、現在の設定値が設定値セーブ用バ
ッファ４０に退避され（ステップ６２）、そしてユーザ
状態の変更設定情報（ベクタテーブル先頭アドレス、変
更ベクタ番号、ベクタアドレス等）が参照され、それに
基づいて変更設定が行われる（ステップ６３）。最後
に、割込みの状態が元に戻される（ステップ６４）。本
実施例では、特に制限されないが、上記ステップ６２で
割込みが許可されるようになっている。
が禁止され（ステップ６１）、誤動作が防止される。ベ
クタテーブル変更は、現在の設定値が設定値セーブ用バ
ッファ４０に退避され（ステップ６２）、そしてユーザ
状態の変更設定情報（ベクタテーブル先頭アドレス、変
更ベクタ番号、ベクタアドレス等）が参照され、それに
基づいて変更設定が行われる（ステップ６３）。最後
に、割込みの状態が元に戻される（ステップ６４）。本
実施例では、特に制限されないが、上記ステップ６２で
割込みが許可されるようになっている。
【００３１】プログラムが終了されるか、あるいは強制
中断されることにより、図２においてで示されるよう
に、ユーザ状態からシステム状態に移行する場合は、次
のように行われる。
中断されることにより、図２においてで示されるよう
に、ユーザ状態からシステム状態に移行する場合は、次
のように行われる。
【００３２】すなわち図５に示されるように、誤動作防
止のため、変更の際には割込みが禁止され（ステップ７
１）、その状態で、先に設定値セーブ用バッファに退避
した情報をロードし（ステップ７２）、それに基づいて
設定復帰される（ステップ７３）。しかる後に割込みが
許可され（ステップ７４）、システム状態に移行され
る。尚、復帰動作を初期化処理で置き換えることも考え
られる（図３参照）。
止のため、変更の際には割込みが禁止され（ステップ７
１）、その状態で、先に設定値セーブ用バッファに退避
した情報をロードし（ステップ７２）、それに基づいて
設定復帰される（ステップ７３）。しかる後に割込みが
許可され（ステップ７４）、システム状態に移行され
る。尚、復帰動作を初期化処理で置き換えることも考え
られる（図３参照）。
【００３３】次に、マルチタスク処理で個々に割込みを
変更する場合について説明する。
変更する場合について説明する。
【００３４】図６にマルチタスクの場合の動作例が示さ
れる。
れる。
【００３５】各タスクで使用する割込み情報を共通エリ
アに持ち、タスクの起動に合わせて必要なタスクの割込
み情報を参照することにより、マルチタスクの場合の割
込み変更が可能とされる。尚、設定動作状態について
は、上記したユーザ状態とシステム状態との間の割込み
変更の場合とほぼ同様であり、相違するのは、システム
状態、ユーザ状態の代わりにタスク１〜ｎの状態とされ
る点である。
アに持ち、タスクの起動に合わせて必要なタスクの割込
み情報を参照することにより、マルチタスクの場合の割
込み変更が可能とされる。尚、設定動作状態について
は、上記したユーザ状態とシステム状態との間の割込み
変更の場合とほぼ同様であり、相違するのは、システム
状態、ユーザ状態の代わりにタスク１〜ｎの状態とされ
る点である。
【００３６】次に、多重割込み処理において割込みを変
更する場合について説明する。
更する場合について説明する。
【００３７】図７には多重割込み処理の場合の動作例が
示される。
示される。
【００３８】同図に示されるように、多重割込み処理の
場合、割込みベクタテーブルと割込みダミーテーブル
（いずれもＲＡＭエリアに形成）との変更が行われる。
マスクできない割込み（ＮＭＩ）の処理では、ＮＭＩ割
込み処理中に連続して割込みが発生しても、それを回避
できない。通常はフラグより処理中か否かが判別される
が、ＮＭＩ処理の先頭でＮＭＩ処理のみを多重割込み処
理に変更できれば便利である。
場合、割込みベクタテーブルと割込みダミーテーブル
（いずれもＲＡＭエリアに形成）との変更が行われる。
マスクできない割込み（ＮＭＩ）の処理では、ＮＭＩ割
込み処理中に連続して割込みが発生しても、それを回避
できない。通常はフラグより処理中か否かが判別される
が、ＮＭＩ処理の先頭でＮＭＩ処理のみを多重割込み処
理に変更できれば便利である。
【００３９】図８には上記ＮＭＩのみを多重割込み処理
に変更する場合の処理の流れが示される。
に変更する場合の処理の流れが示される。
【００４０】処理の先頭で割込み処理が変更される。す
なわち、現在のベクタテーブルの設定値がセーブされ
（ステップ８１）、ダミールーチン用の値が設定され
（ステップ８２）、ＮＭＩ処理が実行される（ステップ
８３）。そしてＮＭＩ処理の終了後、復帰処理の実行に
より発生元に移行される（ステップ８４）。この復帰処
理は、図４又は、初期化処理である図３と同様な処理と
なる。
なわち、現在のベクタテーブルの設定値がセーブされ
（ステップ８１）、ダミールーチン用の値が設定され
（ステップ８２）、ＮＭＩ処理が実行される（ステップ
８３）。そしてＮＭＩ処理の終了後、復帰処理の実行に
より発生元に移行される（ステップ８４）。この復帰処
理は、図４又は、初期化処理である図３と同様な処理と
なる。
【００４１】上記実施例によれば以下の作用効果が得ら
れる。
れる。
【００４２】一般に、ＣＰＵのリセットスタート処理に
おいては、ＲＯＭエリアに作成済みのベクタテーブル先
頭アドレスがレジスタに設定され、割込み処理は、シス
テム固有の処理とされる。そのようにＲＯＭエリアにベ
クタテーブルがある場合においてベクタテーブルを変更
する場合には、テーブル全体を変更する必要があるか
ら、変更する個数だけ予めテーブルを形成する必要があ
る。そに対して上記実施例のように、ＲＡＭエリアにベ
クタテーブルを形成するようにすれば、初期化処理の負
荷はあるが、ＲＯＭの場合の設定処理方式の他に、個別
に必要なベクタのみ書換えることが可能である。すなわ
ち、ベクタテーブルをＲＡＭエリアに設定することによ
り、変更処理を容易に行うことができる。
おいては、ＲＯＭエリアに作成済みのベクタテーブル先
頭アドレスがレジスタに設定され、割込み処理は、シス
テム固有の処理とされる。そのようにＲＯＭエリアにベ
クタテーブルがある場合においてベクタテーブルを変更
する場合には、テーブル全体を変更する必要があるか
ら、変更する個数だけ予めテーブルを形成する必要があ
る。そに対して上記実施例のように、ＲＡＭエリアにベ
クタテーブルを形成するようにすれば、初期化処理の負
荷はあるが、ＲＯＭの場合の設定処理方式の他に、個別
に必要なベクタのみ書換えることが可能である。すなわ
ち、ベクタテーブルをＲＡＭエリアに設定することによ
り、変更処理を容易に行うことができる。
【００４３】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００４４】例えば、上記実施例ではベクターテーブル
をＲＡＭエリアに形成するようにしたが、磁気ディスク
をはじめとする、書換え可能なメモリ（記憶装置）にベ
クターテーブルを形成するようにしてもよい。
をＲＡＭエリアに形成するようにしたが、磁気ディスク
をはじめとする、書換え可能なメモリ（記憶装置）にベ
クターテーブルを形成するようにしてもよい。
【００４５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である通信用
シングルチップマイクロコンピュータに適用した場合に
ついて説明したが、本発明はそれに限定されず、各種マ
イクロコンピュータに広く適用することができる。
なされた発明をその背景となった利用分野である通信用
シングルチップマイクロコンピュータに適用した場合に
ついて説明したが、本発明はそれに限定されず、各種マ
イクロコンピュータに広く適用することができる。
【００４６】本発明は、少なくとも割込み処理への移行
にベクタジャンプ方式が採用されることを条件に適用す
ることができる。
にベクタジャンプ方式が採用されることを条件に適用す
ることができる。
【００４７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００４８】すなわち、割込みに関する初期化処理と、
この初期化処理後に行われる変更処理とを有し、上記初
期化処理に、書換え可能なメモリに上記ベクタテーブル
を形成するステップと、このベクタテーブルの先頭アド
レスを上記レジスタに設定するステップとを含め、上記
変更処理に、割込み禁止状態で現在の設定情報をセーブ
するステップと、変更設定変更情報に基づいて設定変更
を行うステップとを含めることにより、システム状態と
ユーザ状態との間の割込み変更の容易化が図られる。さ
らに、割込み禁止状態で上記変更処理のセーブ内容をロ
ードするステップと、このロードされた内容に基づいて
設定内容を変更前の状態に戻すステップとを含む復帰処
理を設けることにより、システム状態とユーザ状態との
間の割込み変更の的確化を図ることができる。また、上
記書換え可能なメモリにベクタテーブルを形成すること
により、ベクタジャンプの変更処理の容易化、さらに
は、割込み管理の容易化が図られる。
この初期化処理後に行われる変更処理とを有し、上記初
期化処理に、書換え可能なメモリに上記ベクタテーブル
を形成するステップと、このベクタテーブルの先頭アド
レスを上記レジスタに設定するステップとを含め、上記
変更処理に、割込み禁止状態で現在の設定情報をセーブ
するステップと、変更設定変更情報に基づいて設定変更
を行うステップとを含めることにより、システム状態と
ユーザ状態との間の割込み変更の容易化が図られる。さ
らに、割込み禁止状態で上記変更処理のセーブ内容をロ
ードするステップと、このロードされた内容に基づいて
設定内容を変更前の状態に戻すステップとを含む復帰処
理を設けることにより、システム状態とユーザ状態との
間の割込み変更の的確化を図ることができる。また、上
記書換え可能なメモリにベクタテーブルを形成すること
により、ベクタジャンプの変更処理の容易化、さらに
は、割込み管理の容易化が図られる。
【図１】本発明の一実施例における割込みレジスタとベ
クタテーブルとの関係説明図である。
クタテーブルとの関係説明図である。
【図２】本発明の一実施例における状態遷移説明図であ
る。
る。
【図３】上記実施例における初期化処理のフローチャー
トである。
トである。
【図４】上記実施例における変更処理のフローチャート
である。
である。
【図５】上記実施例における復帰処理のフローチャート
である。
である。
【図６】マルチタスク処理で個々に割込みを変更する場
合の説明図である。
合の説明図である。
【図７】多重割込み処理において割込みを変更する場合
の説明図である。
の説明図である。
【図８】ＮＭＩのみを多重割込み処理に変更する場合の
フローチャートである。
フローチャートである。
【図９】上記実施例にかかるシングルチップマイクロコ
ンピュータの全体的な構成ブロック図である。
ンピュータの全体的な構成ブロック図である。
１ シングルチップマイクロコンピュータ ２ ＣＰＵ ３ ＭＭＵ ４ バスコントローラ ５ ＤＭＡＣ ６ ＭＳＣＩ ７ ＡＳＣＩ ８ タイマ ９ リフレッシュコントローラ １０ 内部データバス １１ 内部アドレスバス １２ 内部コントロールバス １３ データ入出力バッファ １４ アドレス入出力バッファ ３０ 割込み処理部 ４０ 設定値セーブ用バッファ ４１ 割込みレジスタ ４２ 割込みベクタテーブル
Claims (4)
- 【請求項１】 割込み処理への移行にベクタジャンプ方
式が採用され、飛び先アドレスを格納するベクタテーブ
ルがレジスタの保持内容によって変更可能とされると
き、割込みに関する初期化処理と、この初期化処理後に
行われる変更処理とを含み、上記初期化処理は、書換え
可能なメモリに上記ベクタテーブルを形成するステップ
と、このベクタテーブルの先頭アドレスを上記レジスタ
に設定するステップとを含み、上記変更処理は、割込み
禁止状態で現在の設定内容をセーブするステップと、変
更設定情報に基づいて設定内容を変更するステップとを
含ことを特徴とする割込み処理方式。 - 【請求項２】 割込み処理への移行にベクタジャンプ方
式が採用され、飛び先アドレスを格納するベクタテーブ
ルがレジスタの保持内容によって変更可能とされると
き、割込みに関する初期化処理と、この初期化処理後に
行われる変更処理、及び変更前への復帰処理とを含み、
上記初期化処理は、書換え可能なメモリに上記ベクタテ
ーブルを形成するステップと、このベクタテーブルの先
頭アドレスを上記レジスタに設定するステップとを含
み、上記変更処理は、割込み禁止状態で現在の設定内容
をセーブするステップと、変更設定情報に基づいて設定
内容を変更するステップとを含み、上記復帰処理は、割
込み禁止状態で上記変更処理のセーブ内容をロードする
ステップと、このロードされた内容に基づいて設定内容
を変更前の状態に戻すステップとを含むことを特徴とす
る割込み処理方式。 - 【請求項３】 割込み処理への移行にベクタジャンプ方
式が採用され、飛び先アドレスを格納するベクタテーブ
ルがレジスタの保持内容によって変更可能とされる割込
み処理システムであって、書換え可能なメモリを有し、
このメモリに上記ベクタテーブルが形成されることを特
徴とする割込み処理システム。 - 【請求項４】 一つの半導体基板に形成されるととも
に、請求項３記載の割込み処理システムを含んで成るマ
イクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021893A JPH06242964A (ja) | 1993-02-16 | 1993-02-16 | 割込み処理方式、割込み処理システム、及びマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021893A JPH06242964A (ja) | 1993-02-16 | 1993-02-16 | 割込み処理方式、割込み処理システム、及びマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06242964A true JPH06242964A (ja) | 1994-09-02 |
Family
ID=12852926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5021893A Withdrawn JPH06242964A (ja) | 1993-02-16 | 1993-02-16 | 割込み処理方式、割込み処理システム、及びマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06242964A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7581070B2 (en) | 2005-03-21 | 2009-08-25 | Samsung Electronics Co., Ltd. | Multi-chip package device having alternately-enabled memory chips |
-
1993
- 1993-02-16 JP JP5021893A patent/JPH06242964A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7581070B2 (en) | 2005-03-21 | 2009-08-25 | Samsung Electronics Co., Ltd. | Multi-chip package device having alternately-enabled memory chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0569969B1 (en) | Microcomputer having instruction memory storing instructions for reading out internal conditions | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JP2004503855A (ja) | 無線携帯マルチメディア装置をサポートする統合型プロセッサプラットフォーム | |
| US20020138156A1 (en) | System of connecting multiple processors in cascade | |
| US5903912A (en) | Microcontroller configured to convey data corresponding to internal memory accesses externally | |
| US5623687A (en) | Reset configuration in a data processing system and method therefor | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JPH10116187A (ja) | マイクロコンピュータ | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JPH05108548A (ja) | Ｄｍａコントローラ | |
| EP0208287B1 (en) | Direct memory access controller | |
| US5586336A (en) | Microcomputer capable of monitoring internal resources from external | |
| JP2002152020A (ja) | パルス信号生成装置 | |
| JPH06242964A (ja) | 割込み処理方式、割込み処理システム、及びマイクロコンピュータ | |
| US5677859A (en) | Central processing unit and an arithmetic operation processing unit | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| US5163135A (en) | Computer system and method for setting recovery time upon execution of an I/O command | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| EP0335502A2 (en) | Microcontroller and associated method | |
| JP3201439B2 (ja) | ダイレクト・メモリ・アクセス・制御回路 | |
| JPH09146662A (ja) | サスペンド・レジューム方法およびコンピュータシステム | |
| JP2847729B2 (ja) | 情報処理装置 | |
| US20020147894A1 (en) | Program-controlled unit | |
| JPH08328898A (ja) | ユーザ空間アクセス方法およびエミュレータ | |
| JPS5938828A (ja) | デ−タ処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |