JPH09146662A - サスペンド・レジューム方法およびコンピュータシステム - Google Patents
サスペンド・レジューム方法およびコンピュータシステムInfo
- Publication number
- JPH09146662A JPH09146662A JP7301254A JP30125495A JPH09146662A JP H09146662 A JPH09146662 A JP H09146662A JP 7301254 A JP7301254 A JP 7301254A JP 30125495 A JP30125495 A JP 30125495A JP H09146662 A JPH09146662 A JP H09146662A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- suspend
- resume
- scan path
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 実動作論理では使用しないスキャンパスを用
いてサスペンド・レジューム機能を実現する。 【解決手段】 スイッチ１０４からサスペンド要求があ
ると、サスペンド・レジュームコントローラ１０５は、
実行可能な状態になった後に、Ｉ／Ｏコントローラ１０
８〜１１０のレジスタ値を読み出し、スキャンパス１０
３を介してスキャンデータメモリ１０７に書き込む。そ
して、電源１０６は、Ｉ／Ｏコントローラへの電源供給
を断つ。
いてサスペンド・レジューム機能を実現する。 【解決手段】 スイッチ１０４からサスペンド要求があ
ると、サスペンド・レジュームコントローラ１０５は、
実行可能な状態になった後に、Ｉ／Ｏコントローラ１０
８〜１１０のレジスタ値を読み出し、スキャンパス１０
３を介してスキャンデータメモリ１０７に書き込む。そ
して、電源１０６は、Ｉ／Ｏコントローラへの電源供給
を断つ。
Description
【０００１】
【発明の属する技術分野】本発明は、一定時間以上使用
しない装置、例えばＩ／Ｏコントローラへの電源供給を
断つことにより、消費電力を節約したサスペンド・レジ
ューム方法およびコンピュータシステムに関する。
しない装置、例えばＩ／Ｏコントローラへの電源供給を
断つことにより、消費電力を節約したサスペンド・レジ
ューム方法およびコンピュータシステムに関する。
【０００２】
【従来の技術】サスペンド・レジューム機能を用いてコ
ンピュータシステムの電力消費を減少させる方法が、特
開平２−１７６９２１号公報に記載されている。この方
法は、周辺装置がアクセスされてからの経過時間を測定
し、所定の時間を超えたとき該周辺装置が使用されてい
ないものと判定して、その周辺装置への給電を停止し、
システムの消費電力を節約するものである。
ンピュータシステムの電力消費を減少させる方法が、特
開平２−１７６９２１号公報に記載されている。この方
法は、周辺装置がアクセスされてからの経過時間を測定
し、所定の時間を超えたとき該周辺装置が使用されてい
ないものと判定して、その周辺装置への給電を停止し、
システムの消費電力を節約するものである。
【０００３】
【発明が解決しようとする課題】上記した従来の方法で
は、サスペンド・レジューム機能を実現するために、デ
ータバスを用いてＩ／Ｏコントローラの状態を、サスペ
ンド時にバッテリ付きのＣＭＯＳなどに格納し、レジュ
ーム時に復元していた。このため、Ｉ／Ｏコントローラ
の状態を格納・復元するパスの確保のために、データバ
スの解放が必要となり、システムの論理構成が複雑にな
るという問題があった。また、スキャンパスのような実
動作論理では使用しないパスを利用していないので、ハ
ードウェア資源を効率的に使用しているとは言えない。
は、サスペンド・レジューム機能を実現するために、デ
ータバスを用いてＩ／Ｏコントローラの状態を、サスペ
ンド時にバッテリ付きのＣＭＯＳなどに格納し、レジュ
ーム時に復元していた。このため、Ｉ／Ｏコントローラ
の状態を格納・復元するパスの確保のために、データバ
スの解放が必要となり、システムの論理構成が複雑にな
るという問題があった。また、スキャンパスのような実
動作論理では使用しないパスを利用していないので、ハ
ードウェア資源を効率的に使用しているとは言えない。
【０００４】本発明の目的は、通常動作中には使用され
ないスキャンパスを、サスペンド・レジューム機能に用
いることにより、ハードウェア資源を効率的に活用した
サスペンド・レジューム方法およびコンピュータシステ
ムを提供することにある。
ないスキャンパスを、サスペンド・レジューム機能に用
いることにより、ハードウェア資源を効率的に活用した
サスペンド・レジューム方法およびコンピュータシステ
ムを提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明では、スキャンパスを有するＩ／Ｏコントロ
ーラを備えたコンピュータシステムにおいて、サスペン
ド要求時に該Ｉ／Ｏコントローラへの電源供給を停止
し、該サスペンド中におけるレジューム要求時に該Ｉ／
Ｏコントローラに対して電源を供給するサスペンド・レ
ジューム方法であって、前記サスペンド要求時に前記Ｉ
／Ｏコントローラ内の情報を読み出し、前記スキャンパ
スを介して退避し、前記レジューム要求時に、該退避し
た情報を前記スキャンパスを介して前記Ｉ／Ｏコントロ
ーラに書き込み復元することを特徴としている。
に、本発明では、スキャンパスを有するＩ／Ｏコントロ
ーラを備えたコンピュータシステムにおいて、サスペン
ド要求時に該Ｉ／Ｏコントローラへの電源供給を停止
し、該サスペンド中におけるレジューム要求時に該Ｉ／
Ｏコントローラに対して電源を供給するサスペンド・レ
ジューム方法であって、前記サスペンド要求時に前記Ｉ
／Ｏコントローラ内の情報を読み出し、前記スキャンパ
スを介して退避し、前記レジューム要求時に、該退避し
た情報を前記スキャンパスを介して前記Ｉ／Ｏコントロ
ーラに書き込み復元することを特徴としている。
【０００６】また、スキャンパスを有するＩ／Ｏコント
ローラを備えたコンピュータシステムにおいて、サスペ
ンド・レジューム要求の発生を検出する手段と、該手段
がサスペンド要求の発生を検出したとき、前記Ｉ／Ｏコ
ントローラ内の情報を前記スキャンパスに読み出す手段
と、該スキャンパスに読み出された情報を格納する手段
と、該情報の格納に応じて前記Ｉ／Ｏコントローラへの
電源の供給を停止する手段と、前記レジューム要求の発
生を検出したことに応じて、前記Ｉ／Ｏコントローラに
電源を供給する手段と、該電源の供給後、前記格納され
た情報を読み出し、前記スキャンパスを介して前記Ｉ／
Ｏコントローラに書き込む手段とを備えたことを特徴と
している。
ローラを備えたコンピュータシステムにおいて、サスペ
ンド・レジューム要求の発生を検出する手段と、該手段
がサスペンド要求の発生を検出したとき、前記Ｉ／Ｏコ
ントローラ内の情報を前記スキャンパスに読み出す手段
と、該スキャンパスに読み出された情報を格納する手段
と、該情報の格納に応じて前記Ｉ／Ｏコントローラへの
電源の供給を停止する手段と、前記レジューム要求の発
生を検出したことに応じて、前記Ｉ／Ｏコントローラに
電源を供給する手段と、該電源の供給後、前記格納され
た情報を読み出し、前記スキャンパスを介して前記Ｉ／
Ｏコントローラに書き込む手段とを備えたことを特徴と
している。
【０００７】さらに、前記Ｉ／Ｏコントローラは、前記
スキャンパスを構成するシフトレジスタと、複数のレジ
スタと、前記サスペンド・レジューム要求の発生を検出
したことに応じて、該複数のレジスタを順次指定する手
段と、該指定されたレジスタ内の情報を前記シフトレジ
スタに読み出し、または前記シフトレジスタ内の情報を
該指定されたレジスタに書き込む手段とを備えたことを
特徴としている。
スキャンパスを構成するシフトレジスタと、複数のレジ
スタと、前記サスペンド・レジューム要求の発生を検出
したことに応じて、該複数のレジスタを順次指定する手
段と、該指定されたレジスタ内の情報を前記シフトレジ
スタに読み出し、または前記シフトレジスタ内の情報を
該指定されたレジスタに書き込む手段とを備えたことを
特徴としている。
【０００８】
【発明の実施の形態】以下、本発明の一実施例を図面を
用いて具体的に説明する。図１は、本発明の実施例のシ
ステムブロック図を示す。データバス１００は、コンピ
ュータシステム内の主な通信経路である。本実施例のシ
ステムは、中央処理装置またはマイクロプロセッサ１０
１と、バスコントローラ１０２と、複数のＩ／Ｏコント
ローラをデータバス１００で接続することによって構成
されている。図では、例として３個のＩ／Ｏコントロー
ラ１０８〜１１０（＃１〜＃３）を接続して構成されて
いる。Ｉ／Ｏコントローラ１０８〜１１０には、図示し
ない入出力装置が接続されている。
用いて具体的に説明する。図１は、本発明の実施例のシ
ステムブロック図を示す。データバス１００は、コンピ
ュータシステム内の主な通信経路である。本実施例のシ
ステムは、中央処理装置またはマイクロプロセッサ１０
１と、バスコントローラ１０２と、複数のＩ／Ｏコント
ローラをデータバス１００で接続することによって構成
されている。図では、例として３個のＩ／Ｏコントロー
ラ１０８〜１１０（＃１〜＃３）を接続して構成されて
いる。Ｉ／Ｏコントローラ１０８〜１１０には、図示し
ない入出力装置が接続されている。
【０００９】テスト用のスキャンパス１０３は、Ｉ／Ｏ
コントローラ１０８〜１１０とサスペンド・レジューム
コントローラ１０５に接続されている。スキャンパス１
０３上では、Ｉ／ＯコントローラはＩ／Ｏコントローラ
１０８、Ｉ／Ｏコントローラ１０９、Ｉ／Ｏコントロー
ラ１１０の順に直列に接続されている。
コントローラ１０８〜１１０とサスペンド・レジューム
コントローラ１０５に接続されている。スキャンパス１
０３上では、Ｉ／ＯコントローラはＩ／Ｏコントローラ
１０８、Ｉ／Ｏコントローラ１０９、Ｉ／Ｏコントロー
ラ１１０の順に直列に接続されている。
【００１０】サスペンド・レジュームコントローラ１０
５は、サスペンド・レジューム要求スイッチ１０４と、
電源１０６と、Ｉ／Ｏコントローラのレジスタ値を格納
するメモリであるスキャンデータメモリ１０７に接続さ
れている。ユーザはサスペンド・レジューム要求スイッ
チ１０４を押下することによって、サスペンド（サスペ
ンド中にはレジューム）を任意に要求することができ
る。
５は、サスペンド・レジューム要求スイッチ１０４と、
電源１０６と、Ｉ／Ｏコントローラのレジスタ値を格納
するメモリであるスキャンデータメモリ１０７に接続さ
れている。ユーザはサスペンド・レジューム要求スイッ
チ１０４を押下することによって、サスペンド（サスペ
ンド中にはレジューム）を任意に要求することができ
る。
【００１１】まず、サスペンド時の実施形態について説
明する。ユーザによるサスペンド・レジューム要求スイ
ッチ１０４の押下を認識したサスペンド・レジュームコ
ントローラ１０５は、バスコントローラ１０２に対して
サスペンド割込み要求を発生させる。このときの割込み
の優先順位は任意である。バスコントローラ１０２は、
転送中のトランザクションが終了し、かつサスペンド割
込みよりも優先順位の高いトランザクションが終了して
からサスペンド・レジュームコントローラ１０５にサス
ペンド許可信号を発行する。この許可信号を受けてサス
ペンド・レジュームコントローラ１０５はサスペンド動
作を開始する。
明する。ユーザによるサスペンド・レジューム要求スイ
ッチ１０４の押下を認識したサスペンド・レジュームコ
ントローラ１０５は、バスコントローラ１０２に対して
サスペンド割込み要求を発生させる。このときの割込み
の優先順位は任意である。バスコントローラ１０２は、
転送中のトランザクションが終了し、かつサスペンド割
込みよりも優先順位の高いトランザクションが終了して
からサスペンド・レジュームコントローラ１０５にサス
ペンド許可信号を発行する。この許可信号を受けてサス
ペンド・レジュームコントローラ１０５はサスペンド動
作を開始する。
【００１２】サスペンド動作を簡略的に説明すると、各
Ｉ／Ｏコントローラの内部レジスタ値をスキャンパス１
０３上のレジスタに移し、サスペンド・レジュームコン
トローラ１０５内でデータの圧縮を行い（例えば、Ｌｅ
ｍｐｅｌ−Ｚｉｖ方法によって圧縮する）、圧縮された
データをスキャンデータメモリ１０７に格納した後に、
Ｉ／Ｏコントローラの電源を遮断するという手順を採
る。以下、これについて詳述する。
Ｉ／Ｏコントローラの内部レジスタ値をスキャンパス１
０３上のレジスタに移し、サスペンド・レジュームコン
トローラ１０５内でデータの圧縮を行い（例えば、Ｌｅ
ｍｐｅｌ−Ｚｉｖ方法によって圧縮する）、圧縮された
データをスキャンデータメモリ１０７に格納した後に、
Ｉ／Ｏコントローラの電源を遮断するという手順を採
る。以下、これについて詳述する。
【００１３】図２は、Ｉ／Ｏコントローラの内部構成を
示す。図は、Ｉ／Ｏコントローラ１１０の構成を示す
が、他のＩ／Ｏコントローラについても同様の構成であ
る。スキャンパス上のレジスタ２００の出力側は、サス
ペンド・レジュームコントローラ１０５に接続され、レ
ジスタ２００の入力側は、隣のＩ／Ｏコントローラ１０
９のスキャンパス１０３に接続されている。また、スキ
ャンパス上での転送用のクロックライン２０６がスキャ
ンパス上のレジスタ２００に供給されている。
示す。図は、Ｉ／Ｏコントローラ１１０の構成を示す
が、他のＩ／Ｏコントローラについても同様の構成であ
る。スキャンパス上のレジスタ２００の出力側は、サス
ペンド・レジュームコントローラ１０５に接続され、レ
ジスタ２００の入力側は、隣のＩ／Ｏコントローラ１０
９のスキャンパス１０３に接続されている。また、スキ
ャンパス上での転送用のクロックライン２０６がスキャ
ンパス上のレジスタ２００に供給されている。
【００１４】Ｉ／Ｏコントローラには複数の内部レジス
タ２０１が設けられている。例えばＩ／Ｏコントローラ
１０８の内部のバス幅がｙビット、内部レジスタが全部
でｎ段あるものとし、Ｉ／Ｏコントローラ１０９の内部
のバス幅がｚビット、内部レジスタが全部でｍ段あるも
のとし、Ｉ／Ｏコントローラ１１０の内部のバス幅がｗ
ビット、内部レジスタ２０１が全部でｋ段あるものとす
る。また、各Ｉ／Ｏコントローラには、内部レジスタ２
０１の段数をカウントするカウンタ２０２が設けられて
いる。このカウンタ２０２は、サスペンドレジュームコ
ントローラ１０５からのリセット入力（ＲＳＴ）によっ
て動作を開始する。
タ２０１が設けられている。例えばＩ／Ｏコントローラ
１０８の内部のバス幅がｙビット、内部レジスタが全部
でｎ段あるものとし、Ｉ／Ｏコントローラ１０９の内部
のバス幅がｚビット、内部レジスタが全部でｍ段あるも
のとし、Ｉ／Ｏコントローラ１１０の内部のバス幅がｗ
ビット、内部レジスタ２０１が全部でｋ段あるものとす
る。また、各Ｉ／Ｏコントローラには、内部レジスタ２
０１の段数をカウントするカウンタ２０２が設けられて
いる。このカウンタ２０２は、サスペンドレジュームコ
ントローラ１０５からのリセット入力（ＲＳＴ）によっ
て動作を開始する。
【００１５】カウンタ２０２の出力が、リード／ライト
制御論理回路２０３に入力されて、カウンタ値で指定さ
れるレジスタに対するリード制御信号２０４または、ラ
イト制御信号２０５が生成され、内部レジスタ２０１の
リード／ライトが制御される。また、リードまたはライ
トは、サスペンドレジュームコントローラ１０５から指
示される。
制御論理回路２０３に入力されて、カウンタ値で指定さ
れるレジスタに対するリード制御信号２０４または、ラ
イト制御信号２０５が生成され、内部レジスタ２０１の
リード／ライトが制御される。また、リードまたはライ
トは、サスペンドレジュームコントローラ１０５から指
示される。
【００１６】そして、スキャンパス上のレジスタ２００
のビット幅は全てのＩ／Ｏコントローラにおいてｘビッ
トに統一され、各内部レジスタ２０１とスキャンパス上
のレジスタ２００との間でリード・ライト可能なよう
に、各内部レジスタ２０１には、上記したリード制御信
号２０４、ライト制御信号２０５が与えられている。
のビット幅は全てのＩ／Ｏコントローラにおいてｘビッ
トに統一され、各内部レジスタ２０１とスキャンパス上
のレジスタ２００との間でリード・ライト可能なよう
に、各内部レジスタ２０１には、上記したリード制御信
号２０４、ライト制御信号２０５が与えられている。
【００１７】２０９はＩ／Ｏコントローラの通常論理で
あり、この通常論理からの制御信号は、ゲート２０８で
リード制御信号２０４またはライト制御信号２０５と論
理和がとられて、レジスタ２０１の制御信号となる。２
０７はサスペンドレジューム時に、サスペンドレジュー
ムコントローラ１０５から出力されるストローブ信号
（ＳＳＴＢ）であり、リード用のアンドゲート２１０の
一方に入力され、ライト用のアンドゲート２１１の一方
に入力されている。
あり、この通常論理からの制御信号は、ゲート２０８で
リード制御信号２０４またはライト制御信号２０５と論
理和がとられて、レジスタ２０１の制御信号となる。２
０７はサスペンドレジューム時に、サスペンドレジュー
ムコントローラ１０５から出力されるストローブ信号
（ＳＳＴＢ）であり、リード用のアンドゲート２１０の
一方に入力され、ライト用のアンドゲート２１１の一方
に入力されている。
【００１８】サスペンド動作を説明すると、サスペンド
レジュームコントローラ１０５からのリセット入力（Ｒ
ＳＴ）によってカウンタ２０２が動作を開始する。ま
た、サスペンドレジュームコントローラ１０５からリー
ド／ライト制御論理回路２０３にはリードを指定する信
号が与えられる。カウンタ２０２をインクリメントしな
がら、カウンタ値で指定される内部レジスタの値を順番
に、スキャンパス上のレジスタ２００に転送するため
に、リード制御信号２０４がオアゲート２０８を介して
レジスタ２０１に与えられる。
レジュームコントローラ１０５からのリセット入力（Ｒ
ＳＴ）によってカウンタ２０２が動作を開始する。ま
た、サスペンドレジュームコントローラ１０５からリー
ド／ライト制御論理回路２０３にはリードを指定する信
号が与えられる。カウンタ２０２をインクリメントしな
がら、カウンタ値で指定される内部レジスタの値を順番
に、スキャンパス上のレジスタ２００に転送するため
に、リード制御信号２０４がオアゲート２０８を介して
レジスタ２０１に与えられる。
【００１９】また、各Ｉ／Ｏコントローラは、スキャン
パス上のレジスタ２００に内部レジスタ値を転送する
が、この内、まずＩ／Ｏコントローラ１１０のデータが
有効であることを示すために（つまり、Ｉ／Ｏコントロ
ーラ１１０内のレジスタ値をレジスタ２００に転送する
ために）、Ｉ／Ｏコントローラ１１０に対してのみＳＳ
ＴＢライン上にストローブ信号２０７を出力し、他のＩ
／Ｏコントローラ１０８、１０９に対してはＳＳＴＢラ
イン上のストローブ信号２０７をそれぞれ「０」とす
る。
パス上のレジスタ２００に内部レジスタ値を転送する
が、この内、まずＩ／Ｏコントローラ１１０のデータが
有効であることを示すために（つまり、Ｉ／Ｏコントロ
ーラ１１０内のレジスタ値をレジスタ２００に転送する
ために）、Ｉ／Ｏコントローラ１１０に対してのみＳＳ
ＴＢライン上にストローブ信号２０７を出力し、他のＩ
／Ｏコントローラ１０８、１０９に対してはＳＳＴＢラ
イン上のストローブ信号２０７をそれぞれ「０」とす
る。
【００２０】従って、カウンタ２０２で指定されたＩ／
Ｏコントローラ１１０内の内部レジスタのデータがアン
ドゲート２１０を介して、スキャンパス上のレジスタ２
００に転送される。このようにして、Ｉ／Ｏコントロー
ラ１１０の内部レジスタの値をスキャンパス上のレジス
タ２００に転送するが、もし内部レジスタのビット幅
ｙ、ｚ、ｗがスキャンパス上のレジスタのビット幅ｘよ
りも大きい場合には、２回以上に分割して転送する。
Ｏコントローラ１１０内の内部レジスタのデータがアン
ドゲート２１０を介して、スキャンパス上のレジスタ２
００に転送される。このようにして、Ｉ／Ｏコントロー
ラ１１０の内部レジスタの値をスキャンパス上のレジス
タ２００に転送するが、もし内部レジスタのビット幅
ｙ、ｚ、ｗがスキャンパス上のレジスタのビット幅ｘよ
りも大きい場合には、２回以上に分割して転送する。
【００２１】そして、スキャンパス上に移されたレジス
タ値は、スキャンパス上のレジスタ２００内をシフトし
ながら、スキャンパスのクロックサイクル２０６に従っ
てシンク側つまりサスペンドレジュームコントローラ１
０５側に１ビットずつ出力される。ｘビットの転送を終
えたのち、Ｉ／Ｏコントローラ１１０は、インクリメン
トしたカウンタ２０２で指定される、次の内部レジスタ
２０１のリード制御信号２０４をイネーブルにする。
タ値は、スキャンパス上のレジスタ２００内をシフトし
ながら、スキャンパスのクロックサイクル２０６に従っ
てシンク側つまりサスペンドレジュームコントローラ１
０５側に１ビットずつ出力される。ｘビットの転送を終
えたのち、Ｉ／Ｏコントローラ１１０は、インクリメン
トしたカウンタ２０２で指定される、次の内部レジスタ
２０１のリード制御信号２０４をイネーブルにする。
【００２２】このようにしてＩ／Ｏコントローラ１１０
が持つ内部レジスタ２０１のデータを、順次スキャンパ
ス上のレジスタ２００に転送させ、レジスタ２００に転
送されたデータを、スキャンパスクロックサイクルに従
ってシフトさせることにより、ｋ段目までの転送が終了
する。そしてｋ＋１段目のリードイネーブルタイミング
でスキャンパス上のレジスタ２００にオール１を書き込
む。これは、内部レジスタのリード完了をサスペンド・
レジュームコントローラ１０５に通知するためである。
が持つ内部レジスタ２０１のデータを、順次スキャンパ
ス上のレジスタ２００に転送させ、レジスタ２００に転
送されたデータを、スキャンパスクロックサイクルに従
ってシフトさせることにより、ｋ段目までの転送が終了
する。そしてｋ＋１段目のリードイネーブルタイミング
でスキャンパス上のレジスタ２００にオール１を書き込
む。これは、内部レジスタのリード完了をサスペンド・
レジュームコントローラ１０５に通知するためである。
【００２３】Ｉ／Ｏコントローラから出力されたスキャ
ンパス１０３は、サスペンド・レジュームコントローラ
１０５の入力に接続されていて、サスペンド・レジュー
ムコントローラ１０５は、送られてきたデータを圧縮し
た後、スキャンデータメモリ１０７に格納する。そし
て、オール１のデータを受けたサスペンド・レジューム
コントローラ１０５は、当該Ｉ／Ｏコントローラのレジ
スタ２０１のリードデータの終了部分であることを認識
する。
ンパス１０３は、サスペンド・レジュームコントローラ
１０５の入力に接続されていて、サスペンド・レジュー
ムコントローラ１０５は、送られてきたデータを圧縮し
た後、スキャンデータメモリ１０７に格納する。そし
て、オール１のデータを受けたサスペンド・レジューム
コントローラ１０５は、当該Ｉ／Ｏコントローラのレジ
スタ２０１のリードデータの終了部分であることを認識
する。
【００２４】Ｉ／Ｏコントローラ１０９についても同様
に、内部レジスタ２０１の１段目からｍ段目までのレジ
スタ値をスキャンパス上のレジスタ２００に転送し、ス
キャンパス１０３上を１ビットずつシンク側へシフトさ
せる。このとき、シンク側にはＩ／Ｏコントローラ１１
０を介してサスペンド・レジュームコントローラ１０５
に接続されているので、スキャンパス上のデータはＩ／
Ｏコントローラ１１０のスキャンパス上のレジスタ内を
シフトしながらサスペンド・レジュームコントローラ１
０５に転送される。
に、内部レジスタ２０１の１段目からｍ段目までのレジ
スタ値をスキャンパス上のレジスタ２００に転送し、ス
キャンパス１０３上を１ビットずつシンク側へシフトさ
せる。このとき、シンク側にはＩ／Ｏコントローラ１１
０を介してサスペンド・レジュームコントローラ１０５
に接続されているので、スキャンパス上のデータはＩ／
Ｏコントローラ１１０のスキャンパス上のレジスタ内を
シフトしながらサスペンド・レジュームコントローラ１
０５に転送される。
【００２５】このようにして、全てのＩ／Ｏコントロー
ラ１０８〜１１０の全レジスタ値がサスペンド・レジュ
ームコントローラ１０５に転送される。サスペンド・レ
ジュームコントローラ１０５は、システム内のＩ／Ｏコ
ントローラ数を認識しているので、スキャンパス上でオ
ール１が転送された回数を基に、全てのＩ／Ｏコントロ
ーラの内部レジスタの格納が終了したか否かを判定する
ことができる。もし全てのＩ／Ｏコントローラの内部レ
ジスタ値のリードが終了した場合には、サスペンド・レ
ジュームコントローラ１０５は、スキャンデータメモリ
１０７への格納終了を確認した後、電源１０６にサスペ
ンド命令を送り、電源１０６はＩ／Ｏコントローラ１０
８〜１１０への電源供給を止める。
ラ１０８〜１１０の全レジスタ値がサスペンド・レジュ
ームコントローラ１０５に転送される。サスペンド・レ
ジュームコントローラ１０５は、システム内のＩ／Ｏコ
ントローラ数を認識しているので、スキャンパス上でオ
ール１が転送された回数を基に、全てのＩ／Ｏコントロ
ーラの内部レジスタの格納が終了したか否かを判定する
ことができる。もし全てのＩ／Ｏコントローラの内部レ
ジスタ値のリードが終了した場合には、サスペンド・レ
ジュームコントローラ１０５は、スキャンデータメモリ
１０７への格納終了を確認した後、電源１０６にサスペ
ンド命令を送り、電源１０６はＩ／Ｏコントローラ１０
８〜１１０への電源供給を止める。
【００２６】次に、レジューム時の処理について説明す
る。サスペンド状態において、ユーザがサスペンド・レ
ジューム要求スイッチ１０４を押下することによってレ
ジュームを要求する。レジューム要求を認識したサスペ
ンド・レジュームコントローラ１０５は、電源１０６に
対してレジューム命令を送る。電源１０６は、Ｉ／Ｏコ
ントローラ１０８〜１１０に電源供給を行う。またサス
ペンド・レジュームコントローラ１０５は、スキャンデ
ータメモリ１０７に格納されているデータ（レジスタ
値）を伸長した後に、Ｉ／Ｏコントローラにライトし、
復元が終了したことを確認してレジューム動作を完了す
る。
る。サスペンド状態において、ユーザがサスペンド・レ
ジューム要求スイッチ１０４を押下することによってレ
ジュームを要求する。レジューム要求を認識したサスペ
ンド・レジュームコントローラ１０５は、電源１０６に
対してレジューム命令を送る。電源１０６は、Ｉ／Ｏコ
ントローラ１０８〜１１０に電源供給を行う。またサス
ペンド・レジュームコントローラ１０５は、スキャンデ
ータメモリ１０７に格納されているデータ（レジスタ
値）を伸長した後に、Ｉ／Ｏコントローラにライトし、
復元が終了したことを確認してレジューム動作を完了す
る。
【００２７】Ｉ／Ｏコントローラに対するライト時の一
連の動作は、以下のようにして行う。すなわち、まずリ
ード時と同様に、スキャンパス上を１ビットずつシフト
しながら、読み出した順に、つまり、まずＩ／Ｏコント
ローラ１１０のスキャンパス上のレジスタ２００に転送
する。この転送が終了すると、Ｉ／Ｏコントローラ１１
０のライト制御信号２０５をイネーブルにし、またＩ／
Ｏコントローラ１１０のストローブ信号２０７を出力す
る。
連の動作は、以下のようにして行う。すなわち、まずリ
ード時と同様に、スキャンパス上を１ビットずつシフト
しながら、読み出した順に、つまり、まずＩ／Ｏコント
ローラ１１０のスキャンパス上のレジスタ２００に転送
する。この転送が終了すると、Ｉ／Ｏコントローラ１１
０のライト制御信号２０５をイネーブルにし、またＩ／
Ｏコントローラ１１０のストローブ信号２０７を出力す
る。
【００２８】ライト制御信号２０５はリード制御信号２
０４と同様に、リセットしたカウンタを順次インクリメ
ントして、１段目のレジスタからｋ段目まで、ライトす
べき内部レジスタの段数を指定する。スキャンパス上の
レジスタ２００の内容は、アンドゲート２１１を介し
て、順次指定された内部レジスタに書き込まれる。この
ようにして、全Ｉ／Ｏコントローラの全内部レジスタへ
のレジスタ値の復元（書き込み）が終了すると、レジュ
ームが完了する。
０４と同様に、リセットしたカウンタを順次インクリメ
ントして、１段目のレジスタからｋ段目まで、ライトす
べき内部レジスタの段数を指定する。スキャンパス上の
レジスタ２００の内容は、アンドゲート２１１を介し
て、順次指定された内部レジスタに書き込まれる。この
ようにして、全Ｉ／Ｏコントローラの全内部レジスタへ
のレジスタ値の復元（書き込み）が終了すると、レジュ
ームが完了する。
【００２９】なお、本実施例では、上記したように複数
のＩ／Ｏコントローラが接続されているシステムの場
合、一部のＩ／Ｏコントローラについては、スキャンパ
スを用いたサスペンド・レジューム機能を持たせ、残り
のＩ／Ｏコントローラについては、スキャンパスを用い
ない、つまりデータバスを用いるサスペンド・レジュー
ム機能を持たせるようにしてもよい。このようなデータ
バスとスキャンパスの併用によって、サスペンド・レジ
ュームの処理時間が短縮化される。
のＩ／Ｏコントローラが接続されているシステムの場
合、一部のＩ／Ｏコントローラについては、スキャンパ
スを用いたサスペンド・レジューム機能を持たせ、残り
のＩ／Ｏコントローラについては、スキャンパスを用い
ない、つまりデータバスを用いるサスペンド・レジュー
ム機能を持たせるようにしてもよい。このようなデータ
バスとスキャンパスの併用によって、サスペンド・レジ
ュームの処理時間が短縮化される。
【００３０】
【発明の効果】以上、説明したように、本発明によれ
ば、スキャンパスを用いることにより、実動作論理とサ
スペンド・レジューム実行論理の各々を独立した論理と
考えることができるため論理の分割が可能であり、従っ
て設計およびデバッグの容易性が向上する。また、スキ
ャンパスは実動作論理には使用しないテスト用の配線で
あるので、システムのハードウェア資源が効率的に活用
されることになる。
ば、スキャンパスを用いることにより、実動作論理とサ
スペンド・レジューム実行論理の各々を独立した論理と
考えることができるため論理の分割が可能であり、従っ
て設計およびデバッグの容易性が向上する。また、スキ
ャンパスは実動作論理には使用しないテスト用の配線で
あるので、システムのハードウェア資源が効率的に活用
されることになる。
【図１】本発明の実施例のシステム構成図である。
【図２】Ｉ／Ｏコントローラの内部構成を示す。
１００ データバス １０１ ＣＰＵまたはマイクロプロセッサ １０２ バスコントローラ １０３ スキャンパス １０４ サスペンド・レジューム要求スイッチ １０５ サスペンド・レジュームコントローラ １０６ 電源 １０７ スキャンデータメモリ １０８〜１１０ Ｉ／Ｏコントローラ
Claims (3)
- 【請求項１】 スキャンパスを有するＩ／Ｏコントロー
ラを備えたコンピュータシステムにおいて、サスペンド
要求時に該Ｉ／Ｏコントローラへの電源供給を停止し、
該サスペンド中におけるレジューム要求時に該Ｉ／Ｏコ
ントローラに対して電源を供給するサスペンド・レジュ
ーム方法であって、前記サスペンド要求時に前記Ｉ／Ｏ
コントローラ内の情報を読み出し、前記スキャンパスを
介して退避し、前記レジューム要求時に、該退避した情
報を前記スキャンパスを介して前記Ｉ／Ｏコントローラ
に書き込み復元することを特徴とするサスペンド・レジ
ューム方法。 - 【請求項２】 スキャンパスを有するＩ／Ｏコントロー
ラを備えたコンピュータシステムにおいて、サスペンド
・レジューム要求の発生を検出する手段と、該手段がサ
スペンド要求の発生を検出したとき、前記Ｉ／Ｏコント
ローラ内の情報を前記スキャンパスに読み出す手段と、
該スキャンパスに読み出された情報を格納する手段と、
該情報の格納に応じて前記Ｉ／Ｏコントローラへの電源
の供給を停止する手段と、前記レジューム要求の発生を
検出したことに応じて、前記Ｉ／Ｏコントローラに電源
を供給する手段と、該電源の供給後、前記格納された情
報を読み出し、前記スキャンパスを介して前記Ｉ／Ｏコ
ントローラに書き込む手段とを備えたことを特徴とする
コンピュータシステム。 - 【請求項３】 前記Ｉ／Ｏコントローラは、前記スキャ
ンパスを構成するシフトレジスタと、複数のレジスタ
と、前記サスペンド・レジューム要求の発生を検出した
ことに応じて、該複数のレジスタを順次指定する手段
と、該指定されたレジスタ内の情報を前記シフトレジス
タに読み出し、または前記シフトレジスタ内の情報を該
指定されたレジスタに書き込む手段とを備えたことを特
徴とする請求項１記載のコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7301254A JPH09146662A (ja) | 1995-11-20 | 1995-11-20 | サスペンド・レジューム方法およびコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7301254A JPH09146662A (ja) | 1995-11-20 | 1995-11-20 | サスペンド・レジューム方法およびコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09146662A true JPH09146662A (ja) | 1997-06-06 |
Family
ID=17894619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7301254A Pending JPH09146662A (ja) | 1995-11-20 | 1995-11-20 | サスペンド・レジューム方法およびコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09146662A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006285816A (ja) * | 2005-04-04 | 2006-10-19 | Sony Corp | プロセッサ装置及びそれを有する電子機器、並びにブート制御方法 |
| JP2008210358A (ja) * | 2006-09-13 | 2008-09-11 | Rohm Co Ltd | データ処理装置及びこれに用いるデータ制御回路 |
| JP2008262350A (ja) * | 2007-04-11 | 2008-10-30 | Rohm Co Ltd | データ処理装置及びこれに用いるデータ制御回路 |
-
1995
- 1995-11-20 JP JP7301254A patent/JPH09146662A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006285816A (ja) * | 2005-04-04 | 2006-10-19 | Sony Corp | プロセッサ装置及びそれを有する電子機器、並びにブート制御方法 |
| JP2008210358A (ja) * | 2006-09-13 | 2008-09-11 | Rohm Co Ltd | データ処理装置及びこれに用いるデータ制御回路 |
| JP2008262350A (ja) * | 2007-04-11 | 2008-10-30 | Rohm Co Ltd | データ処理装置及びこれに用いるデータ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100488232B1 (ko) | 집적 ｄｍａ 제어기를 이용한 집적 메모리 테스트 방법 | |
| JPH0679290B2 (ja) | コンピュ−タ装置 | |
| US20040153762A1 (en) | Hardware driven state save/restore in a data processing system | |
| US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
| US6928586B1 (en) | Method and apparatus for saving peripheral device states of a microcontroller | |
| US5280616A (en) | Logic circuit for task processing | |
| JPH04236682A (ja) | マイクロコンピュータシステム | |
| JP2636691B2 (ja) | マイクロコンピュータ | |
| US6877113B2 (en) | Break determining circuit for a debugging support unit in a semiconductor integrated circuit | |
| JP2008059300A (ja) | マイクロコンピュータ | |
| JPH10116187A (ja) | マイクロコンピュータ | |
| US7007181B2 (en) | Microcontroller | |
| JPH0588795A (ja) | データ処理装置 | |
| JPH0652070A (ja) | 集積回路のデータ保護装置およびデータ保護方法 | |
| JP2001118387A (ja) | 同期型半導体記憶装置 | |
| US20120210108A1 (en) | Semiconductor device | |
| JPH09146662A (ja) | サスペンド・レジューム方法およびコンピュータシステム | |
| US6954879B1 (en) | Method and apparatus for communicating configuration data for a peripheral device of a microcontroller via a scan path | |
| US6954873B2 (en) | Implementation of wait-states | |
| US6370651B1 (en) | Synchronizing user commands to a microcontroller in a memory device | |
| US6175518B1 (en) | Remote register hierarchy accessible using a serial data line | |
| JPH0589041A (ja) | データ処理装置 | |
| JPH10240496A (ja) | レジスタ回路 | |
| JPH06242964A (ja) | 割込み処理方式、割込み処理システム、及びマイクロコンピュータ | |
| JPH05204596A (ja) | リングバッファ装置 |