JPS5935239A - マイクロプログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マイクロプログラム制御方式に関し、特にマ
イクロプログラムネスティング構造を有するマイクロプ
ログラムのシーケンス制御方式に関する。

従来、この種の制御方式として、汎用的に使用されるマ
イクロプログラム処理ルーチンをサブルーチン化して制
御メモリに記憶し、該サブルーチンの使用に際して、マ
イクロプログラムにより該サブルーチンを呼出すと共に
、呼出し元のマイクロプログラムの次番地をマイクロプ
ログラムスタックメモリに格納しておくことで、サブル
ーチン終了後の戻シ番地を指定しておく、いわゆるマイ
クロプログラムネスティング構造を有するシーケンス制
御方式が知られている。

この制御方式によると、サブルーチン終了後の戻シ番地
は、マイクロプログラムスタックメモリに１語しか記憶
できず、サブルーチン実行中でのデータ処理及び内部処
理において状態変化が発生した場合には、元のマイクロ
プログラムに復帰した後で、それらの状態変化を読取り
、テストすることで、状態変化に対応した処理ルーチン
に移行する必要があった。このため、複数の状態変化に
対応しようとした場合には、複数のマイクロプログラム
処理を必要とし、処理の煩雑化を招くと共に１処理能力
の低下を招くといった欠点があった。

本発明は、斯かる欠点に鑑みてなされたもので、マイク
ロプログラムスタックメモリからの読出し情報、すなわ
ちサブルーチンからの戻り先番地をマイクロプログラム
実行中に発生した状態変化により修飾し、修飾結果によ
りサブルーチンからの戻り番地を与えることにより、上
記欠点を解決し、サブルーチンからの復帰後の処理を簡
略化し、状態変化に迅速に対応できるマイクロプログラ
ム制御方式を提供することを目的とする。

即ち、本発明は、マイクロプログラム実行中に発生する
データ処理装置内部の状態変化を記憶する状態変化記憶
手段と、マイクロプログラムによるサブルーチン呼出し
時にサブルーチンからの戻シ番地を記憶する戻シ番地記
憶手段と、上記各手段に接続され、戻り番地記憶手段の
出力を状態変化記憶手段により修飾するよう構成された
修飾手段とを有し、マイクロプログラムによるサブルー
チンからの復帰命令によシ、上記修飾手段に示される番
地に復帰するよう構成したことを特徴とするものである
。

以下、本発明を図面に示す実施例忙基づいて説明する。

第１図は本発明マイクロプログラム制御方式の一実施例
を示すブロック図である。

図において本発明マイクロプログラム制御方式は、マイ
クロプログラムを記憶する制御メモリ１と、次に読出す
べきマイクロプログラムのアドレスを制御メモリ１に供
給するマイクロアドレスレジスタ２と、次に読出すべき
マイクロプログラムのアドレスを選択しマイクロプログ
ラムアドレスレジスタ２に供給する選択回路３と、マイ
クロアドレスレジスタ２の＋１インクリメント結果を選
択回路３に供給するインクリメント回路４と、制御メモ
リ１の出力をラッチするマイクロ命令レジスタ１０と、
マイクロ命令レジスタｌＯにラッチされた内容を解読し
、データ処理装置の各部に制御信号を送出するデコーダ
ｌｌａ・・・ｌｌｎとを備え、且つ、インクリメント回
路４に接続され、マイクロプログラムサブルーチンから
の戻シ番地を記憶するマイクロプログラムスタックメモ
リ５と、マイクロプログラムスタックメモリ５の読出し
、書込み位置を指定するスタックポインタ６と、マイク
ロプログラム実行中の状態変化７ａ・・・７ｎを記憶し
ておくステータスレジスタ８と、マイクロプログラムス
タックメモリ５とステータスレジスタ８との加算を行い
、選択回路３に供給する加算回路９と、マイクロプログ
ラムスタックメモリ５にインクリメント回路４の出力を
書込むための書込制御信号を発生する書込ゲート回路１
２とを備えて構成される。

上記構成において、マイクロ命令レジスタ１０の一蔀分
け、マイクロプログラムによるジャンプ実行のため、選
択回路３に接続される。又、該選択回路３の制御のため
、デコーダｌｌｂの出力が該選択回路３に接続される。

更に、デコーダｌｌｎからは、上記スタックポインタ６
の一１デクリメントを指示すると共に、ステータスレジ
スタ８のリセットを行なう−１デクリメント信号１１０
と、スタックポインタ６の＋１インクリメントを行なう
＋１インクリメント信号１１１とが出力される。なお、
＋１インクリメント信号は、書込ゲート回路ｘ２１ｃ４
供給され、スタックポインタ６が＋１動作の完了後、上
記書込制御信号を発生せしめる。

次に、本発明マイクロプログラム制御方式の動作につい
て第２図をも参照して説明する。

第”２図は上記実施例の動作を示すタイムチャートであ
って、図面左側に示す数字は、上記第１図中で同符号に
て示す部分の出力に対応している。

まず、第１サイクルにおいて、マイクロプログラムアド
レスレジスタ２に、次のサイクルで実行されるべきマイ
クロ命令アドレスであるＮ番地がセットされ、ついで、
第２サイクルにおいて、サブルーチンＡの呼出しを示す
コール命令がマイクロ命令レジスタ１０にセットされる
とする。この時、インクリメント回路４の出力はＮ＋１
番地、スタックポインタ６は、ｎ番地を示している。第
２サイクルにおいて、コール命令が実行されると、マイ
クロプログラムアドレスレジスタ２には、呼出し先のサ
ブルーチンの格納番地を示すＡ番地がセットされると共
に、サブルーチンからの戻シ番地Ｎ＋１番地を示すイン
クリメント回路４の出力カマイクロプログラムスタック
メモリ５に書込まれる。この書込み動作は、本実施例に
おいては、先ず、デコーダＩｌｎの出力でおる＋１イン
クリメント信号１１１によシ、スタックポインタ６　ヲ
−）−１歩進、すなわちｎ−１−１番地に更新した後、
書込ゲート回路１２からの書込制御信号により制御され
る。

サブルーチンＡに移ったマイクロプログラムによるデー
タ処理装置の内部制御が順次実行され、実行中の状態変
化が起った場合には、ステータスレジスタ８にそれらの
状態変化が記憶されていく。

その稜、サブルーチンＡの完了を示すリターン命令が、
第にサイクルでマイクロ命令レジスタ１０にセットされ
ると、選択回路３は加算回路９の出力を選択するよう制
御を受け、マイクロプログラムスタックメモリ５とステ
ータスレジスタ８とが、加算回路９で加算される。これ
によって、第２サイクルでマイクロプログラムスタック
メモリ５に書込１れた内容Ｎ＋１がステータスレジスタ
８の内容量で修飾され、Ｎ＋１＋ｍ番地を戻り番地と見
なし、マイクロプログラムアドレスレジスタ２にセット
される。その結果、第に＋】サイクルで実行されるマイ
クロ命令は、サブルーチン実行中に発生した状態変化に
対応した戻９番地Ｎ＋１＋ｍ　の内容が、マイクロ命令
レジスタ１０にセットされることになる。！ｆた、第に
サイクルにおいては、リターン命令を実行することで、
デコーダｌｌｎの出力であるスタックポインタ−１デク
リメント信号１１０によシ、スタックポインタ６が一１
デクリメントされると共に、これ以降発生する状態変化
の受付が出来るようステータスレジスタ８がリセットさ
れる。

本発明は以上説明したように、マイクロプログラムサブ
ルーチン実行中に発生した状態変化を記憶する手段を設
け、該手段によりサブルーチン呼出し時にマイクロプロ
グラムスタックメモリに記憶したマイクロプログラムの
戻シ番地を修飾するよう構成すること忙より、サブルー
チン実行中に発生した状態変化に迅速に対応し、サブル
ーチンから戻った後のマイクロプログラム処理を簡略化
できる効果がある。

【図面の簡単な説明】

第１図は本発明マイクロプログラム制御方式の一実施例
を示すブロック図、第２図は上記実施例の動作を示すタ
イムチャートである。 １・・・制御メモリ　　　２・・・マイクロアドレスレ
ジスタ３・・・選択回路　　　４・・・インクリメント
回路５・・・マイクロプログラムスタックメモリ６・・
・スタックポインタ　８・・・ステータスレジスタ９・
・・加算回路　　　ｌＯ・・・マイクロ命令レジスタ１
１・・・デコーダ　　　１２・・・書込ゲート回路出願
人　　日本電気株式会社

Claims (1)

1. 【特許請求の範囲】 マイクロプログラム実行中に発生するデータ処理装置内
   部の状態変化を記憶する状態変化記憶手段と、 マイクロプログラムによるサブルーチン呼出し時に、サ
   ブルーチンからの戻シ番地を記憶する戻り番地記憶手段
   と、 上記各手段に接続され、戻シ番地記憶手段の出力を状態
   変化記憶手段によシ修飾するよう構成された修飾手段と
   を備え、 上記修飾手段に示される番地に復帰するよう構成されて
   成ることを特徴とするマイクロプログラム制御方式。