JPS6218932B2 - - Google Patents
Info
- Publication number
- JPS6218932B2 JPS6218932B2 JP10479179A JP10479179A JPS6218932B2 JP S6218932 B2 JPS6218932 B2 JP S6218932B2 JP 10479179 A JP10479179 A JP 10479179A JP 10479179 A JP10479179 A JP 10479179A JP S6218932 B2 JPS6218932 B2 JP S6218932B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- storage area
- service request
- microinstructions
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 36
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 15
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 15
- 101100490566 Arabidopsis thaliana ADR2 gene Proteins 0.000 description 10
- 101100269260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH2 gene Proteins 0.000 description 10
- 101150065817 ROM2 gene Proteins 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 101150022075 ADR1 gene Proteins 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Description
【発明の詳細な説明】
本発明は、２レベル方式マイクロプログラム制
御データ処理装置に関する。
御データ処理装置に関する。
一般にデータ処理装置において、上位装置から
の命令の解釈および上位装置との情報転送、デー
タ処理装置内部でのすべてのレジスタ間の情報転
送および内部制御方向の決定、下位装置への制御
指令および下位装置との情報転送などの動作をプ
ログラム的手段で実現する方式は、ハードウエア
の量を減ずることが可能であり、現在広く用いら
れている。
の命令の解釈および上位装置との情報転送、デー
タ処理装置内部でのすべてのレジスタ間の情報転
送および内部制御方向の決定、下位装置への制御
指令および下位装置との情報転送などの動作をプ
ログラム的手段で実現する方式は、ハードウエア
の量を減ずることが可能であり、現在広く用いら
れている。
上記のプログラム的手段は、基本動作を指定す
る指令すなわちマイクロ命令を記憶装置から次々
に読み出して実行するという形態であり。通常の
プログラムより低いレベルのプログラム、すなわ
ち、マイクロプログラムにより実現されている。
る指令すなわちマイクロ命令を記憶装置から次々
に読み出して実行するという形態であり。通常の
プログラムより低いレベルのプログラム、すなわ
ち、マイクロプログラムにより実現されている。
このマイクロ命令は、命令のビツト構成方法に
より、水平方式と垂直方式に分類され、一般的に
水平方式は垂直方式に較べより多くの同時並行制
御を行なうため高速実行が可能である。このため
高速のデータ処理装置においては、水平方式が多
く採用されているが、水平方式においては１命令
を構成するビツト数が垂直方式より多くなるため
記憶領域は増大し、また、マイクロプログラミン
グが複雑となる。これに対して、垂直方式におい
ては記憶領域は少なくて済み経済的であるが、処
理速度が遅い。それゆえ、両者の特徴を生かした
２レベル方式マイクロプログラム制御データ処理
装置が考案されるに到つた。この２レベル方式マ
イクロプログラム制御データ処理装置は第１レベ
ルの垂直方式のマイクロ命令で構成される第１マ
イクロプログラムによつてデータ処理装置全体の
動作制御を行い、第２レベルの水平方式のマイク
ロ命令で構成される第２マイクロプログラムによ
つて上位装置からの命令の解釈格納または下位装
置からの情報転送処理要求等の個々のサービス要
求に対する処理を行えば、すべてを水平方式にし
た場合に比較して記憶領域の量を減少させる上、
第１レベルおよび第２レベルのマイクロプログラ
ムは個別に扱えるので、プログラミングが簡略化
されるし、また単一レベルのマイクロプログラム
ですべてを制御する方式に比較して２つのレベル
で同時処理を行うので処理速度を向上させること
ができる。
より、水平方式と垂直方式に分類され、一般的に
水平方式は垂直方式に較べより多くの同時並行制
御を行なうため高速実行が可能である。このため
高速のデータ処理装置においては、水平方式が多
く採用されているが、水平方式においては１命令
を構成するビツト数が垂直方式より多くなるため
記憶領域は増大し、また、マイクロプログラミン
グが複雑となる。これに対して、垂直方式におい
ては記憶領域は少なくて済み経済的であるが、処
理速度が遅い。それゆえ、両者の特徴を生かした
２レベル方式マイクロプログラム制御データ処理
装置が考案されるに到つた。この２レベル方式マ
イクロプログラム制御データ処理装置は第１レベ
ルの垂直方式のマイクロ命令で構成される第１マ
イクロプログラムによつてデータ処理装置全体の
動作制御を行い、第２レベルの水平方式のマイク
ロ命令で構成される第２マイクロプログラムによ
つて上位装置からの命令の解釈格納または下位装
置からの情報転送処理要求等の個々のサービス要
求に対する処理を行えば、すべてを水平方式にし
た場合に比較して記憶領域の量を減少させる上、
第１レベルおよび第２レベルのマイクロプログラ
ムは個別に扱えるので、プログラミングが簡略化
されるし、また単一レベルのマイクロプログラム
ですべてを制御する方式に比較して２つのレベル
で同時処理を行うので処理速度を向上させること
ができる。
従来の２レベル方式マイクロプログラム制御デ
ータ処理装置は、サービスリクエスト信号を第１
マイクロプログラムで解釈し、この解釈結果にも
とづいて、複数のサービスリクエスト信号の１つ
を動作させるために第２マイクロプログラムに具
体的な指示を出している。これによつて第２マイ
クロプログラムの実行の開始、終了は第１マイク
ロプログラムによつてのみ指令される。それゆ
え、マイクロ命令のプログラミングにおいて第１
マイクロプログラムは、随時第２マイクロプログ
ラムに実行させたサービスリクエスト信号に対応
するマイクロ命令の走行状態を監視しなければな
らないため監視のためのマイクロプログラムルー
チンを必要とし、記憶容量を要する。さらに、サ
ービスリクエスト信号に対して第１マイクロプロ
グラムの監視と許可が必要となるので高速実行が
必要なルーチンにおいて処理速度の低下を招くと
いう欠点がある。
ータ処理装置は、サービスリクエスト信号を第１
マイクロプログラムで解釈し、この解釈結果にも
とづいて、複数のサービスリクエスト信号の１つ
を動作させるために第２マイクロプログラムに具
体的な指示を出している。これによつて第２マイ
クロプログラムの実行の開始、終了は第１マイク
ロプログラムによつてのみ指令される。それゆ
え、マイクロ命令のプログラミングにおいて第１
マイクロプログラムは、随時第２マイクロプログ
ラムに実行させたサービスリクエスト信号に対応
するマイクロ命令の走行状態を監視しなければな
らないため監視のためのマイクロプログラムルー
チンを必要とし、記憶容量を要する。さらに、サ
ービスリクエスト信号に対して第１マイクロプロ
グラムの監視と許可が必要となるので高速実行が
必要なルーチンにおいて処理速度の低下を招くと
いう欠点がある。
本発明の目的は、記憶容量を削減し、処理速度
を向上できる２レベル方式マイクロプログラム制
御データ処理装置を提供することにある。
を向上できる２レベル方式マイクロプログラム制
御データ処理装置を提供することにある。
本発明の２レベル方式マイクロプログラム制御
データ処理装置は複数のマイクロ命令からなる第
１マイクロプログラムを記憶した第１の記憶領域
と、前記第１の記憶したマイクロ命令を実行する
ために読み出すためのアドレス情報を格納した第
１のアドレスレジスタと、複数のマイクロ命令か
らなる第２マイクロプログラムを記憶した第２の
記憶領域と、前記第２の記憶領域に記憶したマイ
クロ命令を前記第１の記憶領域に記憶したマイク
ロ命令と並行して実行するために読み出すための
アドレス情報を格納した第２のアドレスレジスタ
と、前記第１のマイクロプログラム中のイネーブ
ルマイクロ命令および起動マイク命令が読み出さ
れたときに供給されている複数のサービスリクエ
スト信号を受けつけて選択されたサービスリクエ
スト信号に応答した第２のマイクロプログラムを
動作させ制御するリクエスト制御回路とを含んで
構成される。
データ処理装置は複数のマイクロ命令からなる第
１マイクロプログラムを記憶した第１の記憶領域
と、前記第１の記憶したマイクロ命令を実行する
ために読み出すためのアドレス情報を格納した第
１のアドレスレジスタと、複数のマイクロ命令か
らなる第２マイクロプログラムを記憶した第２の
記憶領域と、前記第２の記憶領域に記憶したマイ
クロ命令を前記第１の記憶領域に記憶したマイク
ロ命令と並行して実行するために読み出すための
アドレス情報を格納した第２のアドレスレジスタ
と、前記第１のマイクロプログラム中のイネーブ
ルマイクロ命令および起動マイク命令が読み出さ
れたときに供給されている複数のサービスリクエ
スト信号を受けつけて選択されたサービスリクエ
スト信号に応答した第２のマイクロプログラムを
動作させ制御するリクエスト制御回路とを含んで
構成される。
次に、本発明の実施例を図面を参照して詳細に
説明する。第１図は、本発明の一実施例で、
ROM１およびROM２は記憶領域、ADSELは記
憶領域ROM１に対応するアドレス選択回路、
ADR１およびADR２はそれぞれ記憶領域ROM１
およびROM２に対応するアドレスレジスタ、IR
１およびIR２はそれぞれ記憶領域ROM１、およ
びROM２から読み出したマイクロ命令を保持す
る命令レジスタ、OPDECは記憶領域ROM１から
読み出したマイクロ命令を解釈する命令解釈回
路、RCTLは記憶領域ROM１から読み出したマ
イクロ命令に応じて出力される指令によるリクエ
スト、データ処理装置内のハードウエアが発生す
るリクエストならびに、データ処理装置へ外部か
ら入力されるリクエストを受け付けるリクエスト
制御回路、CLKSELはアドレスレジスタADR２
へのクロツクを選択するクロツク選択回路、
GATEはゲートを示す。
説明する。第１図は、本発明の一実施例で、
ROM１およびROM２は記憶領域、ADSELは記
憶領域ROM１に対応するアドレス選択回路、
ADR１およびADR２はそれぞれ記憶領域ROM１
およびROM２に対応するアドレスレジスタ、IR
１およびIR２はそれぞれ記憶領域ROM１、およ
びROM２から読み出したマイクロ命令を保持す
る命令レジスタ、OPDECは記憶領域ROM１から
読み出したマイクロ命令を解釈する命令解釈回
路、RCTLは記憶領域ROM１から読み出したマ
イクロ命令に応じて出力される指令によるリクエ
スト、データ処理装置内のハードウエアが発生す
るリクエストならびに、データ処理装置へ外部か
ら入力されるリクエストを受け付けるリクエスト
制御回路、CLKSELはアドレスレジスタADR２
へのクロツクを選択するクロツク選択回路、
GATEはゲートを示す。
記憶領域ROM１に格納したマイクロは命令で
構成される第１マイクロプログラムはプログラム
サイクルを常時実行しており、記憶領域ROM２
に格納したマイクロ命令で構成される第２マイク
ロプログラムは、第１マイクロプログラムが第２
マイクロプログラムイネーブルマイクロ命令を実
行して第２マイクログラムイネーブル状態となつ
た後に第１マイクロプログラムが第２マイクロプ
ログラム起動マイクロ命令を実行した第２マイク
ロプログラム起動リクエスト信号５２を発生する
か、データ処理装置内のハードウエアからのサー
ビスリクエスト信号５３を発生するか、データ処
理装置へ外部から上位装置からのサービスリクエ
スト信号５４、あるいは下位装置からのサービス
リクエスト信号５５のいずれかを発生するかした
ならば、起動されるとともに処理速度を選択し
て、一連のマイクロプログラムを第１マイクロプ
ログラムとは独立に実行する。さらに、第２マイ
クロプログラムは、上記サービスリクエスト信号
５３，５４，５５が消滅した時、または、第１マ
イクロプログラムが第２マイクロプログラムデイ
スエーブルマイクロ命令を実行して第２マイクロ
プログラムデイスエーブル状態となつた時に停止
する。
構成される第１マイクロプログラムはプログラム
サイクルを常時実行しており、記憶領域ROM２
に格納したマイクロ命令で構成される第２マイク
ロプログラムは、第１マイクロプログラムが第２
マイクロプログラムイネーブルマイクロ命令を実
行して第２マイクログラムイネーブル状態となつ
た後に第１マイクロプログラムが第２マイクロプ
ログラム起動マイクロ命令を実行した第２マイク
ロプログラム起動リクエスト信号５２を発生する
か、データ処理装置内のハードウエアからのサー
ビスリクエスト信号５３を発生するか、データ処
理装置へ外部から上位装置からのサービスリクエ
スト信号５４、あるいは下位装置からのサービス
リクエスト信号５５のいずれかを発生するかした
ならば、起動されるとともに処理速度を選択し
て、一連のマイクロプログラムを第１マイクロプ
ログラムとは独立に実行する。さらに、第２マイ
クロプログラムは、上記サービスリクエスト信号
５３，５４，５５が消滅した時、または、第１マ
イクロプログラムが第２マイクロプログラムデイ
スエーブルマイクロ命令を実行して第２マイクロ
プログラムデイスエーブル状態となつた時に停止
する。
次に、第１図に示す実施例の動作を説明する。
記憶領域ROM１にはマイクロ命令が格納されて
おり、これらのマイクロ命令は第１のマイクロプ
ログラムを構成している。このマイクロ命令はア
ドレスレジスタADR１に格納されたアドレス情
報にもとづいて記憶領域ROM１から読み出され
命令レジスタIR１に格納される。命令レジスタ
IR１に格納されたマイクロ命令解釈回路OPDEC
で解釈され実行される。１つのマイクロ命令の実
行が完了すると、アドレスレジスタADR１に格
納されているアドレス情報が変更されて、次のマ
イクロ命令を読み出し、実行することをくりかえ
す。アドレスレジスタADR１に格納されるアド
レス情報の変更はクロツク信号２の供給によつて
変更されるもので、所定量（例えば＋１）だけ変
更されるときと、アドレスロード信号１の供給に
よつてアドレス選択回路ADSELで選択されたア
ドレス情報が供給されて変更されるときとがあ
る。このアドレス選択回路ADSELでは外部から
のアドレス情報３と記憶領域ROM１から読み出
されたマイクロ命令に含まれるアドレス情報との
いずれかのアドレス情報が選択される。記憶領域
ROM１に格納された第１マイクロプログラムを
実行中にこの第１マイクロプログラムが記憶領域
ROM２に格納されている第２マイクロプログラ
ムとの同時動作を許容できる状態となつた時に
は、第１マイクロプログラムの中の第２マイクロ
プログラムイネーブルマイクロ命令が記憶領域
ROM１から読み出されて、命令レジスタIR１に
格納され、命令解釈回路OPDECで解釈される。
これより第２マイクロプログラムイネーブル信号
５１が命令レジスタIR１および命令解釈回路
OPDECからの情報によりゲートGATEを介して
真になる。これにより、第２マイクロプログラム
に対応する命令レジスタIR２およびアドレスレ
ジスタADR２がクリア状態から解放されて動作
可能な状態になる。さらに、前記第２マイクロプ
ログラムイネーブル信号５１が真の状態におい
て、第１マイクロプログラムが記憶領域ROM１
から第２マイクロプログラム起動マイクロ命令を
読み出して実行し第２マイクロプログラム起動リ
クエスト信号５２が発生すると、リクエスト制御
回路RCTLはサービスリクエスト信号を受け付け
て、処理しうる状態となる。このサービスリクエ
スト信号としてはデータ処理装置内のハードウ
エアからのサービスリクエスト信号５３、デー
タ処理装置外の上位装置からのサービスリクエス
ト信号５４、データ処理装置外の下位装置から
のサービスリクエスト信号５５がある。リクエス
ト制御回路RCTLは、前記のサービスリクエスト
信号５３，５４，５５をフリツプフロツプなどに
記憶するとともにこれらのサービスリクエスト信
号５３，５４，５５の優先順位を判定し最も高い
サービスリクエスト信号を選択した後、そのサー
ビスリクエスト信号に対応する第２マイクロプロ
グラムが格納されている記憶領域ROM２を指定
するモジユールアドレス選択信号５６、およびそ
のサービスリクエスト信号に対応するクロツクを
選択させるクロツク選択信号５７およびクロツク
選択回路CLKSELの動作をアクテイブにするリ
クエストアクテイブ信号５８をを出力する。クロ
ツク選択回路CLKSELは、クロツク選択信号５
７に基づいて速度の異なる複数クロツク信号６０
の内の１つを選択し、記憶領域ROM２に対応す
るアドレスレジスタADR２へ選択したクロツク
信号５９を送出して、アドレスレジスタADR２
に格納したアドレス情報をインクリメントする。
これより、記憶領域ROM２からアドレスレジス
タADR２で指定されるアドレスの内容が順次読
み出され、実行される。ここでリクエストアクテ
イブ信号５８は、リクエスト制御回路RCTLにサ
ービスリクエスト信号が記憶されている間、ずう
と出力され、アドレスレジスタADR２へのクロ
ツク信号５９の供給を可能にする。さらに、アド
レスレジスタADR２は、上位アドレスをフリツ
プフロツプ下位アドレスをカウンタ回路で構成し
ているので、リクエスト制御回路RCTLからのモ
ジユールアドレス選択信号５６をアドレスレジス
タADR２のフリツプフロツプにて記憶すること
により、リクエストアクテイブ信号５８が真の状
態を維持している間、一連の第２マイクロプログ
ラムを繰り返し実行させることが可能である。
記憶領域ROM１にはマイクロ命令が格納されて
おり、これらのマイクロ命令は第１のマイクロプ
ログラムを構成している。このマイクロ命令はア
ドレスレジスタADR１に格納されたアドレス情
報にもとづいて記憶領域ROM１から読み出され
命令レジスタIR１に格納される。命令レジスタ
IR１に格納されたマイクロ命令解釈回路OPDEC
で解釈され実行される。１つのマイクロ命令の実
行が完了すると、アドレスレジスタADR１に格
納されているアドレス情報が変更されて、次のマ
イクロ命令を読み出し、実行することをくりかえ
す。アドレスレジスタADR１に格納されるアド
レス情報の変更はクロツク信号２の供給によつて
変更されるもので、所定量（例えば＋１）だけ変
更されるときと、アドレスロード信号１の供給に
よつてアドレス選択回路ADSELで選択されたア
ドレス情報が供給されて変更されるときとがあ
る。このアドレス選択回路ADSELでは外部から
のアドレス情報３と記憶領域ROM１から読み出
されたマイクロ命令に含まれるアドレス情報との
いずれかのアドレス情報が選択される。記憶領域
ROM１に格納された第１マイクロプログラムを
実行中にこの第１マイクロプログラムが記憶領域
ROM２に格納されている第２マイクロプログラ
ムとの同時動作を許容できる状態となつた時に
は、第１マイクロプログラムの中の第２マイクロ
プログラムイネーブルマイクロ命令が記憶領域
ROM１から読み出されて、命令レジスタIR１に
格納され、命令解釈回路OPDECで解釈される。
これより第２マイクロプログラムイネーブル信号
５１が命令レジスタIR１および命令解釈回路
OPDECからの情報によりゲートGATEを介して
真になる。これにより、第２マイクロプログラム
に対応する命令レジスタIR２およびアドレスレ
ジスタADR２がクリア状態から解放されて動作
可能な状態になる。さらに、前記第２マイクロプ
ログラムイネーブル信号５１が真の状態におい
て、第１マイクロプログラムが記憶領域ROM１
から第２マイクロプログラム起動マイクロ命令を
読み出して実行し第２マイクロプログラム起動リ
クエスト信号５２が発生すると、リクエスト制御
回路RCTLはサービスリクエスト信号を受け付け
て、処理しうる状態となる。このサービスリクエ
スト信号としてはデータ処理装置内のハードウ
エアからのサービスリクエスト信号５３、デー
タ処理装置外の上位装置からのサービスリクエス
ト信号５４、データ処理装置外の下位装置から
のサービスリクエスト信号５５がある。リクエス
ト制御回路RCTLは、前記のサービスリクエスト
信号５３，５４，５５をフリツプフロツプなどに
記憶するとともにこれらのサービスリクエスト信
号５３，５４，５５の優先順位を判定し最も高い
サービスリクエスト信号を選択した後、そのサー
ビスリクエスト信号に対応する第２マイクロプロ
グラムが格納されている記憶領域ROM２を指定
するモジユールアドレス選択信号５６、およびそ
のサービスリクエスト信号に対応するクロツクを
選択させるクロツク選択信号５７およびクロツク
選択回路CLKSELの動作をアクテイブにするリ
クエストアクテイブ信号５８をを出力する。クロ
ツク選択回路CLKSELは、クロツク選択信号５
７に基づいて速度の異なる複数クロツク信号６０
の内の１つを選択し、記憶領域ROM２に対応す
るアドレスレジスタADR２へ選択したクロツク
信号５９を送出して、アドレスレジスタADR２
に格納したアドレス情報をインクリメントする。
これより、記憶領域ROM２からアドレスレジス
タADR２で指定されるアドレスの内容が順次読
み出され、実行される。ここでリクエストアクテ
イブ信号５８は、リクエスト制御回路RCTLにサ
ービスリクエスト信号が記憶されている間、ずう
と出力され、アドレスレジスタADR２へのクロ
ツク信号５９の供給を可能にする。さらに、アド
レスレジスタADR２は、上位アドレスをフリツ
プフロツプ下位アドレスをカウンタ回路で構成し
ているので、リクエスト制御回路RCTLからのモ
ジユールアドレス選択信号５６をアドレスレジス
タADR２のフリツプフロツプにて記憶すること
により、リクエストアクテイブ信号５８が真の状
態を維持している間、一連の第２マイクロプログ
ラムを繰り返し実行させることが可能である。
以上の回路動作により、第２マイクロプログラ
ムは、第１マイクロプログラムからのマイクロ命
令、データ処理装置内のハードウエアからのサー
ビスリクエスト、またはデータ処理装置外からの
サービスリクエストに対し、第１マイクロプログ
ラムとは独立に同時動作可能となるとともにサー
ビスリクエスト信号に応じた速度のクロツク信号
を選択し、要求された速度で第２のマイクロプロ
グラムを実行できることになる。
ムは、第１マイクロプログラムからのマイクロ命
令、データ処理装置内のハードウエアからのサー
ビスリクエスト、またはデータ処理装置外からの
サービスリクエストに対し、第１マイクロプログ
ラムとは独立に同時動作可能となるとともにサー
ビスリクエスト信号に応じた速度のクロツク信号
を選択し、要求された速度で第２のマイクロプロ
グラムを実行できることになる。
上述の実施例では、リクエスト制御回路RCTL
の制御の下にクロツク選択回路CLKSELによつ
て複数の速度の異なるクロツク信号６０からサー
ビスリクエスト信号に応答した１つのクロツク信
号５９を選択して出力している例を示したが、こ
れは第２マイクロプログラムの命令実行速度が固
定であつたため、低速処理を必要とするサービス
要求および高速処理を必要とするサービス要求の
処理が混在した場合に、低速処理を実行するため
に見かけ上の実行速度が遅くなるように無効命令
の挿入や時計ルーチンなどの挿入が必要となり無
駄な記憶領域を要する欠点ならびに処理速度の装
置に応じてマイクロプログラミング行なうために
マイクロ命令のプログラミングが複雑となる欠点
を是正したものであり、本発明を限定するもので
はなく、従来どおり、無効命令や時計ルーチンの
挿入を行なつてもよいものである。
の制御の下にクロツク選択回路CLKSELによつ
て複数の速度の異なるクロツク信号６０からサー
ビスリクエスト信号に応答した１つのクロツク信
号５９を選択して出力している例を示したが、こ
れは第２マイクロプログラムの命令実行速度が固
定であつたため、低速処理を必要とするサービス
要求および高速処理を必要とするサービス要求の
処理が混在した場合に、低速処理を実行するため
に見かけ上の実行速度が遅くなるように無効命令
の挿入や時計ルーチンなどの挿入が必要となり無
駄な記憶領域を要する欠点ならびに処理速度の装
置に応じてマイクロプログラミング行なうために
マイクロ命令のプログラミングが複雑となる欠点
を是正したものであり、本発明を限定するもので
はなく、従来どおり、無効命令や時計ルーチンの
挿入を行なつてもよいものである。
本発明の２レベル方式マイクロプログラム制御
データ処理装置は以上説明したように、第１マイ
クロプログラムのマイクロ命令による指令、デー
タ処理装置内のハードウエアが発生する信号また
はデータ処理装置へ外部から入力される信号など
のサービスリクエスト信号を処理するに当つて第
１マイクロプログラムで処理する代りに新たに追
加したリクエスト制御回路で処理することによ
り、記憶容量を削減できるとともに処理速度を向
上できるという効果がある。
データ処理装置は以上説明したように、第１マイ
クロプログラムのマイクロ命令による指令、デー
タ処理装置内のハードウエアが発生する信号また
はデータ処理装置へ外部から入力される信号など
のサービスリクエスト信号を処理するに当つて第
１マイクロプログラムで処理する代りに新たに追
加したリクエスト制御回路で処理することによ
り、記憶容量を削減できるとともに処理速度を向
上できるという効果がある。
第１図は、本発明の一実施例を示すブロツク図
である。 ROM１およびROM２……記憶領域、ADSEL
……アドレス選択回路、ADR１およびADR２…
…アドレスレジスタ、IR１，IR２……命令レジ
スタ、OPDEC……命令解釈回路、RCTL……リ
クエスト制御回路、CLKSEL……クロツク選択
回路、GATE……ゲート、１……アドレスロード
信号、２……クロツク信号、３……アドレス情
報、５１……イネーブル信号、５２……起動リク
エスト信号、５３，５４および５５……サービス
リクエスト信号、５６……モジユールアドレス選
択信号、５７……クロツク選択信号、５８……リ
クエストアクテイブ信号、５９および６０……ク
ロツク信号、６１……デコード出力信号。
である。 ROM１およびROM２……記憶領域、ADSEL
……アドレス選択回路、ADR１およびADR２…
…アドレスレジスタ、IR１，IR２……命令レジ
スタ、OPDEC……命令解釈回路、RCTL……リ
クエスト制御回路、CLKSEL……クロツク選択
回路、GATE……ゲート、１……アドレスロード
信号、２……クロツク信号、３……アドレス情
報、５１……イネーブル信号、５２……起動リク
エスト信号、５３，５４および５５……サービス
リクエスト信号、５６……モジユールアドレス選
択信号、５７……クロツク選択信号、５８……リ
クエストアクテイブ信号、５９および６０……ク
ロツク信号、６１……デコード出力信号。
Claims (1)
- １ 複数のマイクロ命令からなる第１マイクロプ
ログラムを記憶した第１の記憶の領域と、前記第
１の記憶領域に記憶したマイクロ命令を実行する
ために読み出すためのアドレス情報を格納した第
１のアドレスレジスタと、複数のマイクロ命令か
らなる第２のマイクロプログラムを記憶した第２
の記憶領域と、前記第２の記憶領域に記憶したマ
イクロ命令を前記第１の記憶領域に記憶したマイ
クロ命令と並行して実行するために読み出すため
のアドレス情報を格納した第２のアドレスレジス
タと、前記第１のマイクロプログラム中のイネー
ブルマイクロ命令および起動マイクロ命令が読み
出されたときに供給されている複数のサービスリ
クエスト信号を受けつけて選択されたサービスリ
クエスト信号に応答した第２のマイクロプログラ
ムを動作させ制御するリクエスト制御回路とを含
むことを特徴とする２レベル方式マイクロプログ
ラム制御データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10479179A JPS5629747A (en) | 1979-08-16 | 1979-08-16 | 2-level system microprogram control data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10479179A JPS5629747A (en) | 1979-08-16 | 1979-08-16 | 2-level system microprogram control data processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5629747A JPS5629747A (en) | 1981-03-25 |
| JPS6218932B2 true JPS6218932B2 (ja) | 1987-04-25 |
Family
ID=14390271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10479179A Granted JPS5629747A (en) | 1979-08-16 | 1979-08-16 | 2-level system microprogram control data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5629747A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5641361A (en) * | 1979-09-11 | 1981-04-18 | Usui Internatl Ind Co Ltd | Small diameter steel tube having amticorrosive alloy melt-stuck plated coat on inner circumferential wall and its preparation |
| JPS6119793A (ja) * | 1984-07-03 | 1986-01-28 | Sumitomo Metal Ind Ltd | ハンダ付け性にすぐれた表面処理鋼板 |
| JPS6465248A (en) * | 1987-09-04 | 1989-03-10 | Furukawa Electric Co Ltd | Production of corrosion-resistant copper alloy material having high heat and electric conductivity |
-
1979
- 1979-08-16 JP JP10479179A patent/JPS5629747A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5629747A (en) | 1981-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
| US4860190A (en) | Computer system for controlling virtual machines | |
| JPH0650493B2 (ja) | データ処理装置 | |
| US4047245A (en) | Indirect memory addressing | |
| JPS6218932B2 (ja) | ||
| US5872961A (en) | Microcomputer allowing external monitoring of internal resources | |
| US5487157A (en) | Microprogrammed microcomputer with high-speed interrupt for DRAM refresh | |
| KR100254779B1 (ko) | 피엘씨시스템에서의다중타스크고속수행장치 | |
| JPH08249269A (ja) | Ｄｍａ転送制御方法及びｄｍａ転送制御装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPH05216507A (ja) | プログラマブルコントローラのプログラム変更方法 | |
| JPS6215645A (ja) | 中央処理装置 | |
| JP2684663B2 (ja) | マイクロプログラム制御回路 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPH04346128A (ja) | データ処理装置及びデータ処理方法 | |
| JPS6218937B2 (ja) | ||
| JPS622349B2 (ja) | ||
| JPS62208127A (ja) | マイクロプログラム制御情報処理装置 | |
| JPH04254985A (ja) | Ｄｒａｍ制御装置 | |
| JPH0740224B2 (ja) | マイクロプログラム制御方式 | |
| JPH04310140A (ja) | 計算機システム | |
| JPH1139149A (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
| JPS63204592A (ja) | メモリリフレツシユ制御方式 | |
| JPS6393046A (ja) | マイクロプログラム制御装置 |