JPS622349B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の属する技術分野の説明） 本発明は複数のチヤネルと単数のチヤネル共通
制御部とを具備したデータ転送装置に関し、特に
チエイニング動作を効率的に行なうためのデータ
転送装置の内部構成に関する。

（従来技術の説明） 従来からチヤネル共通制御部によつて複数のチ
ヤネルを制御する形式のデータ転送装置では、チ
エイニング動作におけるチヤネルからチヤネル共
通制御部へのサービス要求の送出方法は、如何な
るチエイニング動作においても常に高速性を有す
るサービス要求として行なうものであつた。この
ため、チヤネルの共通制御方法としては、それに
合わせて高速でサービス要求の処理を行なう必要
があつた。しかし、チエイニング動作では必らず
しもすべてが高速性を要するものではない。例え
ば、第１図に示すようなチヤネルプログラムは通
常、デイスク装置によつて実行される。典型的な
形式のプログラムである。この中で
“SEARCH”コマンドから“READ DATA”コ
マンドへのチエイニング動作は高速で行なわれる
べきであるが、“SEEK”コマンドから
“SEARCH”コマンドへのチエイニング動作は必
らずしも高速で行なう必要はない。しかし、従来
の方法では第１図に示すすべてのチエイニング動
作を高速で実行しようとするため、多数のチヤネ
ルを必要とするようなシステムにおけるデータ転
送装置の場合、高い処理能力のチヤネル共通制御
部を備えなければならないという欠点があつた。

（発明の目的の説明） 本発明の目的は、高速でチエイニング動作を行
なうべきか否かをチヤネル内部で判断することに
より、必要性に応じて割当てられた優先度を有す
るサービス要求をチヤネル共通制御部に対して送
出し、これにより従来方式の欠点を除去して不必
要に高い処理能力を備えたチヤネル共通制御部を
具備することのないデータ転送装置を提供するこ
とにある。

（発明の構成と作用の説明） 本発明は複数のチヤネルと単数のチヤネル共通
制御部とを具備したデータ転送装置において、各
チヤネルが駆動回路と、受信回路と、バツフア制
御回路と、Ｉ／インターフエース回路と、コマ
ンド解釈記憶回路とから成立つように構成したも
のである。

駆動回路は他の装置、例えば中央処理装置や主
記憶装置などへデータを送出するための回路であ
る。受信回路は他の装置、例えば中央処理装置や
主記憶装置などからデータを受信するための回路
である。バツフア制御回路は駆動回路、ならびに
受信回路を通してデータ転送を制御するための回
路である。Ｉ／インターフエース制御回路はデ
ータ転送以外のＩ／動作、例えば起動の制御、
報告の制御、リセツトの制御、タイミングの監
視、チエイニングなどを制御する回路である。

コマンド解釈記憶回路はコマンドを解釈して記
憶するための手段を含んだ回路である。

本発明によるデータ転送装置は複数のチヤネル
と単数のチヤネル共通制御部とを具備し、単数の
チヤネル共通制御部が複数のチヤネルからのサー
ビス要求を優先順位にしたがつて制御し、最も優
先度の高いサービス要求をひとつだけ受付けるこ
とによつて逐次チヤネルの制御を行なう。さら
に、実行中のチヤネルにおいて現在実行中のコマ
ンドが終了したときには、次のコマンドに他のコ
マンドをチエインするためのチエイニング動作を
高速で行なうべきか否かを、現在実行中のコマン
ドを解釈記憶回路に解釈して記憶させ、現在実行
中のコマンドが終了してチエイニング動作を行な
う場合には、チヤネル共通制御部に対して記憶の
内容に基づきチエイニング動作の高速性の要否を
表示してサービスを行なう。

（実施例の説明） 次に、本発明について図面を参照して詳細に説
明する。

第２図は本発明に関連する計算機システムの一
実施例であり、１はデータ転送装置、２は中央処
理装置、３は主記憶装置、４は複数の入出力制御
装置４_１〜４ｎより成る入出力制御部である。第
２図において、データ転送装置１は本発明による
ものである。また、第３図は本発明によるデータ
転送装置１の一実施例の概略を示すブロツク図で
ある。第３図において、データ転送装置１はチヤ
ネル共通制御部１１、ならびに第１〜第ｎのチヤ
ネル１２_１〜１２ｎを含むチヤネル部１２から構
成され、共通バス信号線１３により第１〜第ｎの
チヤネル１２_１〜１２ｎがチヤネル共通制御部１
１に接続されている。

第４図はｎ個のチヤネル１２_１〜１２ｎの内の
ひとつを取出し、このチヤネルが従来技術によつ
て構成された場合の論理構造を説明するためのブ
ロツク図である。

第４図において、チヤネルはバツフア制御回路
１４と、駆動回路１５と、Ｉ／インターフエー
ス制御回路１６と、受信回路１７とから成立つ。

第４図において、バツフア制御回路１４は駆動
回路１５と受信回路とを介して行なうデータ転送
を制御するものであり、バツフアレジスタ制御回
路とから成立つものである。また、Ｉ／インタ
ーフエース制御回路１６はデータ転送以外の動
作、すなわち起動の制御、報告の制御、リセツト
の制御、タイミングの監視、チエイニング動作の
制御などを行なう。

この回路においてチエイニング動作を行なうの
は、周辺制御装置から受信回路１７を通して入力
されたチエイニング動作要求に基づく場合であ
る。

次に本発明によるデータ転送装置のチヤネルの
動作を第５図によつて詳細に説明する。

第５図においては、第４図に対してコマンド解
釈記憶回路１８を付加したものであり、コマンド
解釈記憶回路１８はコマンドを解釈して記憶する
手段より構成されている。

この回路をさらに詳細に説明した回路図が第６
図である。第６図に示したコマンド解釈記憶回路
ではコマンドのパターンをデコーダ１９によつて
解読し、入力されたコマンドが“SEARCH”コ
マンドであるときのみデコーダ１９の出力の状態
を１にする。よつて、“SEARCH”コマンドでは
デコーダ１９の出力がフリツプフロツプ２３をセ
ツトする。しかし、入力されたコマンドが
“SEARCH”コマンド以外のときには出力の状態
が０となり、フリツプフロツプ２３はリセツトさ
れる。

以上の第３図から第６図による説明に基づい
て、さらに詳細な説明を加える。

第１図に示すチヤネルプログラムを第３図に示
すデータ転送装置１が実行する場合、まず最初の
コマンドである。“SEEK”コマンドをチヤネル
共通制御部１１は主記憶装置３より読出し、この
チヤネルプログラムを実行するためのチヤネルに
渡す。

第５図において、Ｉ／インターフエース制御
回路１６は、“SEEK”コマンドを受取り、駆動
回路１５を介して入出力制御部４に送出する。

同時に、コマンド解釈記憶回路１８は該当コマ
ンドを解読するが、解読されたコマンドが
“SEARCH”コマンドではないため、第６図に示
すフリツプフロツプ２３はリセツト状態のままで
ある。該当コマンドが入出力制御部４に渡される
と、所定のデータ転送がバツフア制御回路１４の
制御のものとで実行される。所定のデータ転送が
終了すると、入出力制御部４よりチエイニング動
作の要求が送出され、Ｉ／インターフエース制
御回路１６はチヤネル共通制御部１１に対してチ
エイニング動作のサービス要求を送出する。

このとき、上記のようにコマンド解釈記憶回路
１８のフリツプフロツプ２３はリセツト状態であ
るから、チエイニング動作のサービス要求の優先
度は低いことになる。チヤネル共通制御部１１に
対して他のサービス要求があつて、そちらの方が
優先度が高い場合、そちらのサービス要求の処理
をした後、チエイニング動作のサービス要求を処
理することになる。チエイニングのサービス要求
が処理されると、第１図の“SEARCH”コマン
ドが主記憶装置３より読出され、該当コマンドが
上記チヤネルに渡される。

このとき、Ｉ／インターフエース制御回路１
６から駆動回路１５を通して入出力制御部４に対
して“SEARCH”コマンドを送出する。同時
に、コマンド解釈記憶回路８は該当コマンドを解
読するが、このコマンドが“SEARCH”コマン
ドであるため、フリツプロツプ２３がセツトされ
る。

該当コマンドが入出力制御部４に渡されると、
所定のデータ転送がバツフア制御回路１４の制御
のもとで実行される。所定のデータ転送が終了す
ると、入出力制御部４よりチエイニング動作の要
求が送出され、Ｉ／インターフエース制御回路
１６はチヤネル共通制御部１１に対してチエイニ
ング動作のサービス要求を送出する。

今回は上記コマンド解釈記憶回路１８のフリツ
プフロツプ２３がセツトされているため、チエイ
ニング動作の優先度は高いことになり、チヤネル
共通制御部１１は該当サービス要求に対して高い
優先順位をもつて処理することになる。

この結果、チヤネル共通制御部１１が第１図の
“READ DATA”コマンドを他の要求より優先し
て主記憶装置３から読出し、チヤネルに渡す動作
を実行する。以下の動作は上記“SEEK”コマン
ド、ならびに“SEARCH”コマンドの動作と類
似しているので省略する。

（発明の効果の説明） 本発明には以上説明したようにチエイニング動
作を行なう場合、現在実行中のコマンドに対応し
て優先度を変更する手段をチヤネル内部に設ける
ことにより、チヤネル共通制御部が効率的にサー
ビス要求を受付けて処理を実行し得るため、不必
要に高い処理能力を具備したチヤネル共通制御部
を具備することがないと云う効果がある。

【図面の簡単な説明】

第１図は本発明によるデータ転送装置を含むシ
ステムによつて実行することができるチヤネルプ
ログラムの一例を示す図である。第２図は本発明
によるデータ転送装置を含むシステム構成におけ
る一実施例を示すブロツク図である。第３図は本
発明によるデータ転送装置の構成における一実施
例を示すブロツク図である。第４図は従来技術に
より構成したチヤネルの構成の一例を示す図であ
る。第５図は本発明によるデータ転送装置に使用
するチヤネルの構成における一実施例を示すブロ
ツク図である。第６図は第５図に示すチヤネルに
使用されているコマンド解釈記憶回路の回路構成
における一実施例を示すブロツク図である。 １……データ転送装置、２……中央処理装置、
３……主記憶装置、４……入出力制御部、４_１〜
４ｎ……入出力制御装置、１１……チヤネル共通
制御部、１２……チヤネル部、１２_１〜１２ｎ…
…チヤネル、１３……共通バス、１４……バツフ
ア制御回路、１５……駆動回路、１６……Ｉ／
インターフエース制御回路、１７……受信回路、
１８……コマンド解釈記憶回路、１９……デコー
ダ、２０，２１……ANDゲート、２２……
NANDゲート、２３……フリツプフロツプ。

Claims (1)

【特許請求の範囲】
1. １ 複数のチヤネルと単数のチヤネル共通制御部
   とを具備し、前記単数のチヤネル共通制御部が前
   記複数のチヤネルからのサービス要求を優先順位
   にしたがつて制御し、最も優先度の高いサービス
   要求をひとつだけ受付けることによつて逐次チヤ
   ネルの制御を行なうように構成したデータ転送装
   置において、前記複数のチヤネルのそれぞれが、
   他装置へデータを送出するための駆動回路と、他
   装置からデータを受信するための受信回路と、前
   記駆動回路ならびに前記受信回路を通してデータ
   転送を制御するためのバツフア制御回路と、前記
   データ転送以外のＩ／Ｏ動作の制御を行なうため
   のＩ／Ｏインターフエース制御回路と、コマンド
   を解釈して記憶するための手段を含んだコマンド
   解釈記憶回路とを具備し、前記複数のチヤネルの
   ひとつにおいて現在実行中のコマンドが終了し
   て、次のコマンドに他のコマンドをチエインする
   ためのチエイニング動作を高速で行なうべきか否
   かを、現在実行中のコマンドを前記解釈記憶回路
   に解釈して記憶させ、現在実行中のコマンドが終
   了してチエイニング動作を行なう場合には、前記
   チヤネル共通制御部に対して前記記憶の内容に基
   づきチエイニング動作の高速性の要否を表示して
   サービス要求を行なうように構成したことを特徴
   とするデータ転送装置。