JP2588946B2 - 入出力経路の制御方法および入出力サブシステム - Google Patents

Description

【発明の詳細な説明】 本発明は、入出力経路の制御技術および入出力サブシ
ステムに関し、特に、最適な入出力経路の重み付け、優
先使用、取止めおよび回復などの決定方法に関する。

〔従来の技術〕

たとえば、汎用の電子計算機システムなどにおいて
は、中央処理装置と複数の入出力装置との間に介在する
複数の入出力経路の選択や接続動作を最適化して、両者
間における単位時間当たりのデータ転送量、すなわちス
ループットを可能な限り大きくすることがシステム全体
の性能向上の観点から重要となる。

このため、たとえば、特開昭54−146941号公報に開示
されるように、複数の中央処理によって共用される入出
力装置をアクセスするシステムにおいて、入出力経路の
選択および再接続を行う際に、個々の中央処理装置に対
する制御装置の経路の可用性を示すマップを利用し、中
央処理装置による入出力装置の予約および再接続を入出
力経路とは独立して行うことで、中央処理装置の側から
みた入出力装置の可用性を改善しようとする技術が知ら
れている。

〔発明が解決しようとする課題〕

ところが、上記の従来技術では、個々の中央処理装置
毎に動的に割り当てられる複数の入出力経路は互いに同
等であり、中央処理装置との接続に際しては偶然に最初
に選択された入出力経路を用いるため、個々の入出力経
路において入出力処理速度や信頼性などの特性が異なる
場合には、他よりも入出力処理速度や信頼性の低い入出
力経路が選択されると、入出力処理自体やエラー回復処
理の所要時間が必要以上に増大してシステムの性能を最
大限に発揮させることができないという問題がある。

そこで、本発明の目的は、個々の入出力経路の特性の
差異に応じた最適な入出力経路を選択することにより、
情報処理システムの入出力処理の性能を向上させること
が可能な入出力経路の制御技術を提供することにある。

本発明の他の目的は、上位処理装置との間に介在する
入出力経路の特性の差異に影響されることなく、入出力
処理の性能を向上させることが可能な入出力サブシステ
ムを提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。

〔課題を提供するための手段〕

本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。

すなわち、本発明による入出力経路の制御方法は、少
なくとも一つの上位処理装置と、この上位処理装置によ
って共有される複数の入出力装置と、上位処理装置と入
出力装置との間に介在し、当該上位処理装置と入出力装
置との間で授受される情報を伝達する複数の入出力経路
を有する制御装置とからなる情報処理システムにおい
て、制御装置は、複数の入出力経路の各々における入出
力処理速度の差異を評価し、入出力処理速度が相対的に
小さな入出力経路を用いた上位処理装置からの入出力装
置に対する入出力要求に対して“使用中”または疑似的
な“非接続状態”を応答することにより、上位処理装置
が入出力処理速度が相対的に大きな他の入出力経路を選
択するように入出力経路の選択動作をやり直させるもの
である。

また、本発明になる入出力経路の制御方法は、少なく
とも一つの上位処理装置と、この上位処理装置によって
共有される複数の入出力装置と、上位処理装置と入出力
装置との間に介在し、当該上位処理装置と入出力装置と
の間で授受される情報を伝達する複数の入出力経路を有
する制御装置とからなる情報処理システムにおいて、制
御装置は、複数の入出力経路の各々における信頼度の差
異を評価し、信頼度が相対的に低い入出力経路を用いた
上位処理装置からの入出力装置に対する入出力要求に対
して“使用中”または疑似的な“非接続状態”を応答す
ることにより、上位処理装置が信頼度が相対的に高い他
の入出力経路を選択するように入出力経路の選択動作を
やり直させるものである。

また、本発明の入出力サブシステムは、上位処理装置
に接続される複数の入出力経路を備えた制御装置と、こ
の制御装置を介して上位処理装置に接続される少なくと
も一つの入出力装置とからなる入出力サブシステムにお
いて、制御装置は、複数の入出力経路の各々における入
出力処理速度の差異を評価するための第１の制御情報を
持ち、入出力処理速度が相対的に小さな入出力経路を用
いた上位処理装置からの入出力装置に対する入出力要求
に対して“使用中”または疑似的な“非接続状態”を応
答することにより、上位処理装置が入出力処理速度が相
対的に大きな他の入出力経路を選択するように入出力経
路の選択動作をやり直させるようにしたものである。

また、本発明の入出力サブシステムは、上位処理装置
に接続される複数の入出力経路を備えた制御装置と、こ
の制御装置を介して上位処理装置に接続される少なくと
も一つの入出力装置とからなる入出力サブシステムにお
いて、制御装置は、複数の入出力経路の各々における信
頼度の差異を評価するための第２の制御情報を持ち、信
頼度が相対的に低い入出力経路を用いた上位処理装置か
らの入出力装置に対する入出力要求に対して“使用中”
または疑似的な“非接続状態”を応答することにより、
上位処理装置が信頼度が相対的に高い他の入出力経路を
選択するように入出力経路の選択動作をやり直させるよ
うにしたものである。

〔作用〕

上記した本発明の入出力経路の制御方法によれば、上
位処理装置の各々に接続可能な複数の入出力経路が存在
する場合に、入出力処理速度や信頼性などの特性が最良
の入出力経路を上位処理装置が選択するように、当該入
出力経路の選択動作をやり直させることで、最適の入出
力経路を選択することができ、情報処理システムにおけ
る入出力処理の性能が向上する。

また、上記した本発明の入出力サブシステムによれ
ば、上位処理装置の各々に接続可能な複数の入出力経路
が存在する場合に、入出力処理速度や信頼性などの特性
が最良の入出力経路を上位処理装置が選択するように、
当該入出力経路の選択動作をやり直せることで、当該上
位処理装置に最適の入出力経路を選択させることがで
き、上位処理装置と入出力装置との間におけるデータ転
送やエラー回復の所要時間を最小にすることが可能とな
り、入出力サブシステムの入出力処理の性能を向上させ
ることができる。

〔実施例１〕 第１図は、本発明の一実施例である入出力経路の制御
方法が実施される情報処理システムの構成の一例を示す
ブロック図であり、第２図および第３図は、その一部を
さらに詳細に示す説明図である。

たとえば、汎用の電子計算機などを構成する複数の中
央処理装置１（上位処理装置）には、中央処理装置１か
らの指令に基づいて当該中央処理装置１と外部との間に
おける情報や命令などの授受を制御するチャネル装置２
（上位処理装置）が設けられている。

このチャネル装置２には、複数の制御装置３および制
御装置４を介して、たとえば、複数台のカートリッジ型
磁気テープ装置５（入出力装置：以下MTと略記する）が
接続され、入出力サブシステムを構成している。

このMT5は、小型化・軽量化を目的として、従来の磁
気テープ装置の高速な立ち上げに不可欠な真空カラムを
除去し、リール・ツー・リール方式の図示しない磁気テ
ープカートリッジを記憶媒体として用いるものであり、
前記制御装置３および４の内部に後述のデータバッファ
を設けて、上位のチャネル装置２の側との間におけるデ
ータの授受を複数のブロック単位で行う、いわゆる先読
み／まとめ書き動作を行うことにより、入出力命令に対
する応答速度を向上させている。

制御装置４および５は、それぞれに設けられたチャネ
ル側プリプロセッサ６およびI/Oインターフェイス７を
介してチャネル装置２に選択的に接続され、複数のMT5
は複数のデバイスインターフェイス８および９を介して
制御装置３および４の双方に接続されている。

一方、複数の制御装置３および４は、第２図に示され
るように、それぞれ、全体の動作の制御を行うメインプ
ロセッサ10と、MT5と中央処理装置１との間で授受され
るデータを一時的に記憶するデータバッファ11と、制御
メモリ12とを備えている。

制御装置３および４にそれぞれ設けられたデータバッ
ファ11は、複数の前記デバイスインターフェイス８およ
び９を介して下位のMT5のいずれとも接続が可能にされ
ているとともに、バス線13およびバス線14を介して、当
該制御装置３（４）に属するチャネル側プリプロセッサ
６および他の制御装置４（３）に属するチャネル側プリ
プロセッサ６に接続されており、MT5と中央処理装置１
との間で転送されるデータの先読み／まとめ書きを可能
にしている。

制御装置３および４にそれぞれ設けられたメインプロ
セッサ10および制御メモリ12は、互いに制御線15および
16を介して接続されており、制御情報の授受による連携
した動作が可能にされている。

また、メインプロセッサ10は制御線17および制御線18
を介して、チャネル側プリプロセッサ６およびデータバ
ッファ11を制御している。

チャネル側プリプロセッサ６は、制御線19を介して制
御メモリ12にアクセス可能にされている。

制御メモリ12には、メインプロセッサ10の動作を制御
するマイクロプログラムや、チャネル側プリプロセッサ
６およびMT5に関する情報が格納されており、この情報
に基づいて、チャネル側プリプロセッサ６における入出
力要求の受付けや後述の最適データ転送経路の選択など
が行われるものである。

ここで、本実施例におけるデータバッファ11を介して
中央処理装置１とMT5との間における一般的なデータ転
送の概略を説明すれば次のようになる。

すなわち、チャネル側にプリプロセッサ６とデータバ
ッファ11の間では、I/Oインターフェイス７、チャネル
側プリプロセッサ６、バス線13またはバス線14を介して
１ブロックずつ読み書きされる。

データバッファ11は、前述のようにバス線13を通して
メインプロセッサ10側のチャネル側プリプロセッサ６
と、バス線14を通して他方のメインプロセッサ10側のチ
ャネル側プリプロセッサ６と接続されているが、同時に
は１つのバス線13または14としか接続できない。

一方、データバッファ11とMT5の間のデータ転送は、
前述のように一度に複数ブロックを連続して読み書きす
る処理である、先読み／まとめ書きが行われる。

このように、一度に複数のブロックを連続して転送す
るためには、同一MT5のデータは、常に同一のデータバ
ッファ11内にあった方が良い。

このため、複数のMT5は、物理的には２台の制御装置
３および４のうちどちらから制御されることも可能とな
っているが、任意の時点では、論理的に、当該MT5が使
用するデータバッファ11の属する制御装置３または４の
一方の制御を受けるように構成されている。

このように、本実施例における任意のMT5は、上位の
中央処理装置１との間に複数のデータ転送経路を持つ
が、大別すると２種類のデータ転送経路に分けることが
できる。

その１つは、制御装置３（４）のデータバッファ11を
使用中のMT5に対して当該制御装置３（４）に属するチ
ャネル側プリプロセッサ６を介してチャネル装置２から
入出力要求がある場合の経路であり、バス線13を使用す
る入出力経路である。本実施例ではこの経路をストレー
ト経路と定義する。

他の１つは、制御装置３（４）のデータバッファ11を
使用中のMT5に対して他の制御装置４（３）側のチャネ
ル側プリプロセッサ６を介してチャネル装置２から入出
力要求がある場合の経路でバス線14を使用する入出力経
路である。本実施例ではこれをクロス経路と定義する。

このクロス経路を使用することは、あるMT5を制御し
ている制御装置３（４）とは別の制御装置４（３）から
の入出力要求を実行することであり、制御装置３（４）
のメインプロセッサ10が制御線15を使用して他の制御装
置４（３）のメインプロセッサ10との間で連携動作のた
めの通信処理を行わなければならないことを意味し、こ
の通信処理に要する時間だけ、ストレート経路を使用す
るときに比べて入出力時間が大きくなる。

その結果、問題となるのは、本実施例のようなシステ
ム構成で、あるMT5とチャネル装置２との間でストレー
ト経路およびクロス経路の双方が使用可能な場合に、所
要時間の大きなクロス経路を使用することによる、スト
レート経路を使用すれば発生しないはずのスループット
の低下を招くことである。

そこで、本実施例では、入出力経路の特性として各経
路を使用した時の入出力処理時間を考え、その最適化す
なわち短縮を図るものである。

ところで、前述のように、あるMT5の制御は先読み／
まとめ書き処理の都合上、制御装置３または４のいずれ
かに固定されているので、このようなスループット低下
を防止するためには、そのMT5に対するチャネル装置２
からの入出力要求があったときに、当該MT5への入出力
で使用するデータ転送経路がストレート経路か、あるい
はクロス経路かを判定する機能をもたせ、そのMT5への
最適データ転送経路であるストレート経路を使用する必
要がある。

このとき、最適な入出力経路に入出力要求を集める方
法がいくつか考えられるが、本実施例では、チャネル装
置２の経路切り替え機能を利用する。

すなわち、本実施例におけるチャネル装置２は、たと
えば、IBMの標準アーキテクチュアである370/XAのよう
に、同一入出力装置に対して複数個の入出力経路が存在
する場合、一つの入出力経路からの入出力要求に対し、
“使用中”を報告すれば、当該入出力要求を他の入出力
経路に自動的に切り替える機能を有しており、制御装置
３または４は、最適でない入出力経路からの起動に対し
て“使用中”を報告することにより上位システムに経路
を選択させなおすことができるようになっている。

このため、本実施例の場合には、第３図に示されるよ
うに、制御情報として、経路スイッチ20（第１の制御情
報）および最適経路有効フラグ21（第３の制御情報）
と、タイマ有効フラグ22,タイマ23および制御モード24
（第４の制御情報）を有している。

すなわち、最適経路有効フラグ21は、チャネル側プリ
プロセッサ６の内部に設けられ、上位のチャネル装置２
が、ある入出力経路からの入出力要求に“使用中”を応
答した場合に、当該入出力要求を他の入出力経路に自動
的に切り換える機能を有しているか否かを記憶する働き
をする。チャネル装置２が本切り換え機能を有している
場合に、最適経路有効フラグ21は“1"が設定され、本切
り換え機能を有していない場合は“0"が設定される。そ
して、なんらかの原因で最適入出力経路が使用できなく
なった場合に、再度入出力経路の最適化を実行するか否
かを、当該最適経路有効フラグ21を参照して決定する。

また、経路スイッチ20は、チャネル側プリプロセッサ
６の内部に設けられており、入出力要求があったMT5が
該チャネル側プリプロセッサ６にとってストレート経路
であるかクロス経路であるかを判定するためのものであ
り、経路スイッチ20がＳの場合はストレート経路を表
し、Ｃの場合はクロス経路を表すとともに、MT5を制御
している制御装置３または４が変わったときには再設定
される。

タイマ有効フラグ22は、制御メモリ12の内部に設けら
れており、クロス経路に対する入出力要求に対して“使
用中”を報告する時に“1"にセットされ、このフラグを
参照することによって、現在、クロス経路に対する入出
力要求が保留中か否かを知ることができる。

すなわち、タイマ有効フラグ22が“1"であるというこ
とは、クロス経路から入出力要求があった時に“使用
中”を報告し、ストレート経路が存在するか否かを判定
するための待ち状態が続いていることを表す。この間に
最適経路有効フラグ21が“1"に変化するということは、
接続されているチャネル装置２は、「ある入出力経路か
ら入出力を試みた時に“使用中”が報告された場合、他
に使用可能な入出力経路が存在するならばそこから入出
力を試みようとする」という機能を有することが分か
る。もし、この間に最適経路有効フラグ21が“1"に変化
しなかったということは、接続されているチャネル装置
２は、「ある入出力経路から入出力を試みた時に“使用
中”が報告された場合、他に使用可能な入出力経路がし
ていてもそこから入出力を試みようとせず、下位側のMT
5（または制御装置３（４））から“非使用中”が報告
されるまで入出力を中断する」という機能を有するチャ
ネル装置２であるか、あるいは「他に使用可能な入出力
経路が存在しないので下位側のMT5（または制御装置３
（４））から“非使用中”が報告されるまで入出力を中
断せざるを得ない状態」にあるかのどちらかであること
が分かる。

タイマ23は、制御メモリ12に設けられており、タイマ
有効フラグ22がセットされたときにオンとなり、一定時
間経過後および最適経路中断条件成立時にリセットされ
る。

制御モード24は、初期状態iNiT、ストレート許可ST、
ストレート／クロス許可SC1、ストレート／クロス許可S
C2の４つの状態をとり、初期状態iNiT,ストレート／ク
ロス許可SC1およびストレート／クロス許可SC2は、スト
レート経路およびクロス経路のどちらからの入出力要求
でも受け付ける状態であることを表し、ストレート許可
STは、ストレート経路の入出力要求は受付けて実行し、
クロス経路の入出力要求に対しては“使用中”を報告す
る状態であることを表す。

以下、本実施例における入出力経路の最適化の制御動
作の一例を説明する。

本実施例における入出力経路の最適化の制御動作を行
うためには、物理的にはストレート経路およびクロス経
路の両方の経路が存在するが、実際に入出力が実行され
るときには、入出力経路の状態が、ストレート経路しか
もたない場合、クロスしかもたない場合、およびストレ
ート経路およびクロス経路の両方が存在する場合の３種
類になることを知る必要がある。ストレート経路からの
入出力要求の場合は、それ自体が最適入出力経路である
ため問題ないが、クロス経路しかもたない場合、あるい
はクロス経路およびストレート経路の両方をもつが、一
時的にクロス経路しか存在しなくなった場合は、クロス
経路からの入出力要求を“使用中”として拒否してスト
レート経路からの同一入出力要求を期待することはでき
ない。しかし、入出力要求があるたびに、“使用中”・
“非使用中”・“入出力実行”という一連の最適化動作
を行ったのでは、当該最適化動作自体が入出力処理にお
ける負荷として作用するので、これを回避すべくクロス
経路でも直ちに入出力動作を実行しなければならない。
そこで、本実施例では、制御モード24の各状態を用い
て、後述の第４図および第５図のフローチャートや、第
６図および第７図にて例示されるような制御動作を行
う。

さらに、本実施例の入出力経路最適化を行うために
は、クロス経路からの入出力要求があった時に、クロス
経路の状態を、「ストレート経路およびクロス経路の
両方が存在するが一時的にクロス経路しか存在しなくな
った」、「クロス経路しか存在しない」の２つに分類
する必要があり、この分類は、後述のように、最適経路
有効フラグ21を参照することによって可能となる。すな
わち、最適経路有効フラグ21が“1"の時はの場合であ
り、“0"の時はの場合であると判断することができ
る。

始めに、第４図は、入出力要求があったMT5の経路ス
イッチ20がＳ（ストレート経路）であるときの流れ図で
ある。

まず、上位の中央処理装置１およびチャネル装置２な
どからの入出力要求が直接データの入出力に関係しない
動作指令か（以下、これを中断条件と記す）否かを判定
し（ステップ401）、中断条件不成立の場合、すなわち
通常のデータの入出力処理の場合にはそのMT5の制御モ
ード24が初期状態iNiTか否かを調べる（ステップ40
2）。

そして、初期状態iNiTでないときにストレート／クロ
ス許可SC1かどうか調べ（ステップ403）、ストレート／
クロス許可SC1でないならタイマ有効フラグ22が“1"
（オン）となっているかどうかを調べる（ステップ40
4）。

このとき、タイマ有効フラグ22が“1"となっていると
いうことは、クロス経路に対して“使用中”を報告して
いて、なおかつストレート経路へ入出力要求があったこ
と（すなわち、チャネル装置２が経路切り換え機能を備
えており、当該経路切り換え機能を利用可能なこと）を
意味しているため、最適経路有効フラグ21を“1"（オ
ン）にして（ステップ405）、タイマ23の値を初期化す
ることで（ステップ406）、クロス経路で“使用中”を
報告するために必要な条件を継続（延長）させることに
より、クロス経路からの入出力を受付ようとする処理を
遅延させ、ストレート経路からの入出力要求を実行し
（ステップ407）、処理を終了する（ステップ408）。

一方、ステップ401における中断条件が成立した場合
には、すなわち、通常のデータの入出力に関係しない動
作指令の場合には、タイマ有効フラグ22を“0"（オフ）
にし（ステップ409）、制御モード24を初期状態iNiTに
変更し（ステップ410）、さらに入出力を実行し（ステ
ップ407）、処理を終了する（ステップ408）。

これにより、タイマ有効フラグ22が“0"となってタイ
マ監視により待ち状態になっているクロス経路での“非
使用中”の報告、すなわち当該クロス経路の使用が可能
となる。

処理を遡って、ステップ402で制御モード24が初期状
態iNiTであるときおよびステップ404でタイマ有効フラ
グ22が“0"となっているとき（すなわち、制御モード24
がストレート許可STまたはストレート／クロス許可SC2
となっているとき）は、制御モード24をストレート許可
STに変更し（ステップ411）、後述の、クロス経路に対
して“使用中”を報告させる制御動作をおこなうか否か
の判定条件とする。

また、ステップ403でストレート／クロス許可SC1の条
件が成立したときは、制御モード24を変更せず、ストレ
ート経路およびクロス経路のどちらからの入出力要求で
も実行する。これは、あるMT5と上位のチャネル装置２
とのデータ転送経路がクロス経路しかないことを意味し
ている。

次に、上記システムからの入出力要求があったMT5の
経路スイッチ20がＣ（クロス経路）である場合の動作を
第５図の流れ図を用いて説明する。

まず、制御モード24がストレート許可STか否かによ
り、以前にストレート経路で入出力を行っていたかどう
かを判定し（ステップ501）、ストレート経路で入出力
が行われていたと判明した場合には、タイマ有効フラグ
22を“1"にして（ステップ502）、その入出力要求に対
して“使用中”を報告する（ステップ503）。

その後、タイマ23がオーバーフローするか、通常のデ
ータの入出力に関係しない処理命令が到来し、中断条件
が成立してタイマ有効フラグ22が“0"となるのを待ち
（ステップ504）、タイマ有効フラグ22が“0"となった
ら、最適経路有効フラグ21が“1"か否かを判別する（ス
テップ505）。

そして、最適経路有効フラグ21が“1"（オン）のとき
は制御モード24をストレート／クロス許可SC2に変更し
（ステップ506）、最適経路有効フラグ21が“0"のとき
は、制御モード24をストレート／クロス許可SC1に変更
し（ステップ507）、その後、チャネル装置２の側に
“非使用中”を報告して（ステップ508）、処理を終了
する（ステップ509）。

ここで、制御モード24におけるストレート／クロス許
可SC1とストレート／クロス許可SC2の違いは、前者はス
トレート経路およびクロス経路のどちらで入出力処理を
行っても制御モード24は変更されないのに対し、後者で
は、ストレート経路で入出力を行った際に制御モード24
をストレート許可STに変更できるということである。

すなわち、本実施例における入出力経路の最適化の制
御動作を行うためには、物理的にはストレート経路およ
びクロス経路の両方の経路が存在するが、実際に入出力
が実行されるときには、入出力経路の状態が、ストレー
ト経路しかもたない場合、クロスしかもたない場合、お
よびストレート経路およびクロス経路の両方が存在する
場合の３種類になることを知る必要がある。

ストレート経路からの入出力要求の場合は、それ自体
が最適入出力経路であるため問題ないが、クロス経路し
かもたない場合、あるいはクロス経路およびストレート
経路の両方をもつが、一時的にクロス経路しか存在しな
くなった場合は、クロス経路からの入出力要求を“使用
中”として拒否してストレート経路からの同一入出力要
求を期待することはできない。

しかし、入出力要求があるたびに、“使用中”・“非
使用中”・“入出力実行”という一連の最適化動作を行
ったのでは、当該最適化動作自体が入出力処理における
負荷として作用するので、これを回避すべくクロス経路
でも直ちに入出力動作を実行しなければならない。

さらに、本実施例の入出力経路最適化を行うために
は、クロス経路しか存在しないときに、クロス経路の状
態を２つに分類する必要があり、以下の様に行われる。

すなわち、本実施例の制御動作によれば、中央処理装
置１およびチャネル装置２などの上位システムが、たと
えばIBMの標準アーキテクチャである370/XAに代表され
るようなシステムであるかどうかを認識することができ
る。

この上位システムの認識は、前述のように同一入出力
装置に対して複数個の入出力経路があり、クロス経路か
らの起動に対して“使用中”を報告したときに引き続き
ストレート経路からの入出力要求が１度でもあったかど
うかの判断によりなされる。

すなわち、ストレート経路からの入出力要求が１度で
もあったときに第４図のステップ405で示されるように
最適経路有効フラグ21を“1"として、チャネル装置２の
側が、IBMの標準アーキテクチャである370/XAに代表さ
れるようなシステムであり、本実施例のような入出経路
の制御動作が有効であることを記憶する。

こうして、クロス経路からの入出力要求に対し“使用
中”を報告し、たまたまストレート経路からの起動がタ
イマ23の監視時間中になかったとしても入出力経路が１
つしかなく本実施例の入出力経路の最適化を行うことが
できないと判断せず、再度入出力経路最適化動作に戻る
ことが可能となる。

したがって、クロス経路からの入出力要求に対して
は、第５図のステップ505で最適経路有効フラグ21を参
照し、これが“1"となっているときに制御モード24をス
トレート／クロス許可をSC2に変更することでストレー
ト経路およびクロス経路の両方が存在するが一時的にク
ロス経路しか存在しなくなったと認識することができ、
逆に、この最適経路有効フラグ21が“0"となっていると
きにはクロス経路しか存在しないことを認識することが
できるものである。

すなわち、ストレート／クロス許可SC2の場合には、
上位のチャネル装置２の側の都合により一時的にクロス
経路しか存在しなくなったときに、再度ストレート経路
で入出力要求があったなら再び入出力経路を最適化する
動作を再開できることになる。

一方、処理を遡って、ステップ501で制御モード24が
ストレート許可STでない場合、すなわちクロス経路およ
びストレート経路のどちらかの入出力要求でも受付る場
合には、中断条件が成立しているかどうか調べ（ステッ
プ510）、条件成立時にはタイマ有効フラグ22を“0"に
して（ステップ515）、さらに制御モード24を初期状態i
NiTに変更し（ステップ513）、入出力動作を実行（ステ
ップ514）し、処理を終了する（ステップ509）。

また、ステップ510において中断条件が不成立の場合
には制御モード24をチェックしてストレート／クロス許
可SC1か否かを判別し（ステップ511）、ストレート／ク
ロス許可SC1の場合にはさらに最適経路有効フラグ21が
“1"か否かを判別し（ステップ512）、最適経路有効フ
ラグ21が“1"であるときには中断条件成立時と同様に制
御モード24を初期状態iNiTに変更し（ステップ513）、
入出力動作を行って処理を終了する（ステップ509）。

また、前記ステップ511で制御モード24がストレート
／クロス許可SC1でない場合、すなわち制御モード24が
初期状態iNiTおよびストレート／クロス許可SC2である
とき、およびステップ512で最適経路有効フラグ21が
“0"であるときは、制御モード24を変更せずにステップ
514の入出力処理を実行し、処理を終了する（ステップ5
09）。

なお、第６図は、前述の第４図および第５図のフロー
チャートを実行した際の動作モードの遷移図であり、第
７図は、前述の第４図および第５図のフローチャートを
実行する際に動作モードの各状態が経路スイッチの各状
態に応じていかに変化するかを示した図である。

この第６図および第７図にて、制御モード24の変化を
説明する。すなわち、システム起動時には、制御モード
24は、図６の左上の初期状態iNiT（図７の最上段のエン
トリ）にあり、この状態で経路スイッチ20がＣ（クロス
経路）でコマンドを受領した場合には現在の状態が維持
され、一方、経路スイッチ20がＳ（ストレート経路）で
コマンドを受領した場合には、制御モード24はタイマ有
効フラグ22が“0"のストレート許可（ST）に遷移する
（図７の上から二段目のエントリ）。

このタイマ有効フラグ22が“0"のストレート許可（S
T）の制御モード24の状態では、経路スイッチ20がＳ
（ストレート経路）でコマンドを受領した場合には現在
の状態が維持される。一方、経路スイッチ20がＣ（クロ
ス経路）でコマンドを受領した場合には、まず、“使用
中”を上位のチャネル装置２に報告し、タイマ有効フラ
グ22を“1"にして、当該タイマ有効フラグ22が“1"の状
態のストレート許可（ST）に遷移する（図７）の上から
三段目のエントリ）。

この制御モード24では、経路スイッチ20がＳ（ストレ
ート経路）でコマンドを受領した場合には最適経路有効
フラグ21を“1"にして、現在の状態を維持し、一方、経
路スイッチ20がＣ（クロス経路）の場合には、現在の状
態を維持する。この状態で、中断条件が成立するか、あ
るいは、タイマオーバフローでタイマ有効フラグ22が
“0"になると、上位のチャネル装置２に“非使用中”を
報告した後、最適経路有効フラグ21が“1"か否かを判定
する。

そして、最適経路有効フラグ21が“1"の場合には、制
御モード24を、ストレート／クロス許可（SC2）（図７
の上から四段目のエントリ）に遷移する。このストレー
ト／クロス許可（SC2）の状態では、経路スイッチ20が
Ｃ（クロス経路）の場合には、そのままの状態を維持
し、一方、経路スイッチ20がＳ（ストレート経路）の場
合には、前述のタイマ有効フラグ22が“0"のストレート
許可（ST）に遷移する（図７の上から二段目のエント
リ）。

一方、前述の判定で最適経路有効フラグ21が“0"の場
合には、ストレート／クロス許可（SC1）（図７の上か
ら五段目のエントリ）に遷移する。この状態では、経路
スイッチ20がＳ（ストレート経路）の場合には、現在の
状態を維持し、一方、経路スイッチ20がＣ（クロス経
路）の場合には、最適経路有効フラグ21が“1"に変化し
たか否かを判定し、変化していない場合には現在のモー
ドを維持し、“1"に変化している場合には、最初の図６
の左上の初期状態iNiT（図７の最上段のエントリ）に遷
移する。

このように、本実施例によれば、チャネル装置２の側
における入出力要求を発行する入出力経路の切り換え機
能を利用し、入出力処理速度の劣るクロス経路への入出
力要求に対しては“使用中”を報告して拒否し、最適入
出力経路であるストレート経路への入出力要求は受付け
て実行することで入出力経路を最適化する制御動作を行
うので、入出力処理速度の観点からストレート経路より
も劣るクロス経路の多用によるスループット低下を防止
することができる。

また、上位の中央処理装置装置２の側の原因で不利な
クロス経路しか使用できなくなった状態を最適経路有効
フラグ21などの情報で適宜知ることで、上記の入出力経
路を最適化する制御動作に固執することなく、すなわ
ち、最適化のための制御動作の処理ステップがかえって
入出力処理の負荷になることを未然に防止でき、上位の
チャネル装置２および中央処理装置１における多様な入
出力動作や情報処理システムの稼働状況の変化に柔軟に
適応できる。

これにより、上位の中央処理装置１およびチャネル装
置２に接続され、制御装置3,4および複数のMT5などから
なる入出力サブシステムの入出力処理の性能を最大限に
発揮させることができる。

〔実施例２〕 第８図（ａ）〜（ｃ）および第９図（ａ），（ｂ）
は、本発明の他の実施例である入出力経路の制御動作を
説明する説明図および流れ図である。

本実施例では、個々の入出力経路の特性として信頼度
を採用し、入出力経路の最適化を行うものである。

すなわち、第８図（ａ）は、信頼度が異なる場合の入
出力経路最適化を行なうためのエラー記録テーブル25
（第２の制御情報）であり、個々のMT5がとりうる入出
力経路のすべてについてそのエラー履歴が記録されてい
る。

また、同図（ｂ）は、上位のチャネル装置２の側に対
して“非使用中”を報告するための時間を管理するタイ
マ23aであり、さらに同図（ｃ）は最適化を行う制御動
作のステータス26（第４の制御情報）である。

この場合、前記ステータス26は、初期状態Ｎ、エラー
経路回避状態EB、エラー経路のみ存在状態Ｅ及び全経路
エラー状態EAの各々の何れかをとりうるように構成され
ている。

以下、本実施例の動作を第９図（ａ）および（ｂ）の
流れ図を参照しながら説明する。

まず、チャネル装置２の側からの入出力要求がある
と、エラー記録テーブル25をを参照し（ステップ90
1）、入出力要求があったMT5へのすべての入出力経路に
ついてエラーが起きていたかどうか調べ、エラー経路が
ないときは即座に入出力を実行し（ステップ902）、さ
らに当該入出力処理が正常に行われたかどうかを調べて
（ステップ903）、エラーがなければ処理を終了する
（ステップ919）。

このステップ903でエラーがあったら、回復動作を行
ない、回復処理が成功したか否かを調べる（ステップ90
4）。

回復動作が失敗したならエラー表示（ステップ910）
を行なった後、また、回復処理が成功した場合にはエラ
ーをエラー記録テーブル25に登録する（ステップ90
5）。

次に、ステータス26がエラー経路のみ存在状態Ｅかど
うかのチェックを行ない（ステップ906）、エラー経路
のみ存在状態Ｅなら、ステータス26を変更せず処理を終
える。

一方、ステータス26がエラー経路のみ存在状態Ｅでな
いときは、全経路にエラー経路かどうかをエラー記録テ
ーブル25を参照して調べ（ステップ907）、全経路がエ
ラー経路ならば、ステータス26を全経路エラー状態EAに
変更し（ステップ909）、まだエラーが発生していない
経路があればステータス26をエラー経路回避状態EBに変
更（ステップ908）した後、処理を終了する（ステップ9
19）。

こうしてステータス26をエラー経路回避状態EBに変更
することで、以降は信頼性を考慮した入出力経路の最適
化が開始される。

すなわち、まずステップ901でエラー記録テーブル25
を参照し、エラー経路がある場合にエラー経路と入出力
要求があった経路が一致するかどうかを調べ（ステップ
911）、一致しなければ、ステータス26をエラー経路回
避状態EBに変更し（ステップ917）、タイマ23aを初期化
して（ステップ918）、前記ステップ902へ進み、入出力
動作を実行する。

また、前記ステップ911でエラー経路と入出力要求が
あった経路が一致したときは、ステータス26を参照し、
前記経路エラー状態EAか否か（ステップ912）、エラー
経路回避状態EBか否か（ステップ913）、エラー経路の
み存在状態Ｅか否か（ステップ914）を順次調べる。

そして、ステータス26が全経路エラー状態EAのとき
は、すべての入出力経路がエラー経路であるためのステ
ップ902へ進み、入出力処理を実行する。

また、エラー経路のみ存在状態Ｅの場合も、エラー履
歴のある当該入出力経路しか存在しないと判明している
のでステップ902へ進み、入出力処理を実行する。

さらに、ステータス26がエラー経路回避状態EBのとき
は、ステップ915へ進み、当該入出力経路への入出力要
求に対して“使用中”と応答し、使用を拒否するととも
に、タイマ23aをセット（ステップ916）して終了する
（ステップ919）。

ここでセットしたタイマ23aが閾値になると第９図
（ｂ）に示されるように、前記ステップ915において
“使用中”と応答した入出力経路について“非使用中”
を報告し（ステップ921）、さらに、ステータス26をエ
ラー経路のみ存在状態Ｅに変え（ステップ922）、エラ
ーが発生した経路しか入出力経路が存在しないことを識
別可能にする。

このように、本実施例による入出力経路の制御動作に
よれば、チャネル装置２の側からの入出力要求を、エラ
ー履歴がなくエラー回復動作に起因する入出力処理時間
の遅延が発生する確率のより小さな入出力経路へ集中さ
せることが可能となる。

これにより、エラー回復動作による入出力時間の増大
が防止され、MT5とチャネル装置２の側との間における
スループットが向上するとともに、エラー発生のない入
出力経路を使用することで入出力処理の信頼性をも向上
させることができる。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

たとえば、動的経路割り当て機能を有する上位システ
ムに接続される場合には、再接続を要求する際に、制御
装置が最適入出力経路への再起動を促すようにしてもよ
い。

また、入出力要求のあった入出力経路の使用が不適当
であることを報告する方法として、一般に入出力装置が
非接続であることを示すことに用いられるコンディショ
ンコード＝３の応答を利用してもよい。

さらに、入出力サブシステムを構成する入出力装置と
しては、カートリッジ型磁気テープ装置に限らず、他の
入出力装置であってもよい。

〔発明の効果〕

本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、以下のとおり
である。

すなわち、本発明になる入出力経路の制御方法によれ
ば、少なくとも一つの上位処理装置と、この上位処理装
置によって共有される複数の入出力装置と、前記上位処
理装置と前記入出力装置との間に介在し、当該上位処理
装置と入出力装置との間で授受される情報を伝達する複
数の入出力経路を有する制御装置とからなる情報処理シ
ステムにおいて、前記制御装置は、複数の前記入出力経
路の各々における入出力処理速度の差異を評価し、前記
入出力処理速度が相対的に小さな前記入出力経路を用い
た前記上位処理装置からの前記入出力装置に対する入出
力要求に対して“使用中”または疑似的な“非接続状
態”を応答することにより、前記上位処理装置が前記入
出力処理速度が相対的に大きな他の前記入出力経路を選
択するように前記入出力経路の選択動作をやり直させる
ので、上位処理装置の各々に接続可能な複数の入出力経
路が存在する場合に、入出力処理速度が最適の入出力経
路を選択させることができ、情報処理システムにおける
入出力処理の性能が向上する。

また、本発明になる入出力経路の制御方法によれば、
少なくとも一つの上位処理装置と、この上位処理装置に
よって共有される複数の入出力装置と、前記上位処理装
置と前記入出力装置との間に介在し、当該上位処理装置
と入出力装置との間で授受される情報を伝達する複数の
入出力経路を有する制御装置とからなる情報処理システ
ムにおいて、前記制御装置は、複数の前記入出力経路の
各々における信頼度の差異を評価し、前記信頼度が相対
的に低い前記入出力経路を用いた前記上位処理装置から
の前記入出力装置に対する入出力要求に対して“使用
中”または疑似的な“非接続状態”を応答することによ
り、前記上位処理装置が前記信頼度が相対的に高い他の
前記入出力経路を選択するように前記入出力経路の選択
動作をやり直させるので、上記処理装置の各々に接続可
能な複数の入出力経路が存在する場合に、信頼度が最適
の入出力経路を選択させることができ、エラー回復の所
要時間を最小にすることが可能となり、情報処理システ
ムにおける入出力処理の性能が向上する。

また、本発明の入出力サブシステムによれば、上位処
理装置に接続される複数の入出力経路を備えた制御装置
と、この制御装置を介して前記上位処理装置に接続され
る少なくとも一つの入出力装置とからなる入出力サブシ
ステムにおいて、前記制御装置は、複数の前記入出力経
路の各々における入出力処理速度の差異を評価するため
の第１の制御情報を持ち、前記入出力処理速度が相対的
に小さな前記入出力経路を用いた前記上位処理装置から
の前記入出力装置に対する入出力要求に対して“使用
中”または疑似的な“非接続状態”を応答することによ
り、前記上位処理装置が前記入出力処理速度が相対的に
大きな他の前記入出力経路を選択するように前記入出力
経路の選択動作をやり直させるので、上位処理装置の各
々に接続可能な複数の入出力経路が存在する場合に、入
出力処理速度が最適の入出力経路を選択させることがで
き、情報処理システムにおける入出力処理の性能が向上
する。

また、本発明の入出力サブシステムは、上位処理装置
に接続される複数の入出力経路を備えた制御装置と、こ
の制御装置を介して前記上位処理装置に接続される少な
くとも一つの入出力装置とからなる入出力サブシステム
において、前記制御装置は、複数の前記入出力経路の各
々における信頼度の差異を評価するための第２の制御情
報を持ち、前記信頼度が相対的に近い前記入出力経路を
用いた前記上位処理装置からの前記入出力装置に対する
入出力要求に対して“使用中”または疑似的な“非接続
状態”を応答することにより、前記上位処理装置が前記
信頼度が相対的に高い他の前記入出力経路を選択するよ
うに前記入出力経路の選択動作をやり直させるので、上
位処理装置の各々に接続可能な複数の入出力経路が存在
する場合に、信頼度が最適の入出力経路を選択させるこ
とができ、エラー回復の所要時間を最小にすることが可
能となり、情報処理システムにおける入出力処理の性能
が向上する。

【図面の簡単な説明】

第１図は、本発明の一実施例である入出力経路の制御方
法が実施される情報処理システムの構成の一例を示すブ
ロック図、 第２図は、情報処理システムの一部をさらに詳細に示す
説明図、 第３図は、同じく情報処理システムの一部をさらに詳細
に示す説明図、 第４図は、実施例１における制御動作を説明する流れ
図、 第５図は、同じく実施例１における制御動作を説明する
流れ図、 第６図は、制御モードの遷移を示す説明図、 第７図は、制御モードの作用を説明する図、 第８図は（ａ）〜（ｃ）は、実施例２における制御動作
で用いられる制御情報の一例を示す説明図、 第９図（ａ）および（ｂ）は、実施例２における制御動
作を説明する流れ図である。 １……中央処理装置、２……チャネル装置、3,4……制
御装置、５……カートリッジ型磁気テープ装置（MT）、
６……チャネル側プリプロセッサ、７……I/Oインター
フェイス、8,9……デバイスインターフェイス、10……
メインプロセッサ、11……データバッファ、12……制御
メモリ、13,14……バス線、15,16,17,18……制御線、20
……経路スイッチ、21……最適経路有効フラグ、22……
タイマ有効フラグ、23,23a……タイマ、24……制御モー
ド、25……エラー記録テーブル、26……ステータス26。

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも一つの上位処理装置と、この上
   位処理装置によって共有される複数の入出力装置と、前
   記上位処理装置と前記入出力装置との間に介在し、当該
   上位処理装置と入出力装置との間で授受される情報を伝
   達する複数の入出力経路を有する制御装置とからなる情
   報処理システムにおいて、 前記制御装置は、複数の前記入出力経路の各々における
   入出力処理速度の差異を評価し、前記入出力処理速度が
   相対的に小さな前記入出力経路を用いた前記上位処理装
   置からの前記入出力装置に対する入出力要求に対して
   “使用中”または疑似的な“非接続状態”を応答するこ
   とにより、前記上位処理装置が前記入出力処理速度が相
   対的に大きな他の前記入出力経路を選択するように前記
   入出力経路の選択動作をやり直させることを特徴とする
   入出力経路の制御方法。
2. 【請求項２】少なくとも一つの上位処理装置と、この上
   位処理装置によって共有される複数の入出力装置と、前
   記上位処理装置と前記入出力装置との間に介在し、当該
   上位処理装置と入出力装置との間で授受される情報を伝
   達する複数の入出力経路を有する制御装置とからなる情
   報処理システムにおいて、 前記制御装置は、複数の前記入出力経路の各々における
   信頼度の差異を評価し、前記信頼度が相対的に低い前記
   入出力経路を用いた前記上位処理装置からの前記入出力
   装置に対する入出力要求に対して“使用中”または疑似
   的な“非接続状態”を応答することにより、前記上位処
   理装置が前記信頼度が相対的に高い他の前記入出力経路
   を選択するように前記入出力経路の選択動作をやり直さ
   せることを特徴とする入出力経路の制御方法。
3. 【請求項３】任意の前記入出力経路を使用した入出力要
   求に対して前記制御装置の側から“使用中”または疑似
   的な“非接続状態”を応答された時に前記入出力経路の
   選択動作をやり直す動的経路選択機能を前記上位処理装
   置が有するか否かを評価し、前記上位処理装置が前記動
   的経路選択機能を持たない場合には、最初の前記入出力
   経路からの前記入出力要求をそのまま実行することを特
   徴とする請求項１または２記載の入出力経路の制御方
   法。
4. 【請求項４】前記情報処理システムの稼働中に前記入出
   力経路の状態が変化した場合には個々の前記入出力経路
   における前記入出力処理速度または前記信頼度の評価を
   動的に変化させ、任意の前記入出力経路からの前記入出
   力要求に対して“使用中”または疑似的な“非接続状
   態”を応答するか否かを、前記情報処理システムの稼働
   状況に応じて可変にしたことを特徴とする請求項1,2ま
   たは３記載の入出力経路の制御方法。
5. 【請求項５】上位処理装置に接続される複数の入出力経
   路を備えた制御装置と、この制御装置を介して前記上位
   処理装置に接続される少なくとも一つの入出力装置とか
   らなる入出力サブシステムであって、 前記制御装置は、複数の前記入出力経路の各々における
   入出力処理速度の差異を評価するための第１の制御情報
   を持ち、前記入出力処理速度が相対的に小さな前記入出
   力経路を用いた前記上位処理装置からの前記入出力装置
   に対する入出力要求に対して“使用中”または疑似的な
   “非接続状態”を応答することにより、前記上位処理装
   置が前記入出力処理速度が相対的に大きな他の前記入出
   力経路を選択するように前記入出力経路の選択動作をや
   り直させることを特徴とする入出力サブシステム。
6. 【請求項６】上位処理装置に接続される複数の入出力経
   路を備えた制御装置と、この制御装置を介して前記上位
   処理装置に接続される少なくとも一つの入出力装置とか
   らなる入出力サブシステムであって、 前記制御装置は、複数の前記入出力経路の各々における
   信頼度の差異を評価するための第２の制御情報を持ち、
   前記信頼度が相対的に低い前記入出力経路を用いた前記
   上位処理装置からの前記入出力装置に対する入出力要求
   に対して“使用中”または疑似的な“非接続状態”を応
   答することにより、前記上位処理装置が前記信頼度が相
   対的に高い他の前記入出力経路を選択するように前記入
   出力経路の選択動作をやり直させることを特徴とする入
   出力サブシステム。
7. 【請求項７】任意の前記入出力経路を使用した入出力要
   求に対して前記制御装置の側から“使用中”または疑似
   的な“非接続状態”を応答された時に前記入出力経路の
   選択動作をやり直す動的経路選択機能を前記上位処理装
   置が有するか否かを評価するための第３の制御情報を持
   ち、前記上位処理装置が前記動的経路選択機能を持たな
   い場合には、最初の前記入出力経路からの前記入出力要
   求をそのまま実行することを特徴とする請求項５または
   ６記載の入出力サブシステム。
8. 【請求項８】前記入出力サブシステムの稼働中に前記入
   出力経路の状態が変化した場合に、個々の前記入出力経
   路における前記入出力処理速度または前記信頼度の評価
   を動的に変化させるための第４の制御情報を持ち、任意
   の前記入出力経路からの前記入出力要求に対して“使用
   中”または疑似的な“非接続状態”を応答するか否か
   を、稼働状況に応じて可変にしたことを特徴とする請求
   項5,6または７記載の入出力サブシステム。