JP2596192B2 - 周辺制御装置の負荷分散制御方法 - Google Patents
周辺制御装置の負荷分散制御方法Info
- Publication number
- JP2596192B2 JP2596192B2 JP2195601A JP19560190A JP2596192B2 JP 2596192 B2 JP2596192 B2 JP 2596192B2 JP 2195601 A JP2195601 A JP 2195601A JP 19560190 A JP19560190 A JP 19560190A JP 2596192 B2 JP2596192 B2 JP 2596192B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- input
- peripheral
- load
- system control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、周辺制御装置の負荷分散制御方法に関し、
特に独立した同時性レベルを有する複数の制御部から構
成される周辺制御装置における負荷分散制御方法に関す
る。
特に独立した同時性レベルを有する複数の制御部から構
成される周辺制御装置における負荷分散制御方法に関す
る。
従来、この種の周辺制御装置は、周辺制御装置側では
負荷分散制御機能を持っておらず、上位装置（ソフトウ
ェア）が入出力命令を実行するチャネルパスを適当に選
択することによって、各制御部における負荷の均一化を
図るようになっていた。
負荷分散制御機能を持っておらず、上位装置（ソフトウ
ェア）が入出力命令を実行するチャネルパスを適当に選
択することによって、各制御部における負荷の均一化を
図るようになっていた。
上述した従来の周辺制御装置では、負荷分散処理を上
位装置が行うため、上位装置で把握可能な単位、例え
ば、入出力命令の起動（入出力命令の受付）から終了報
告までの期間を周辺制御装置に対して負荷がかかってい
る期間として判断するなどの方法によって負荷の均一化
を図るように制御されている。そのため、補助記憶媒体
とREAD/WRITEヘッドの位置決め処理などの様な、本来周
辺装置単独で行われ、周辺制御装置は待ち状態にあるよ
うな場合でも、負荷がかかっているものと見なされるた
め、正確な負荷の分散ができないという欠点がある。上
記問題点を解消するために、１つのチャネルパスの入出
力命令を複数の制御部が任意に選択して実行することが
可能な構成を取ることがある。しかし、このような構成
を取った場合、１つの制御部のH/Wに致命的な障害が発
生した場合、他の制御部に接続されているチャネルパス
から出された入出力命令にも影響を及ぼすことが有り得
る。１つの周辺装置に対してアクセス可能な、独立した
同時性レベル（同時性レベル（Level of simultaneou
s）とは同時に周辺装置と上位装置の間で処理すること
のできるデータ転送の数を示す）を有する。複数の制御
部で構成することの目的の一つは、独立した制御部を複
数持つことによって信頼性を向上させることであり、上
述したような、１つの制御部のH/Wに致命的な障害が発
生した場合、他の制御部に接続されているチップから出
された入出力命令にも影響を及ぼすということは、信頼
性の面からも望ましくない。また、近年スループット向
上のために、周辺制御装置で大容量のバッファを持ち、
データの先読み、後書きなどの制御が行われることが多
い。この種の周辺制御装置では、上位装置の入出力命令
とは非同期に制御を行うため、上位装置から周辺制御装
置の負荷状況を知ることは困難であると共に、周辺制御
装置の１つの制御部のバッファ内に先読みデータ、ある
いは、未書き込みのデータが残っているために、上位装
置の判断で負荷分散を行おうとして、チャネルパスを切
り替えると、他の制御部内のバッファのデータを使用す
ることができないため、新たに入出力命令を受け付けた
制御部は、補助記憶媒体のREAD/WRITEヘッドの再位置決
め処理などを行なった後、再度、データを読む、あるい
は未書き込みデータを保持してしている制御部のバッフ
ァ内データを制御部間の通信を行うことによって処理さ
せる、などしなければならず、逆にスループットの低下
を招くことがある。特に、磁気テープのようなシーケン
シャルファイルとして扱われる装置では、これらの問題
によるスループットの低下は顕著に現れる。本発明の周
辺制御装置の負荷分散制御方法は、複数の独立した同時
性レベルを有する制御部を、互いに干渉することなく、
信頼性を低下させずに、上位装置に適当な負荷分散のた
めのチャネルパス切り替えの契機を契機を与え、なおか
つ、急激な負荷変動により頻繁に入出力要求が他系制御
部での実行を要求されて居記されることのない周辺制御
装置の負荷分散制御方式を提供することを目的としてい
る。
位装置が行うため、上位装置で把握可能な単位、例え
ば、入出力命令の起動（入出力命令の受付）から終了報
告までの期間を周辺制御装置に対して負荷がかかってい
る期間として判断するなどの方法によって負荷の均一化
を図るように制御されている。そのため、補助記憶媒体
とREAD/WRITEヘッドの位置決め処理などの様な、本来周
辺装置単独で行われ、周辺制御装置は待ち状態にあるよ
うな場合でも、負荷がかかっているものと見なされるた
め、正確な負荷の分散ができないという欠点がある。上
記問題点を解消するために、１つのチャネルパスの入出
力命令を複数の制御部が任意に選択して実行することが
可能な構成を取ることがある。しかし、このような構成
を取った場合、１つの制御部のH/Wに致命的な障害が発
生した場合、他の制御部に接続されているチャネルパス
から出された入出力命令にも影響を及ぼすことが有り得
る。１つの周辺装置に対してアクセス可能な、独立した
同時性レベル（同時性レベル（Level of simultaneou
s）とは同時に周辺装置と上位装置の間で処理すること
のできるデータ転送の数を示す）を有する。複数の制御
部で構成することの目的の一つは、独立した制御部を複
数持つことによって信頼性を向上させることであり、上
述したような、１つの制御部のH/Wに致命的な障害が発
生した場合、他の制御部に接続されているチップから出
された入出力命令にも影響を及ぼすということは、信頼
性の面からも望ましくない。また、近年スループット向
上のために、周辺制御装置で大容量のバッファを持ち、
データの先読み、後書きなどの制御が行われることが多
い。この種の周辺制御装置では、上位装置の入出力命令
とは非同期に制御を行うため、上位装置から周辺制御装
置の負荷状況を知ることは困難であると共に、周辺制御
装置の１つの制御部のバッファ内に先読みデータ、ある
いは、未書き込みのデータが残っているために、上位装
置の判断で負荷分散を行おうとして、チャネルパスを切
り替えると、他の制御部内のバッファのデータを使用す
ることができないため、新たに入出力命令を受け付けた
制御部は、補助記憶媒体のREAD/WRITEヘッドの再位置決
め処理などを行なった後、再度、データを読む、あるい
は未書き込みデータを保持してしている制御部のバッフ
ァ内データを制御部間の通信を行うことによって処理さ
せる、などしなければならず、逆にスループットの低下
を招くことがある。特に、磁気テープのようなシーケン
シャルファイルとして扱われる装置では、これらの問題
によるスループットの低下は顕著に現れる。本発明の周
辺制御装置の負荷分散制御方法は、複数の独立した同時
性レベルを有する制御部を、互いに干渉することなく、
信頼性を低下させずに、上位装置に適当な負荷分散のた
めのチャネルパス切り替えの契機を契機を与え、なおか
つ、急激な負荷変動により頻繁に入出力要求が他系制御
部での実行を要求されて居記されることのない周辺制御
装置の負荷分散制御方式を提供することを目的としてい
る。
本発明の周辺制御装置の負荷分散制御方法は、１台の
周辺装置にアクセスすることが可能な、複数台の独立し
た同時性レベルを有する周辺装置制御部から構成され、
上位装置からの入出力要求が出されたとき、自系制御
部、及び他系制御部の負荷状況を比較し、他系制御部の
方が負荷が軽い場合には、この入出力要求を拒否し、他
系制御部での入出力命令の実行を要求する周辺制御装置
であって、他系制御部に対して、上位装置からの入出力
要求に対して、他系制御部での再試行を要求したことを
通知する手段と、前記通知を受けた他系制御部は再試行
の入出力命令を実行する手段と、他系制御部での入出力
命令の再試行を要求した場合に、自系制御部において、
上位位置からの同一周辺装置に対する入出力要求を連続
して拒否した回数を記憶するための入出力要求拒否回数
記憶部と、前記再試行要求を一定回数まで拒否された場
合、他系制御部の負荷状況に関わらず受けた命令を実行
する手段とを有している。
周辺装置にアクセスすることが可能な、複数台の独立し
た同時性レベルを有する周辺装置制御部から構成され、
上位装置からの入出力要求が出されたとき、自系制御
部、及び他系制御部の負荷状況を比較し、他系制御部の
方が負荷が軽い場合には、この入出力要求を拒否し、他
系制御部での入出力命令の実行を要求する周辺制御装置
であって、他系制御部に対して、上位装置からの入出力
要求に対して、他系制御部での再試行を要求したことを
通知する手段と、前記通知を受けた他系制御部は再試行
の入出力命令を実行する手段と、他系制御部での入出力
命令の再試行を要求した場合に、自系制御部において、
上位位置からの同一周辺装置に対する入出力要求を連続
して拒否した回数を記憶するための入出力要求拒否回数
記憶部と、前記再試行要求を一定回数まで拒否された場
合、他系制御部の負荷状況に関わらず受けた命令を実行
する手段とを有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例である周辺制御装置を示す
ブロック図である。第１図において、本実施例では、１
つの周辺制御装置１が独立した同時性レベルを有する、
２つの制御部から構成されている。ここでは、説明の便
宜上、２つの制御部をそれぞれ、＃０系制御部，＃１系
制御部とする。なお、本実施例の周辺制御装置はスルー
プット向上のためバッファを持ち、データの先読み，後
書き制御を行う。共用メモリ11は各制御部に設けられて
いて互いに接続されている。各制御部は自系制御部の受
け付けている入出力命令数、バッファの使用状況、周辺
装置の動作終了待ちとなっている入出力命令の数などの
負荷状況を書き込むことによって、他系制御部側のメモ
リにも書き込まれ、他系制御部はこれらの情報を読み出
すことができる。なお、ここでは共用メモリ11は他系制
御部との間の通信手段としても使用されている。入出力
命令拒否回数記憶部12は上位装置から同一周辺装置に出
力された入出力命令を、連続して、他系制御部での実行
を要求して拒否した回数をカウントする記憶部であり、
接続されている各周辺装置に対応して存在する。入出力
制御部14は上位装置との間のデータ転送などを制御し、
バッファ15は周辺装置への書き込みデータ、または、読
み出しデータの一時格納用に用いるREAD/WRITE制御部、
16は周辺装置２との間のデータ転送制御、エラー訂正な
どを行う。マイクロプログラム処理部13は入出力制御部
14、READ/WRITE回路16等の動作制御、バッファ15のアド
レス制御などを行う処理部であり、本実施例では、自系
制御部の負荷状況データの共用メモリへのセット、上位
装置から入出力命令が出された際の、自系制御部の負荷
状況と他系制御部の負荷状況との比較、上位装置から出
された入出力命令を自系制御部で処理するか、他系制御
部での実行を要求して拒否するかの判断などの機能も、
このマイクロプログラム処理部13でマイクロプログラム
によって実現されている。上位装置から＃０系制御部に
入出力命令が出された場合、＃０系制御部のマイクロプ
ログラム処理部13は、この入出力命令が出された周辺装
置に関する先読み／後書きデータが自系（＃０）制御部
のバス15に入っているか、自系制御部の負荷状況などを
＃０系制御部のマイクロプログラム処理部13内の制御テ
ーブル，共用メモリ11などから読みだし、さらに他系制
御部の負荷情報などを共用メモリ11から読みだして比較
する。これらの負荷情報から、＃０系制御部で入出力命
令を実行するのが有効か、入出力命令の実行を拒否し、
＃１系制御部へ入出力命令を出し直すのがスループット
向上の上で有効かを判断する。＃０系制御部で実行する
べきであると判断した場合には、この入出力命令を受け
付けることによって＃０系制御部の負荷は変化するた
め、新たな負荷情報を共用メモリ11に書き込む。これに
よって、この新たな負荷情報は＃１系制御部からも見る
ことが可能になる。さらに、マイクロプログラム処理部
13は入出力命令拒否回数記憶部12を‘0'にリセットして
から、受け付けた入出力命令を実行する。＃１系制御部
の方が負荷が軽い、あるいは、＃１系制御部のバッファ
内に既に先読みデータが格納されており、＃０系（自
系）制御部で記憶媒体とREAD/WRITEヘッドの再位置付け
を行うよりも、＃１系制御部へ入出力命令を出し直す方
がスループット向上の上で有効であると判断される場合
には、共用メモリ11に＃０系制御部に出された入出力命
令を＃１系制御部で実行することを要求して拒否したと
いう履歴を書き込み、＃１系制御部に通知する。さらに
入出力命令拒否回数記憶部12の内容に＋１し、上位装置
に対して＃１系制御部での入出力命令の実行を要求する
ステータスを報告する。
ブロック図である。第１図において、本実施例では、１
つの周辺制御装置１が独立した同時性レベルを有する、
２つの制御部から構成されている。ここでは、説明の便
宜上、２つの制御部をそれぞれ、＃０系制御部，＃１系
制御部とする。なお、本実施例の周辺制御装置はスルー
プット向上のためバッファを持ち、データの先読み，後
書き制御を行う。共用メモリ11は各制御部に設けられて
いて互いに接続されている。各制御部は自系制御部の受
け付けている入出力命令数、バッファの使用状況、周辺
装置の動作終了待ちとなっている入出力命令の数などの
負荷状況を書き込むことによって、他系制御部側のメモ
リにも書き込まれ、他系制御部はこれらの情報を読み出
すことができる。なお、ここでは共用メモリ11は他系制
御部との間の通信手段としても使用されている。入出力
命令拒否回数記憶部12は上位装置から同一周辺装置に出
力された入出力命令を、連続して、他系制御部での実行
を要求して拒否した回数をカウントする記憶部であり、
接続されている各周辺装置に対応して存在する。入出力
制御部14は上位装置との間のデータ転送などを制御し、
バッファ15は周辺装置への書き込みデータ、または、読
み出しデータの一時格納用に用いるREAD/WRITE制御部、
16は周辺装置２との間のデータ転送制御、エラー訂正な
どを行う。マイクロプログラム処理部13は入出力制御部
14、READ/WRITE回路16等の動作制御、バッファ15のアド
レス制御などを行う処理部であり、本実施例では、自系
制御部の負荷状況データの共用メモリへのセット、上位
装置から入出力命令が出された際の、自系制御部の負荷
状況と他系制御部の負荷状況との比較、上位装置から出
された入出力命令を自系制御部で処理するか、他系制御
部での実行を要求して拒否するかの判断などの機能も、
このマイクロプログラム処理部13でマイクロプログラム
によって実現されている。上位装置から＃０系制御部に
入出力命令が出された場合、＃０系制御部のマイクロプ
ログラム処理部13は、この入出力命令が出された周辺装
置に関する先読み／後書きデータが自系（＃０）制御部
のバス15に入っているか、自系制御部の負荷状況などを
＃０系制御部のマイクロプログラム処理部13内の制御テ
ーブル，共用メモリ11などから読みだし、さらに他系制
御部の負荷情報などを共用メモリ11から読みだして比較
する。これらの負荷情報から、＃０系制御部で入出力命
令を実行するのが有効か、入出力命令の実行を拒否し、
＃１系制御部へ入出力命令を出し直すのがスループット
向上の上で有効かを判断する。＃０系制御部で実行する
べきであると判断した場合には、この入出力命令を受け
付けることによって＃０系制御部の負荷は変化するた
め、新たな負荷情報を共用メモリ11に書き込む。これに
よって、この新たな負荷情報は＃１系制御部からも見る
ことが可能になる。さらに、マイクロプログラム処理部
13は入出力命令拒否回数記憶部12を‘0'にリセットして
から、受け付けた入出力命令を実行する。＃１系制御部
の方が負荷が軽い、あるいは、＃１系制御部のバッファ
内に既に先読みデータが格納されており、＃０系（自
系）制御部で記憶媒体とREAD/WRITEヘッドの再位置付け
を行うよりも、＃１系制御部へ入出力命令を出し直す方
がスループット向上の上で有効であると判断される場合
には、共用メモリ11に＃０系制御部に出された入出力命
令を＃１系制御部で実行することを要求して拒否したと
いう履歴を書き込み、＃１系制御部に通知する。さらに
入出力命令拒否回数記憶部12の内容に＋１し、上位装置
に対して＃１系制御部での入出力命令の実行を要求する
ステータスを報告する。
上位装置から＃０系制御部へ出された入出力命令を、
＃０系制御部で入出力命令を実行するか、入出力命令の
実行を拒否し、＃１系制御部へ入出力命令を出し直すの
がスループット向上の上で有効かを判断するための要素
は上記の他系制御部の負荷状況、バッファ15の使用状況
などの他に、共有メモリ11を通して見ることが可能な他
系制御部から通知された入出力命令の実行を拒否したと
いう履歴や、入出力命令拒否回数記憶部12の内容も考慮
することが可能である。第２図に示すような、周辺制御
装置１が１台の上位装置に接続されている場合でも、多
数の周辺装置２が接続されており、同時に多数の入出力
命令が出されるような高負荷の状態では、入出力命令の
種類によっては、＃０系制御部，＃１系制御部の負荷状
況は頻繁に変化する可能性がある。このような状況下で
は＃０系制御部に出された入出力命令が＃０系制御部の
方が負荷が高いために記され、それを受けて上位装置が
＃１系制御部へ入出力命令を出し直すまでの間に負荷状
況が逆転し、再び＃１系制御部で拒否される可能性があ
る。このような１つの入出力命令を実行するために何回
もチャネルパスを切り替えて入出力命令を出し直すよう
な状況になると、逆にスループットが低下することにな
るため、他系制御部から通知された入出力命令の実行を
拒否したという履歴や、入出力命令拒否回数記憶部12の
内容を使用することによって、１度他系制御部が拒否し
た入出力命令は自系制御部が確実に受け付けて実行す
る、あるいは、上位装置が高速でチャネルパスを切り替
えて入出力命令を出し直すことができるならば、スルー
プットを低下させない範囲で、入出力命令拒否回数記憶
部12を使用して、一定回数まで最適な制御部を求めてチ
ャネルパスを切り替えて入出力命令の出し直しを行い、
それでも適当な制御部が確定できない場合は入出力命令
を受け付けた制御部が実行する。また、第３図に示すよ
うな、周辺制御装置１が複数台の上位装置に接続されて
いるシステム構成の場合、あるいは、第２図に示すよう
な、周辺制御装置１が１台の上位装置に接続されている
システム構成であっても、片系制御部に接続されている
チャネルパスが障害などのために使用できない場合、２
つの制御部にかかる負荷は異なる上位装置から出される
ためにバランスがとれない、あるいは、片系制御部に接
続されているチャネルパスが障害などのために使用でき
ない場合には、この制御部には入出力命令を出すことが
できず、使用可能な片側の制御部に入出力命令が集中し
て出されることになるため、負荷のバランスは極端にく
ずれることになる。このため、このような状況下では、
入出力命令が出された制御部は負荷分散のために、他系
制御部での実行を要求して拒否する。しかし、上位装置
は独立している、あるいは、他系制御部に接続されたチ
ャネルパスは障害のために使用できないなどの理由によ
り、他系制御部へ入出力命令を出し直すことができず、
入出力命令を実行するためには再び同じ制御部に入出力
命令を出し直すことしかできないので、周辺制御装置１
は入出力命令拒否回数記憶部12を使用して、一定回数ま
で連続して入出力命令を拒否して、それでも同一制御部
に入出力命令が出される場合には、前述のような、上位
装置がチャネルパスを切り替えて他系制御部で実行する
ことができない理由があるものと見なし、他系制御部の
負荷状況に関わらず、受け付けた入出力命令を実行す
る。
＃０系制御部で入出力命令を実行するか、入出力命令の
実行を拒否し、＃１系制御部へ入出力命令を出し直すの
がスループット向上の上で有効かを判断するための要素
は上記の他系制御部の負荷状況、バッファ15の使用状況
などの他に、共有メモリ11を通して見ることが可能な他
系制御部から通知された入出力命令の実行を拒否したと
いう履歴や、入出力命令拒否回数記憶部12の内容も考慮
することが可能である。第２図に示すような、周辺制御
装置１が１台の上位装置に接続されている場合でも、多
数の周辺装置２が接続されており、同時に多数の入出力
命令が出されるような高負荷の状態では、入出力命令の
種類によっては、＃０系制御部，＃１系制御部の負荷状
況は頻繁に変化する可能性がある。このような状況下で
は＃０系制御部に出された入出力命令が＃０系制御部の
方が負荷が高いために記され、それを受けて上位装置が
＃１系制御部へ入出力命令を出し直すまでの間に負荷状
況が逆転し、再び＃１系制御部で拒否される可能性があ
る。このような１つの入出力命令を実行するために何回
もチャネルパスを切り替えて入出力命令を出し直すよう
な状況になると、逆にスループットが低下することにな
るため、他系制御部から通知された入出力命令の実行を
拒否したという履歴や、入出力命令拒否回数記憶部12の
内容を使用することによって、１度他系制御部が拒否し
た入出力命令は自系制御部が確実に受け付けて実行す
る、あるいは、上位装置が高速でチャネルパスを切り替
えて入出力命令を出し直すことができるならば、スルー
プットを低下させない範囲で、入出力命令拒否回数記憶
部12を使用して、一定回数まで最適な制御部を求めてチ
ャネルパスを切り替えて入出力命令の出し直しを行い、
それでも適当な制御部が確定できない場合は入出力命令
を受け付けた制御部が実行する。また、第３図に示すよ
うな、周辺制御装置１が複数台の上位装置に接続されて
いるシステム構成の場合、あるいは、第２図に示すよう
な、周辺制御装置１が１台の上位装置に接続されている
システム構成であっても、片系制御部に接続されている
チャネルパスが障害などのために使用できない場合、２
つの制御部にかかる負荷は異なる上位装置から出される
ためにバランスがとれない、あるいは、片系制御部に接
続されているチャネルパスが障害などのために使用でき
ない場合には、この制御部には入出力命令を出すことが
できず、使用可能な片側の制御部に入出力命令が集中し
て出されることになるため、負荷のバランスは極端にく
ずれることになる。このため、このような状況下では、
入出力命令が出された制御部は負荷分散のために、他系
制御部での実行を要求して拒否する。しかし、上位装置
は独立している、あるいは、他系制御部に接続されたチ
ャネルパスは障害のために使用できないなどの理由によ
り、他系制御部へ入出力命令を出し直すことができず、
入出力命令を実行するためには再び同じ制御部に入出力
命令を出し直すことしかできないので、周辺制御装置１
は入出力命令拒否回数記憶部12を使用して、一定回数ま
で連続して入出力命令を拒否して、それでも同一制御部
に入出力命令が出される場合には、前述のような、上位
装置がチャネルパスを切り替えて他系制御部で実行する
ことができない理由があるものと見なし、他系制御部の
負荷状況に関わらず、受け付けた入出力命令を実行す
る。
以上説明した様に本発明は周辺装置の各制御部が他系
制御部の負荷情報を知る手段を持ち、この負荷情報か
ら、入出力命令を実行する最適な制御部を決定して、上
位装置に報告することにより、上位装置が単独で行うよ
りも効率的な負荷分散制御が可能になる。さらに、上位
装置に対して入出力命令を実行する制御部を切り替える
ことを要求しての実行を拒否した場合に、拒否したこと
を他系制御部に通知する手段、および、連続して同一周
辺装置に対する入出力命令を拒否した回数をカウントす
る入出力命令拒否回数記憶部を持つことにより、複数の
上位装置に接続されているようなシステム構成の場合で
も、また、１台の上位装置に接続されており、上位装置
による負荷分散制御が可能なシステム構成で、片系制御
部へ接続されたチャネルパスが障害などのために使用で
きない場合でも、入出力命令が実行できないというよう
な事態を招くことなく、使用可能な構成において適当な
負荷分散制御が可能になる。特に本発明は、磁気テープ
のようなシーケンシャルファイルとして扱われる装置
で、且つ、バッファを持ってデータの先読み／後書きの
制御を行う装置では、スループットを低下させずに負荷
分散制御を行うのに有効であり、また、複数の独立した
同時性レベルを有する制御部を、互いに干渉することな
く、負荷分散の契機を与えるため、信頼性を低下させず
に、スループットの向上を図れる。
制御部の負荷情報を知る手段を持ち、この負荷情報か
ら、入出力命令を実行する最適な制御部を決定して、上
位装置に報告することにより、上位装置が単独で行うよ
りも効率的な負荷分散制御が可能になる。さらに、上位
装置に対して入出力命令を実行する制御部を切り替える
ことを要求しての実行を拒否した場合に、拒否したこと
を他系制御部に通知する手段、および、連続して同一周
辺装置に対する入出力命令を拒否した回数をカウントす
る入出力命令拒否回数記憶部を持つことにより、複数の
上位装置に接続されているようなシステム構成の場合で
も、また、１台の上位装置に接続されており、上位装置
による負荷分散制御が可能なシステム構成で、片系制御
部へ接続されたチャネルパスが障害などのために使用で
きない場合でも、入出力命令が実行できないというよう
な事態を招くことなく、使用可能な構成において適当な
負荷分散制御が可能になる。特に本発明は、磁気テープ
のようなシーケンシャルファイルとして扱われる装置
で、且つ、バッファを持ってデータの先読み／後書きの
制御を行う装置では、スループットを低下させずに負荷
分散制御を行うのに有効であり、また、複数の独立した
同時性レベルを有する制御部を、互いに干渉することな
く、負荷分散の契機を与えるため、信頼性を低下させず
に、スループットの向上を図れる。
第１図は本発明の周辺制御装置の一構成例を示すブロッ
ク図、第２図は本発明の周辺制御装置を使用したシステ
ムの一構成例を示す図、第３図は本発明の周辺制御装置
を使用したシステムの一構成例を示す図である。 １……周辺制御装置、２……周辺装置、３……上位装
置、11……共用メモリ（通信手段）、12……入出力命令
拒否回数記憶部、13……マイクロプログラム処理部、14
……入出力制御部、15……バッファ、16……READ/WRITE
制御部。
ク図、第２図は本発明の周辺制御装置を使用したシステ
ムの一構成例を示す図、第３図は本発明の周辺制御装置
を使用したシステムの一構成例を示す図である。 １……周辺制御装置、２……周辺装置、３……上位装
置、11……共用メモリ（通信手段）、12……入出力命令
拒否回数記憶部、13……マイクロプログラム処理部、14
……入出力制御部、15……バッファ、16……READ/WRITE
制御部。
Claims (2)
- 【請求項１】１台の周辺装置にアクセスすることが可能
な複数台の周辺制御装置間で負荷状況を相互に監視し、
他系制御部の方が負荷が軽いと判断した場合に他系制御
部を経由しての再試行を要求する周辺制御装置におい
て、前記判断により他系制御部での再試行を要求したこ
とを他系制御部に対して通知する手段と、前記通知を受
けた他系制御部は再試行の入出力命令を実行する手段と
を有することを特徴とする周辺制御装置の負荷分散制御
方法。 - 【請求項２】１台の周辺装置にアクセスすることが可能
な複数台の周辺制御装置間で負荷状況を相互に監視し、
他系制御部の方が負荷が軽いと判断した場合に他系制御
部を経由しての再試行を要求する周辺制御装置におい
て、同一周辺装置に対する入出力命令を連続して前記判
断による他系制御部での再試行要求を行った回数を記憶
する入出力要求拒否回数記憶部と、前記再試行要求を一
定回数まで拒否された場合、他系制御部の負荷状況に関
わらず受けた命令を実行する手段とを有することを特徴
とする周辺装置の負荷分散制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195601A JP2596192B2 (ja) | 1990-07-24 | 1990-07-24 | 周辺制御装置の負荷分散制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195601A JP2596192B2 (ja) | 1990-07-24 | 1990-07-24 | 周辺制御装置の負荷分散制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0481960A JPH0481960A (ja) | 1992-03-16 |
| JP2596192B2 true JP2596192B2 (ja) | 1997-04-02 |
Family
ID=16343872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195601A Expired - Fee Related JP2596192B2 (ja) | 1990-07-24 | 1990-07-24 | 周辺制御装置の負荷分散制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596192B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7454533B2 (en) | 2004-02-06 | 2008-11-18 | Nec Corporation | Redundant path control apparatus and redundant path control method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0721785B2 (ja) * | 1988-04-20 | 1995-03-08 | 日本電気株式会社 | 周辺制御装置 |
-
1990
- 1990-07-24 JP JP2195601A patent/JP2596192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0481960A (ja) | 1992-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6393519B1 (en) | Disk array controller with connection path formed on connection request queue basis | |
| JPH04367023A (ja) | 二重化ディスク制御装置 | |
| JP2596192B2 (ja) | 周辺制御装置の負荷分散制御方法 | |
| US5088029A (en) | System for restructuring input/output control system | |
| JP2009093225A (ja) | ストレージ制御装置、方法及びプログラム並びにストレージ装置 | |
| JP2588946B2 (ja) | 入出力経路の制御方法および入出力サブシステム | |
| JP3684902B2 (ja) | ディスクアレイ制御装置 | |
| JP2003005916A (ja) | ディスク制御装置、および、そのデータアクセス方法 | |
| JPS6356873A (ja) | 二重化フアイルの読込方式 | |
| JP2929967B2 (ja) | ファイルシステム | |
| JPS63234316A (ja) | テ−ブル記憶の排他制御方式 | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPH04373054A (ja) | ファイル装置制御装置 | |
| JPH02144718A (ja) | 二重ポートインタフェース制御方式 | |
| JPH08129498A (ja) | 情報記憶装置 | |
| JPH07244562A (ja) | ミラ−ディスクアクセス制御方法 | |
| JPH07129524A (ja) | 二重化システムの高速切替装置 | |
| JPS6252342B2 (ja) | ||
| JPH056900B2 (ja) | ||
| JP2006215615A (ja) | 情報記録再生装置およびその制御方法 | |
| JPH09212344A (ja) | 新旧世代プログラム実行方法 | |
| JPH07319720A (ja) | プロセッサの系切替え方式 | |
| JPH01267764A (ja) | 周辺制御装置 | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPH04321122A (ja) | 外部記憶装置システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |