JPH056900B2 - - Google Patents

Info

Publication number
JPH056900B2
JPH056900B2 JP61170351A JP17035186A JPH056900B2 JP H056900 B2 JPH056900 B2 JP H056900B2 JP 61170351 A JP61170351 A JP 61170351A JP 17035186 A JP17035186 A JP 17035186A JP H056900 B2 JPH056900 B2 JP H056900B2
Authority
JP
Japan
Prior art keywords
table storage
data
control means
control
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61170351A
Other languages
English (en)
Other versions
JPS6326751A (ja
Inventor
Haruo Momose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17035186A priority Critical patent/JPS6326751A/ja
Publication of JPS6326751A publication Critical patent/JPS6326751A/ja
Publication of JPH056900B2 publication Critical patent/JPH056900B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 複数の機能別に区分された機能単位の組み合わ
せにより構成される入出力制御装置において、入
出力命令に伴う制御情報を記憶する二つの記憶手
段と、二つの読み書き径路と、二つの記憶手段の
間でデータ複写を可能とする径路を設け、入出力
命令の処理を待たせることなく、又制御情報の内
容を変化させることなく、一括読出しを可能とす
る。
〔産業上の利用分野〕
本発明は上位装置に対する接続径路毎と入出力
装置に対する接続径路毎の制御情報を記憶してい
る入出力制御装置に係り、特に該制御情報を入出
力制御装置の動作に影響を与えずに読出すことを
可能とする入出力制御装置に関する。
計算機システムにおいては入出力装置が必要で
あり、この入出力装置の中でも磁気デイスク装置
の如き外部記憶装置は必要不可欠のものである。
この磁気デイスク装置を制御する磁気デイスク制
御装置は16台とか32台の磁気デイスク装置を接続
し、複数の中央処理装置からの入出力命令を受け
取つて磁気デイスク装置のリード/ライトを実行
する。
このような制御を行うため磁気デイスク制御装
置では、磁気デイスク装置とチヤネル(中央処理
装置と入出力制御装置の間に位置して入出力命令
の発行とデータの授受を行う装置)を接続する径
路毎の制御情報を、読み書き可能な記憶装置に格
納している。
入出力装置において、この記憶装置が記憶する
制御情報を一括して読出すことは、上位装置(チ
ヤネル)、磁気デイスク制御装置及び磁気デイス
ク装置の異常動作の解決に非常に有効である。従
つて、磁気デイスク制御装置の通常の入出力制御
装置を停止させたり、待たせることなく、一括し
て制御情報を読出すことは、計算機システム利用
者側からも望まれている。
〔従来の技術〕
第3図は従来の磁気デイスク制御装置の一例を
示すブロツク図である。
プロセツサ4は制御記憶部5に格納されている
プログラムを読出して動作し、チヤネルインタフ
エース制御部1とデータ転送制御部2とデバイス
インタフエース制御部3を制御する。
チヤネルインタフエース制御部1はチヤネルと
結合し、チヤネルからの入出力命令はプロセツサ
4に送出し、データはデータ転送制御部2に送出
すると共に、データ転送制御部2から転送される
データをチヤネルへ送出する。
デバイスインタフエース制御部3は磁気デイス
ク装置と結合し、プロセツサ4からの命令を送出
すると共に、データ転送制御部2から転送される
データを磁気デイスク装置に送出し、磁気デイス
ク装置から入るデータをデータ転送制御部2に送
出する。
プロセツサ4は入出力制御の各種制御情報をテ
ーブル記憶部6に格納し、この制御情報に基づき
チヤネルと磁気デイスク装置との間の上記データ
転送制御を行う。
ところで、第3図の磁気デイスク制御装置はプ
ロセツサ4がデータ転送制御を行うため、処理手
順がシーケンシヤルにならざるを得ず、処理効率
の向上は限界に達しており、複数の機能単位を共
通バスに結合させ、これらの機能単位の組み合わ
せにより、処理機能を向上させた磁気デイスク制
御装置が出現した。
第4図は機能単位の組み合わせで構成された磁
気デイスク制御装置の一例を示すブロツク図であ
る。
7〜9はチヤネルアダプタでチヤネルからの入
出力命令の受領と、チヤネルとの間のデータ転送
を行うと共に、共通バス16を経て他の機能単位
との間のデータ転送を行う。10〜12はデバイ
スアダプタで磁気デイスク装置に命令を送出し
て、磁気デイスク装置との間のデータ転送を行う
と共に、共通バス16を経て他の機能単位との間
のデータ転送を行う。
13,14はテーブル記憶部で前記各種制御情
報を集中して記憶しており、信頼性を向上させる
ため二重化され、テーブル記憶部13が活動モー
ドである時はテーブル記憶部14は待機モード
で、テーブル記憶部13が異常となつた時の予備
として待機している。そして、このテーブル記憶
部13を制御するプロセツサの統制の基づき、他
の機能単位は共通バス16を経てテーブル記憶部
13の制御情報を読み書きする。
15はサービスアダプタで初期プログラムロー
デイングや装置構成の切替え、機能単位のエラー
解析等を行う。
このような機能単位により磁気デイスク制御装
置を構成した場合の特徴は、 (1) 各機能単位が独立のプロセツサを具備してい
る。
(2) 制御情報はテーブル記憶部13,14に集中
して記憶され、プロセツサにより管理されてい
る。
(3) 各機能単位は共通バス16を介して命令の転
送と会話を行う。
(4) 各機能単位はテーブル記憶部13又は14の
プロセツサの統制のもとに、テーブル記憶部1
3又は14の制御情報を読み書きすることであ
る。
〔発明が解決しようとする問題点〕
磁気デイスク制御装置に記憶されている各種制
御情報を一括して読出すことは、前記の如く有益
であるが、この制御情報を読出すにはインタフエ
ースの制限や規則及びテーブル記憶部の構造によ
り処理に差がある。
例えば、1024バイトが一回の読出し単位である
とすると、全記憶容量が256Kバイトであれば、
256回のデータ転送処理が必要となり、時間がか
かる。
読出したデータの矛盾を防ぐためには、このデ
ータ転送処理の間、制御情報を記憶しているテー
ブル記憶部への書込みは待たせる必要があり、一
括読出し中は総ての入出力命令の実行を待たせる
必要があるという問題がある。
〔問題点を解決するための手段〕
第1図は本発明の原理ブロツク図である。
テーブル記憶部17と18は全く同一構成であ
り、第4図に示すサービスアダプタ15の指示に
より、一方を活動モード、他方を待機モードとし
て使用する。ここで、例えばテーブル記憶手段1
7は活動モードで動作し、テーブル記憶部18は
待機モードで待機中であるとし、その動作を説明
する。
プロセツサ20は制御記憶19からプログラム
を読出して動作する。サービスアダプタ15から
共通バス16、レシーバ25を介し、ポート21
を経て入る命令により、活動モードを指示された
プロセツサ20は、テーブル記憶制御手段24を
制御し、他の機能単位からテーブル記憶手段22
の制御情報の読出しと書込みを可能とする。
制御情報の書込みの時、テーブル記憶制御手段
24はアドレスをテーブル記憶手段22に送出す
ると共にコピー制御手段23を経てコピー制御手
段31にも送出する。そして、書込みデータをテ
ーブル記憶手段22に送出して書込むと共に、コ
ピー制御手段23を経てコピー制御手段31にも
送出する。
プロセツサ28は制御記憶27からプログラム
を読出して動作する。サービスアダプタ15から
共通バス16、レシーバ33を介し、ポート29
を経て入る命令により、待機モードを指示された
プロセツサ28は、テーブル記憶制御手段32を
制御し、他の機能単位からテーブル記憶手段30
に対する制御情報の読出しと書込みを禁止し、コ
ピー制御手段31からのテーブル記憶手段30に
対する書込みを可能とする。
従つて、コピー制御手段31はコピー制御手段
23から送られたアドレスでテーブル記憶手段3
0にデータを書込む。従つて、テーブル記憶手段
30の内容は常にテーブル記憶手段22の内容と
同一である。
制御情報の読出しの時、テーブル記憶制御手段
24はアドレスをテーブル記憶手段22に送出
し、テーブル記憶手段22から読出したデータを
ドライバ26を経て共通バス16に送出する。
テーブル記憶部17及び18が記憶する制御情
報を一括読出す場合、例えば計算機システムの中
央処理装置がチヤネルに対し制御情報の読出しを
指示し、チヤネルは例えば第4図に示すチヤネル
アダプタ7に制御情報の読出しを命令する。チヤ
ネルアダプタ7はサービスアダプタ15に、この
命令を伝達する。
サービスアダプタ15はテーブル記憶部17が
活動モードで、テーブル記憶部18が待機モード
であることを認識しており、プロセツサ20には
コピー制御手段23がアドレスとデータの送出を
停止するように指示し、プロセツサ28にはコピ
ー制御手段31がアドレスとデータを受信しない
ように指示し、且つプロセツサ28にはテーブル
記憶手段30を他の機能単位が読み書きすること
を可能とするように指示する。
ここで、テーブル記憶部17と18は夫々独立
モードに移行し、他の機能単位との間で、制御情
報の読み書きが可能となる。ここで、プロセツサ
20は活動モード時の動作を引き続いて継続し、
プロセツサ28は現状のままテーブル記憶手段3
0の内容を固定する。
チヤネルからチヤネルアダプタ7を経てデータ
転送要求がレシーバ33、ポート29を経てプロ
セツサ28に転送され、プロセツサ28の制御に
より、テーブル記憶制御手段32が送出するアド
レスでテーブル記憶手段30の内容が例えば1024
バイトずつ読出され、ドライバ34を経て共通バ
ス16に送出される。チヤネルアダプタ7はこの
データをチヤネルに転送する。
中央処理装置がデータの一括読取りが完了した
ことを知ると、チヤネルを介してチヤネルアダプ
タ7に処理の終了を通知する。チヤネルアダプタ
7はサービスアダプタ15に終了を伝達し、サー
ビスアダプタ15はプロセツサ20にコピー制御
手段23が再びアドレスとデータ送出を可能とす
るように指示し、プロセツサ28にはコピー制御
手段31が再びアドレスとデータを受信して、テ
ーブル記憶手段30に書込むことを開始すること
と、テーブル記憶制御手段32にテーブル記憶手
段30に対する他の機能単位からの読み書きを抑
止するように指示する。
続いてサービスアダプタ15はプロセツサ20
にテーブル記憶手段22の全データを読出して、
コピー制御手段23からコピー制御手段31に転
送することを指示する。プロセツサ20は動作に
余裕が生ずると逐次この指示を実行する。
〔作用〕
テーブル記憶制御手段はプロセツサの指示によ
り、コピー制御手段を経てテーブル記憶手段が記
憶する制御情報を相互に転送して、テーブル記憶
手段に書込むことが出来るため、待機モードのテ
ーブル記憶手段に活動モードのテーブル記憶手段
の内容を常時転送し、常に同一内容をテーブル記
憶手段に記憶させることが出来る。
そして、独立に動作する際は一方が活動モード
を継続して磁気デイスク制御装置としての機能を
発揮し、他方の記憶する制御情報を上位装置に転
送することが可能であり、この制御情報転送中に
変化したテーブル記憶手段の内容の差は、転送動
作終了後活動モードで動作中のテーブル記憶手段
からコピーすることで、常に同一制御情報を記憶
するようにして、必要とする際には磁気デイスク
制御装置として機能を停止することなく、制御情
報の一括読出しをすることが出来る。
〔実施例〕
第2図は本発明の一実施例を示す回路のブロツ
ク図である。
第1図のテーブル記憶手段22はテーブルスト
レージ(TS)RAM43とマルチプレクサ35,
36で構成され、コピー制御手段23はレシーバ
42,44とドライバ43,45で構成され、テ
ーブル記憶制御手段24はフリツプフロツプ3
7,38とマルチプレクサ39,40,41とテ
ーブルストレージ(TS)ポート制御回路42で
構成される。
制御記憶19とポート21とレシーバ25及び
ドライバ26は図示省略した。
プロセツサ20は活動モードで、且つ自身が
TSRAM43にデータを書込む場合、アクセス
端子をオンとして、マルチプレクサ39,40,
41を切替え、プロセツサ20のアドレスをマル
チプレクサ39を経てマルチプレクサ36に送出
する。そして、データをマルチプレクサ40を経
てマルチプレクサ35に送出する。
プロセツサ20は同時にフリツプフロツプ37
をリセツトして“0”を送出させ、マルチプレク
サ36と35を切替え、マルチプレクサ39の送
出するアドレスと、マルチプレクサ40が送出す
るデータをTSRAM43に送出して書込ませる。
又、フリツプフロツプ38をセツトして“1”
を送出させ、ドライバ43と45をイネーブルと
すると共に、ライト端子をオンとしてマルチプレ
クサ41を経てTSポート制御回路42に送出し、
TSポート制御回路42の動作を停止させる。こ
の時レシーバ42と44はフリツプフロツプ37
が“0”を送出するため動作を停止する。
ドライバ45はプロセツサ20の送出したアド
レスを端子Aから、第1図に示す如くコピー制御
手段31に送出し、ドライバ43はデータを端子
Dから送出する。
プロセツサ20は他の機能単位にTSRAM4
3の読み書きを行わせる場合、アクセス端子をオ
フとして、マルチプレクサ39,40,41を切
替え、マルチプレクサ41を経てTSポート制御
回路42をイネーブルとし、TSポート制御回路
42の送出するアドレスをマルチプレクサ39か
らマルチプレクサ36に、データをマルチプレク
サ40からマルチプレクサ35に送出させる。
プロセツサ20はフリツプフロツプ37のリセ
ツト状態と、フリツプフロツプ38のセツト状態
を維持するため、マルチプレクサ36を経てアド
レスが、マルチプレクサ35を経てデータが
TSRAM43に送出される。
TSRAM43から読出されたデータは逆にTS
ポート制御回路42を経て共通バス16に送出さ
れる。又ドライバ45はアドレスを端子Aに、ド
ライバ43はデータを端子Dに送出する。
プロセツサ20は待機モードの場合、フリツプ
フロツプ37をセツトして“1”を送出させ、マ
ルチプレクサ36と35を切替え、レシーバ42
と44をイネーブルとして、端子Aから入るアド
レスをレシーバ44、マルチプレクサ36を経て
TSRAM43に送出させ、端子Dから入るデー
タをレシーバ42、マルチプレクサ35を経て
TSRAM43に送出させて書込ませる。
又プロセツサ20はフリツプフロツプ38をリ
セツトして“0”を送出させ、ドライバ43と4
5の動作を停止させる。同時にマルチプレクサ4
1を切替え、ライト端子を“0”としてTSポー
ト制御回路42の動作を停止させ、他の機能単位
からのTSRAM43に対する読み書き動作を阻
止する。
プロセツサ20は独立状態で動作する場合、フ
リツプフロツプ37をリセツトして“0”を送出
させ、マルチプレクサ39,40,41を切替
え、TSポート制御回路42をイネーブルとして、
TSポート制御回路42の送出するアドレスをマ
ルチプレクサ39からマルチプレクサ36を経て
TSRAM43に送り、TSRAM43から読出し
たデータをマルチプレクサ35からマルチプレク
サ40を経てTSポート制御回路42に送出させ
る。又TSポート制御回路42から送出されるデ
ータは同様にTSRAM43に送られる。
又プロセツサ20はフリツプフロツプ38をリ
セツトし“0”を送出させるため、ドライバ4
3,45は動作せず、又フリツプフロツプ37も
“0”を送出しているため、レシーバ42,44
も動作しない。
〔発明の効果〕 以上説明した如く、本発明は入出力制御装置の
動作を継続したまま、テーブル記憶部に記憶され
ている各種制御情報を一括読出して利用すること
が出来る。
【図面の簡単な説明】
第1図は本発明の原理ブロツク図、第2図は本
発明の一実施例を示す回路のブロツク図、第3図
は従来の磁気デイスク制御装置の一例を示すブロ
ツク図、第4図は機能単位の組み合わせで構成さ
れた磁気デイスク制御装置の一例を示すブロツク
図である。 図において、1はチヤネルインタフエース制御
部、2はデータ転送制御部、3はデバイスインタ
フエース制御部、4,20,28はプロセツサ、
5は制御記憶部、6はテーブル記憶部、7〜9は
チヤネルアダプタ、10〜12はデバイスアダプ
タ、13,14,17,18はテーブル記憶部、
15はサービスアダプタ、16は共通バス、1
9,27は制御記憶、21,29はポート、2
2,30はテーブル記憶手段、23,31はコピ
ー制御手段、24,32はテーブル記憶制御手
段、25,33,42,44はレシーバ、26,
34,43,45はドライバ、35,36,3
9,40,41はマルチプレクサ、37,38は
フリツプフロツプ、42はTSポート制御回路、
43はTSRAMである。

Claims (1)

  1. 【特許請求の範囲】 1 複数の機能別に区分された機能単位の組み合
    わせにより構成される入出力制御装置であつて、 上位装置と下位装置とを接続する径路毎の入出
    力命令に伴う制御情報を格納するテーブル記憶手
    段22,30と、 他の機能単位から該テーブル記憶手段22,3
    0に対する読み書きを制御するテーブル記憶制御
    手段24,32と、 該テーブル記憶制御手段24,32が送出する
    アドレスとデータを転送するコピー制御手段2
    3,31と、 該テーブル記憶制御手段24,32を活動モー
    ドと待機モードと独立モードとにより制御するプ
    ロセツサ20,28とを夫々備えた二組のテーブ
    ル記憶部17,18を設け、 一方のテーブル記憶部17を活動モードで動作
    させ、他方のテーブル記憶部18を待機モードで
    動作させた時、一方のテーブル記憶制御手段24
    は他の機能単位からの一方のテーブル記憶手段2
    2に対する読み書きを随時実行し、この時のアド
    レスとデータを一方のコピー制御手段23を経て
    他方のコピー制御手段31から他方のテーブル記
    憶手段30に転送し、他方のテーブル記憶制御手
    段32は他の機能単位からの他方のテーブル記憶
    手段30に対する読み書きを阻止して、該他方の
    コピー制御手段31から転送されるアドレスで他
    方のテーブル記憶手段30にデータの書込みを実
    行し、独立モードで動作する時は両方のコピー制
    御手段23,31の転送動作を停止させ、夫々独
    立に他の機能単位と夫々のテーブル記憶手段2
    2,30との間の読み書きを実行することを特徴
    とする入出力制御装置。
JP17035186A 1986-07-18 1986-07-18 入出力制御装置 Granted JPS6326751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17035186A JPS6326751A (ja) 1986-07-18 1986-07-18 入出力制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17035186A JPS6326751A (ja) 1986-07-18 1986-07-18 入出力制御装置

Publications (2)

Publication Number Publication Date
JPS6326751A JPS6326751A (ja) 1988-02-04
JPH056900B2 true JPH056900B2 (ja) 1993-01-27

Family

ID=15903319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17035186A Granted JPS6326751A (ja) 1986-07-18 1986-07-18 入出力制御装置

Country Status (1)

Country Link
JP (1) JPS6326751A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4784549B2 (ja) * 2007-04-24 2011-10-05 トヨタ自動車株式会社 クランク角補正装置及びクランク角補正方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162965A (ja) * 1984-09-05 1986-03-31 Hitachi Ltd デバイス切替装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162965A (ja) * 1984-09-05 1986-03-31 Hitachi Ltd デバイス切替装置

Also Published As

Publication number Publication date
JPS6326751A (ja) 1988-02-04

Similar Documents

Publication Publication Date Title
US6425049B1 (en) Disk array system and method of changing the configuration of the disk array system
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
US20020124138A1 (en) Internal copy for a storage controller
JPS5914778B2 (ja) デ−タ処理装置
US8732420B2 (en) Remote copy system and method
JPH0916735A (ja) Pcカード
US7447853B2 (en) Data copy device
JPH0736816A (ja) 通信バス装置
JPH056900B2 (ja)
KR100299127B1 (ko) 비동기 전송모드 교환기의 주제어부 이중화 장치 및 방법
JPH0122653B2 (ja)
JPH01309117A (ja) 磁気デイスク装置
JP2596192B2 (ja) 周辺制御装置の負荷分散制御方法
JPH0823854B2 (ja) 制御装置
JPH04263333A (ja) メモリ二重化方式
JP2002229929A (ja) メモリアクセスコントロール方法及びメモリアクセスコントロール装置
JPS638500B2 (ja)
RU1807495C (ru) Устройство дл сопр жени процессоров
JPH06175929A (ja) 二重化主記憶装置
JPS61134859A (ja) メモリのバツクアツプ制御方式
JPH0261749A (ja) データ転送装置
JPH02281345A (ja) 監視装置間通信方式
JPH07141285A (ja) データ転送制御装置
JPH03268153A (ja) 入出力制御装置
JPH0264843A (ja) マイクロプロセッサ間のデータ転送装置