JPS61134859A - メモリのバツクアツプ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、　Ｄ　Ａ　８　Ｄ　（Ｄｉｒｅｃｔ　Ａｃｃ
ｅｓ＠ＳｔｏｒａｇｅＤｅｖｌｃｅ）に半導体メモリを
用いて構成したメモリにおける電源ダウン時のバックア
ップの制御方式に関し、特に高速なパックテップの可能
なバックアップ制御方式に関する。

中央処理装置（ＣＰＵ）が所望の処理を実行するにはデ
ータ、プログラムを必要とし、このためにこれらデータ
、プログラムを格納しておくメモリが用いられる。この
ようなＣＰＵがメモリを利用するシステムとしてＣＰＵ
が直接メモリをアクセスできるＤＡ８Ｄが知られている
。とのＤＡ８Ｄには一般に磁気ディスク等の磁気記憶デ
バイスが用いられてきたが、近年高速動作の可能な２ン
ダムアクセス半導体メそりが用いられるようになシ。

ＣＰＵのアクセスタイムの向上に役立っている。

〔従来の技術〕

係る半導体メモリを用いたＤＡ８Ｄシステムは従来第２
図の如く構成されていた。

即ち９図中、１０，１１，１２．１３はＣＰＵ（中央処
理装置）であり、各半導体メそり５０゜５１，５２．５
３に２ルートのパｘａ、ｂを用いてアクセスができるよ
う構成されている。各ＣＰＵ１０〜１３は、ＣＰＵｌ０
〜１３に対するやシとりを行なうためのディレクタ（編
集部）２０゜２１に接続されておシ、各ディレクタ２０
．２１は各々メモリアクセスコントローラ４０．４１に
接続されたアダプタ２２．２３に接続されている。

アダプタ２２．２３はパスセレクションアレイ２４に接
続されており、ＣＰＵｌ０〜１３からの要求ニ対シバス
セレクションアレイ２４を用いて伝送経路が決定される
０更にメモリアクセスコントロー９４０，４１は各々半
導体メモリ５０，５１゜５２．５３と接続され、与えら
れた指令（書込み／読出し命令）に基いてこれら半導体
メモリ５０〜５３を書込み／読出し制御する。

このように構成されたＤＡＳＤシステムにおいて、ＣＰ
Ｕｌ０〜１３からの指令はディレクタ２０又は２１で受
付けられ、アダプタ２２．２３に制御が移される。アダ
プタ２２＊２３はパスセレクションアレイ２４のパス専
有情報を参照して空きパスａ又はｂを求めて伝送経路を
決定し、パスａ又はｂを介してメモリアクセスコントロ
ーｒ）４０゜４１に指令を渡してメモリアクセスを行な
わしめる。例えば、読出し命令が与えられたら、メモリ
アクセスコントローラ４０又は４１は半導体メモリ５０
〜５３の指定ブ四ツクを読出し制御し、指令の渡された
パスを用いて読出しデータをアダプタ２２又は２３へ与
え、ディレクタ２０．２１を介しＣＰＵｌ０〜１３へ伝
達する。一方、書込み命令が与えられたら、メモリアク
セスコントローラ４０又は４１は書込みデータを半導体
メモリ５０〜５３に書込む。

このようなメモリシステムにおいては、半導体Ｉ。

メモリとして高速ま挿接性のものが用いられることから
、電源断等におけるメモリ内容の保護のためバックアッ
プ用の磁気ディスク等の外部記憶装置３１が設けられて
いる。そして各アダプタ２２゜２３及びメモリアクセス
コント四−ラ４０，４１に接続されたサービスプロセッ
サ３０が、イニシャル時に外部記憶装置３１０バツクア
ツプ内容を各メモリアクセスコントルーラ４０，４１に
与えて各半導体メモリ５０〜５３にｐ・−ドし、ＣＰＵ
１０〜１３の使用に供し、電源断のバックアップ時にサ
ービスプロセッサ３０がメモリアクセスコントロー２４
０．４１を介し各半導体メモリ５０〜５３の内容を読出
して外部記憶装置３１に格納してバックアップするもの
である。

〔発明が解決しようとする問題点〕

この様な従来の半導体メモリのバックアップ方式におい
ては、一度に各半導体メモリ５０〜５３の内容を外部記
憶装置３１に移す方式であるため。

更新や追記されてない内容も含め全内容を移す必要があ
ることから、バックアップに要する時間が長くなるとい
う問題があった。又、半導体メモリの全内容を移すため
、メモリーエ２−が生じた不良なビット内容も選択され
ずに移され、バックアップが良好にいかない場合がある
という問題もあった。更に、バックアップのための電源
が故障していると、全内容が消失してしまうという問題
もあった。

〔問題点を解決するための手段〕

本発明は、バックアップ処理を高速化し且つバックアッ
プ電源故障時のデータ損失を軽減しうるメモリのバック
アップ制御方式を提供するにある。

このため９本発明は、半導体メモリと、該半導体メモリ
を外部からの指令に基いてアクセスするメモリ制御部と
、該半導体メモリのバックアップのための外部記憶装置
と、該メモリ制御部に接続されたバッファとを有し、該
メモリ制御部は該半導体メモリの読出しに際し、該外部
へ読出した内容を転送するとともに該バッファに格納し
、外部からの書込みに際しては、峡バッファに書込み内
容を書込み、外部から書込み終了通知に応じて該バッフ
ァの書込み内容を該半導体メモリへ格納するとともに該
外部記憶装置へ転送して格納せしめることを特徴として
いる。

〔作用〕

本発明では、メモリ制御回路に対して接続された半導体
メモリと並列にバッファを設け、外部からの書込みはと
のバッファに行なうようにし、且つメモリ制御回路が外
部から書込み終了通知を受けてバッファの内容を半導体
メモリに移すとともに外部記憶装置に移すようにして書
込み毎にバックアップを行うようにして、書替え又は追
記のもののみバックアップするようにし、高速化を計っ
たものである。

〔実施例〕

以下９本発明を実施例によシ詳細に説明する。

第１図は本発明の一実施例ブロック図であシ。

図中、第２図で示したものと同一のものは同一の記号で
示しておシ、６０〜６５は各々バッファでオシ、バッフ
ァ６０〜６２はメモリアクセスコントローラ４０に対し
半導体メモリ５０．５１と並列に接続され、バッファ６
３〜６５は、メモリアクセスコントローラ４１に対し半
導体メモリ５２゜５３と並列に接続され、各メモリアク
セスコントローラ４０．４１よりアクセス可能に接続さ
れ。

且つ各バッファ６０〜６５はバックアップのためサービ
スプロセッサ３０に接続されている。

次に、第１図実施例構成の動作について説明する。

ＣＰＵｌ０〜１３が前述の如く、ディレクタ２０．２１
を介しアダプタ２２．２３に命令を与え、アダプタ２２
．２３がパスセレクションアレイ２４を用いて決定した
接続パスを用いてメモリアクセスコントローラ４０．４
１に指令を伝える。

メモリアクセスコントローラ４０（又は４１）は実線の
如くアダプタ２２よシデータ読出し命令が与えられると
９例えば半導体メモリ５１をアクセスし、読出しデータ
を受ける。この読出しデータは実線の如くメモリアクセ
スコントローラ４０よシパスａ、アダプタ２２．ディレ
クタ２０を介しＣＰＵへ転送される。これとと亀にメモ
リアクセ　　　１スコントローラ４０はこの読出しデー
タ（読出し開始／終了アドレスを含む）を例えば、バッ
ファ６１に格納しておく。

次に、メモリアクセスコントローラ４１（又は４０）が
点線の如くアダプタ２３より書込み命令を受は石と、書
込み命令に伴なう書込みデータを半導体メモリにではな
く、バッファ（例えば６３）に書込む。これによってバ
ッファ内に半導体メモリから読出されたデータの書替え
が行なわれる。

又、書替えで々く、初めから書込みの時（追記の時）も
同様にバッファに書込む。

更に、プロセッサ１０〜１２からの書込み終了通知を同
一のパス、ディレクタ２０．アダプタ２２゜パスａを介
しメモリアクセスコントローラ４１に与え、これによっ
てメモリアクセスコント四−２４１はバックアップ動作
を開始し９図の点線の如く、半導体メモリ５３へのバッ
クアップを行い。

バッファ６３の書込みデータを半導体メモリ５３に移す
。これとともに、メそリアクセスコントローラ４１はパ
スＣを介しサービスプロセッサ３０にこの通知を伝える
。このため、サービスプロセッサ３０は当該バッファ６
３の内容を一点鎖線で示すパスを使用し読出し、外部記
憶装置３１に格納せしめる。

このようにして半導体メモリと並列に設けたバッファを
用いて書込みデータの格納と以降のバックアップを行う
。

書込み終了通知はプロセッサが終了通知をメモリ制御回
路に発することによシ知らされる。

ここで、各メモリアクセスコントローラに対し３つのバ
ッファを設けているのは、ＣＰＵよシのアクセスが頻繁
に行なわれる時に外部記憶装置３１へのバックアップに
よるメモリアクセスコントローラのビジー状態を回避す
るためであシカバッファの数は３つに限られない。

又、メそす制御回路を構成するディレクタやアダプタの
数も２つに限られず、ＣＰＵと同数としてもよく、この
場合、バッファの数は各メモリアクセスコント四−ラに
対しくバッファの数＞ＣＰＵ０数）とするとよい。

更に、メモリアクセスコントローラにＣＰＵが同一半導
体メモリの同一データを同時にアクセスするのを禁止す
る機能を設けることによシ、同一半導体メモリ上の異な
るデータを複数個のＣＰＵでアクセスすることができる
。

尚、メモリ制御回路はディレクタ、アダプタ。

パスセレクションアレー、サービスプロセッサ。

メモリアクセスコントローラで構成されている。

以上本発明を一実施例によシ説明したが９本発明は本発
明の主旨に従い種々の変形が可能であり。

本発明からこれらを排除するものではない。

〔発明の効果〕

以上説明した様に１本発明によれば、半導体メモリと、
核半導体メモリを外部からの指令に基いてアクセスする
メモリ制御部と、該半導体メモリのバックアップのため
の外部記憶装置と、該メモリ制御部に接続されたバッフ
ァとを有し、該メモリ制御部は該半導体メモリの読出し
に際し、該外部へ読出した内容を転送するとともに該バ
ッファに格納し、外部からの書込みに際しては、該バッ
ファに書込み内容を書込み、外部から書込み終了通知に
応じて該バッファの書込み内容を該半導体メモリへ格納
するとともに該外部記憶装置へ転送して格納せしめるこ
とを特徴としているので、バッファに書込みデータを書
込み、書込み終了時に半導体メモリと外部記憶装置にバ
ッツア内のデータを移してバックアップするから、書替
え部分のみバックアップ制御され、バックアップの高速
化を計ることができるという効果を奏する他に、電源断
後のバックアップも、正常動作中にバックアップされて
いるから、その時間を少カくて済み。

従ってバックアップ電源容量も小としうるという効果も
奏する。又、バックアップ電源が不良となっても、最大
でもバッファ内の書込みデータのバックアップが出来な
いだけであるから、データ損失の軽減も計れるという効
果も奏する。

更に、不要な個所をバックアップしないので。

メモリーエラーが生じた時に、そのエラーで回避された
メモリの内容をバックアップして、バックアップ失敗が
生じるおそれがないという効果も奏する。

【図面の簡単な説明】

第１図は本発明の一実施例ブロック図、第２図は従来の
構成説明図である。 図中、１０〜１３・・・ＣＰＵ、３０・・・サービスプ
ロセッサ（メモリ制御部）、３１−・・外部記憶装置。 ４０．４１・・・メモリアクセスコントローラ（メモリ
制御部）、５０〜５３・・・半導体メモリ、６０〜６５
・・・バッファ０ 登山願人　富士通株式会社

Claims (1)

【特許請求の範囲】
1. 半導体メモリと、該半導体メモリを外部からの指令に基
   いてアクセスするメモリ制御部と、該半導体メモリのバ
   ックアップのための外部記憶装置と、該メモリ制御部に
   接続されたバッファとを有し、該メモリ制御部は該半導
   体メモリの読出しに際し、該外部へ読出した内容を転送
   するとともに該バッファに格納し、外部からの書込みに
   際しては、該バッファに書込み内容を書込み、外部から
   書込み終了通知に応じて該バッファの書込み内容を該半
   導体メモリへ格納するとともに該外部記憶装置へ転送し
   て格納せしめることを特徴とするメモリのバックアップ
   制御方式。