JP2803270B2 - Scsiホストアダプタ回路 - Google Patents

Scsiホストアダプタ回路

Info

Publication number
JP2803270B2
JP2803270B2 JP34412589A JP34412589A JP2803270B2 JP 2803270 B2 JP2803270 B2 JP 2803270B2 JP 34412589 A JP34412589 A JP 34412589A JP 34412589 A JP34412589 A JP 34412589A JP 2803270 B2 JP2803270 B2 JP 2803270B2
Authority
JP
Japan
Prior art keywords
bus
dma
data buffer
scsi
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34412589A
Other languages
English (en)
Other versions
JPH03201154A (ja
Inventor
永志樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP34412589A priority Critical patent/JP2803270B2/ja
Publication of JPH03201154A publication Critical patent/JPH03201154A/ja
Application granted granted Critical
Publication of JP2803270B2 publication Critical patent/JP2803270B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> この発明は、ホストコンピュータとSCSIデバイス間の
DMA転送を行うSCSIホストアダプタ回路に関し、特にDMA
再起動機能を有さないホストコンピュータに用いて好適
なSCSIホストアダプタ回路に関するものである。
<従来技術> 第5図にSCSIデバイスを有するコンピュータシステム
の構成を示す。ホストコンピュータ1にはCPU2、主記憶
3及びシステムバス4が含まれ、このシステムバス4を
介してCPU2と主記憶3の間でデータのやり取りを行って
所定の処理を実行する。また、このホストコンピュータ
1にはシステムバスインターフェイス5及びチャネルバ
ス6が含まれ、磁気テープや磁気ディスクなどのSCSIデ
バイス7にデータを格納し、また読み出す。すなわち、
チャネルバス6にはホストアダプタ回路8が接続され、
このホストアダプタ回路8はSCSIバス9に接続される。
例えば、ホストコンピュータ1がSCSIデバイス7からデ
ータを読み出すときは、SCSIバス9→ホストアダプタ回
路8→システムインターフェイス5→システムバス4の
経路でDMA転送を行うようにする。
<発明が解決すべき課題> しかしながら、ホストコンピュータ1がDMA再起動機
能を有さないときは、SCSIバス9のスループットが低下
するという課題があった。すなわち、SCSIバス9と主記
憶3がDMA転送中に、SCSIデバイス7がテープドライブ
でのトラック切り換えなどの為にDMA転送を一時中断し
てSCSIバス9を解放することを要求してきても、ホスト
コンピュータ1がDMA再起動機能を持たないために、ホ
ストアダプタ回路8はこの要求を拒否してSCSIバス9と
の結合を保持しなければならなかった。その為、データ
転送が行われていないにもかかわらず、他のデバイスが
SCSIバス9を使用できない為にスループットが低下し、
システムパーフォーマンスが悪化するという課題があっ
た。
なお、DMA再起動機能とは、DMA転送を一時中断し、再
び起動することを可能にする機能であり、再起動のとき
には転送開始アドレスを再設定することが出来る機能で
ある。
<発明の目的> この発明の目的は、SCSIデバイスからのDMA中断要求
を受けられるようにし、システムのパーフォーマンスを
向上させることが出来るSCSIホストアダプタ回路を提供
することにある。
<課題を解決する為の手段> 前記課題を解決するために本発明では、チャネルバス
とSCSIバスのDMA転送としてデータバッファを介する手
順と介さない手順を選択出来るようにして、データバッ
ファを介する手順ではチャネルバスとデータバッファ間
のDMA転送とデータバッファとSCSIバス間のDMA転送を引
き続いて行い、データバッファ内のデータ転送が完了し
た後、書き込みのときはSCSIデバイスへI/O要求を出
し、読みだしのときはホストコンピュータをDMA要求を
それぞれ出して、SCSIデバイスがDMAを中断し、再結合
するときにこのSCSIデバイスが指定する値だけデータバ
ッファ内のDMA開始アドレスをずらすようにしたもので
ある。
<作用> ホストコンピュータがDMAの再起動機能の有さない場
合でも、SCSIデバイスの要求によりSCSIバスを解放する
ことが出来る。
<実施例> 第1図に本発明に係るSCSIホストアダプタ回路の一実
施例を示す。第1図において、10はRAMで構成されたデ
ータバッファであり、第2のDMAバス12の一端及び第3
のDMAバス13の一端が接続されている。16は第1のバス
セレクタであり、第2のDMAバス12の他端及び第1のDMA
バス11の一端が入力され、これらを選択して第5のDMA
バス15に出力する。17はチャネルバス制御部であり、第
5のDMAバス15が入力される。このチャネルバス制御部1
7はチャネルバス6を制御する。18は第2のバスセレク
タであり、第3のDMAバス13及び第1のDMAバス11の他端
が入力され、これらを選択して第4のDMAバス14に出力
する。19はSCSIバス制御部であり、第4のDMAバス14が
入力される。このSCSIバス制御部19はSCSIバス9を制御
する。20はCPUであり、全体の制御を司どる。21はDMA制
御部であり、チャネルバス制御部17とデータバッファ10
及びデータバッファ10とSCSI制御部19間のDMA転送を制
御する。このDMA制御部21から第1、第2のバスセレク
タ16、18にバスセレクト信号1及び2が出力される。22
はアドレスバスであり、チャネルバス制御部17、DMA制
御部21、データバッファ10及びSCSIバス制御部19の間を
接続する。23はデータバスであり、チャネルバス制御部
17、DMA制御部21及びSCSIバス制御部19の間を接続す
る。また、制御線1〜3がDMA制御部21とチャネルバス
制御部17、SCSIバス制御部19及びデータバッファ10の間
を接続する。この制御線1〜3はDMA制御部21によってD
MA転送の際にハンドシェイク信号として使用される。
次に、この実施例の動作を第2図及び第3図に基づい
て説明する。これらの図において、点線で囲んだ部分が
本発明の特徴とする部分である。第2図において、ホス
トコンピュータからリクエストがあると、リクエスト受
信処理を行う。さらに、リコネクトがあるとリクエスト
スケジュールを立て、実行すべきリクエストがあるか否
かを判断する。実行すべきリクエストがあると、そのリ
クエストがデータバッファ10を経由するリクエストであ
るかを判断する。バッファ経由のリクエストであって、
かつリード要求でないと、ホストコンピュータへDMAの
要求を出して、チャネルバス6とデータバッファ10間の
DMAを起動する。すなわち、第1のバスセレクタ16によ
り第2のDMAバスを選択してDMAを行う。DMAが終了した
時点、またはリード要求の場合はSCSIデバイスを選択
し、コマンド送信処理を行い、終了メッセージを受信す
るまでフェイズ対応処理を行う。リコネクトがない場合
は、直ぐにフェイズ対応処理に移行する。
第4図はフェイズ対応処理の手順を示すフローチャー
トである。この処理ではメッセージアウトフェイズ、メ
ッセージインフェイズ、データフェイズ、ステータスフ
ェイズの4つのフェイズがあり、それぞれのフェイズに
対応した処理を行う。メッセージアウトフェイズではメ
ッセージを転送し、ステータスフェイズではステータス
を受信して終了する。メッセージインフェイズではメッ
セージの受信処理を行った後、メッセージによって分岐
する。DMAポインタ変更メッセージではDMAを行うデータ
バッファ内のDMA開始アドレスを指定された値だけずら
す。これは、SCSIデバイスによってリコネクトされた時
に、デバイスが指定する分だけアドレスをずらしてDMA
を行う為である。ずらす値はメッセージによって通知さ
れる。終了メッセージでは終了処理を行い、その他のメ
ッセージではそのメッセージに対応した処理を実行す
る。データフェイズではデータバッファ10経由のリクエ
ストであるか否か、及びリード要求であるかによって、
次の4つの場合に分けられる。
(1)データバッファ10経由のリクエストであり、かつ
リード要求のときは、SCSIバス9からデータバッファ10
へのDMAを起動する。すなわち、第2のバスセレクタ18
で第3のDMAバスを選択し、SCSIバス9上のデータをデ
ータバッファ10に取り込む。DMAが終了するとDMAを停止
し、ホストコンピュータ1へDMA要求を出して、データ
バッファ10とチャネルバス6間でDMAを起動し、DMAが終
了するとDMAを停止する。その為、第1のバスセレクタ1
6で第2のDMAバスを選択する。すなわち、一旦SCSIバス
上のデータをデータバッファ10にDMA転送してSCSIバス
を解放し、その後データバッファ10とチャネルバス6間
のDMAを実行するようにする。また、SCSIデバイスがDMA
を停止したときは、DMAを停止する。
(2)データバッファ10経由のリクエストであり、かつ
リード要求でないときは、データバッファ10からSCSIバ
ス9へのDMAを実行する。その為、第1のバスセレクタ1
6で第2のDMAバス12を選択する。第2図で説明したよう
に、SCSIデバイスに書き込むデータはデータバッファ10
に転送されているので、このデータをSCSIバス9に転送
すればよい。この場合も、SCSIデバイスがDMAを停止し
たときは、DMAを停止する。
(3)データバッファ10を経由しないリクエストの場合
は、リード要求のときはホストコンピュータ1へDMA要
求を出し、チャネルバス6からSCSIバス9へのDMAを実
行する。また、リード要求でないときは、SCSIバス9か
らチャネルバス6へのDMAを実行する。これらのため
に、第1、第2のバスセレクタ16、18で第1のDMAバス
を選択するようにする。この動作を従来例と同じであ
る。
以上の説明を要約すると、データバッファ10を経由す
るDMA転送が指定されたときは第1、第2のバスセレク
タ16、18によって第2、第3のDMAバスを選択し、リー
ド要求でないときはSCSIデバイスにI/O要求を出す前に
チャネルバスとデータバッファ間のDMAを実行してデー
タを一旦データバッファ10に取り込んだ後、SCSIデバイ
スにI/O要求を出してデータバッファ10とSCSIデバイス
間のDMAを実行するようにする。また、リード要求のと
きはSCSIデバイスのデータを一旦データバッファ10に取
り込んでからデバイスを切り離し、その後データバッフ
ァ10とチャネルバス間のDMAを実行する。さらに、SCSI
デバイスがDMAを中断したときは、DMAを停止して処理を
抜け、その後再度デバイスによって再結合したときはDM
A開始アドレスをデバイスが指定する分だけずらしてDMA
の起動をかけるようする。データバッファ10を経由する
DMA転送が指定されていないときは、第1、第2のバス
セレクタ16、18によって第1のDMAバスを選択し、従来
どおりSCSIバスとチャネルバスの間でDMA転送を行うよ
うにする。
<発明の効果> 以上、実施例に基づいて具体的に説明したように、こ
の発明ではデータバッファを介するDMA転送と介さないD
MA転送を選択できるようにし、転送するデータを一旦デ
ータバッファに取り込むようにして、SCSIデバイスとの
データ転送はデータバッファとSCSIデバイスの間で実行
するようにした。その為、DMAの中断要求を行うようなS
CSIデバイスからデータをリードするときであっても、
ホストコンピュータとのDMAとは独立しているので、こ
のデバイスが発するDMA中断要求を拒否する必要がなく
なる。従って、データ転送を行っていないにもかかわら
ずバスを専有することがなくなるので、SCSIバス上のス
ループットが向上するという効果がある。例えば、第4
図において、SCSIデバイスとしてテープとディスクがあ
る場合、従来は(A)のように時刻T1でテープがDMA中
断要求をしてもSCSIバスを切り離さないので(B)のよ
うにディスクは転送できず、ディスクのアクセス完了が
時刻T3になる。これに対して、本発明によると(C)の
ようにT1で直ぐにSCSIバスを切り離すので、(D)のよ
うにディスクは直ぐにデータ転送を開始する事が出来
る。その為、時刻T2で転送を完了することが出来る。
【図面の簡単な説明】
第1は本発明に係るSCSIホストアダプタ回路の一実施例
を示す構成図、第2図及び第3図はその動作を説明する
ためのフローチャート、第4図はその効果を説明するた
めの図、第5図は従来のコンピュータシステムの構成図
である。 6……チャネルバス、7……SCSIデバイス、9……SCSI
バス、10……データバッファ、11……第1のDMAバス、1
2……第2のDMAバス、13……第3のDMAバス、14……第
4のDMAバス、15……第5のDMAバス、16……第1のバス
セレクタ、17……チャネルバス制御部、18……第2のバ
スセレクタ、19……SCSIバス制御部。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】データバッファと、 このデータバッファのDMAバス及び前記データバッファ
    を介さないDMAバスが入力され、これらのバスを選択し
    てチャネルバスに接続する第1のバスセレクタと、 前記データバッファを介さないDMAバス及びデータバッ
    ファのDMAバスが入力され、これらのバスを選択してSCS
    Iバスに接続する第2のバスセレクタを有し、 データバッファを経由するDMA転送が指定されたとき
    に、前記第1及び第2のバスセレクタによりデータバッ
    ファのDMAバスを選択してチャネルバスとデータバッフ
    ァのDMA転送とデータバッファとSCSIバスのDMA転送を引
    き続いて行うようにし、バッファ内へのデータ転送完了
    後、書き込みの場合はSCSIデバイスへI/O要求を出し、
    読みだしの場合はホストコンピュータへDMA起動要求を
    出すようにして、SCSIデバイスがDMAを中断して再結合
    を行う場合に、このSCSIデバイスが指定する値だけデー
    タバッファ内のDMA開始アドレスをずらすようにしたこ
    とを特徴とするSCSIホストアダプタ回路。
JP34412589A 1989-12-28 1989-12-28 Scsiホストアダプタ回路 Expired - Lifetime JP2803270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34412589A JP2803270B2 (ja) 1989-12-28 1989-12-28 Scsiホストアダプタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34412589A JP2803270B2 (ja) 1989-12-28 1989-12-28 Scsiホストアダプタ回路

Publications (2)

Publication Number Publication Date
JPH03201154A JPH03201154A (ja) 1991-09-03
JP2803270B2 true JP2803270B2 (ja) 1998-09-24

Family

ID=18366833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34412589A Expired - Lifetime JP2803270B2 (ja) 1989-12-28 1989-12-28 Scsiホストアダプタ回路

Country Status (1)

Country Link
JP (1) JP2803270B2 (ja)

Also Published As

Publication number Publication date
JPH03201154A (ja) 1991-09-03

Similar Documents

Publication Publication Date Title
EP0141742A2 (en) Buffer system for input/output portion of digital data processing system
US4729090A (en) DMA system employing plural bus request and grant signals for improving bus data transfer speed
JP2803270B2 (ja) Scsiホストアダプタ回路
JP3110024B2 (ja) メモリ制御システム
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JPH1185673A (ja) 共有バスの制御方法とその装置
JP2821176B2 (ja) 情報処理装置
JPS599927B2 (ja) デ−タ転送制御方式
JPS6229831B2 (ja)
JPH02730B2 (ja)
JP2621315B2 (ja) 情報処理装置
JPS60136853A (ja) デ−タ転送方式
JPS5810228A (ja) 入出力処理装置
JPH042981B2 (ja)
JPH01142962A (ja) データ転送制御方式
JPS61131154A (ja) デ−タ転送制御方式
JPH0424733B2 (ja)
JPH01112452A (ja) デイスクキヤツシユ制御方式
JPH0642227B2 (ja) デ−タ転送装置
JPS63279359A (ja) マルチcpuのデ−タ受け渡し装置
JPS63300346A (ja) Dma制御方式
JPS60252975A (ja) 情報処理方式
JPS63262743A (ja) チヤネル制御方式
JPH07141285A (ja) データ転送制御装置
JPH04358256A (ja) Scsiプログラミング処理方法