KR920007949B1 - 컴퓨터 주변장치 제어기 - Google Patents

컴퓨터 주변장치 제어기 Download PDF

Info

Publication number
KR920007949B1
KR920007949B1 KR1019890700922A KR890700922A KR920007949B1 KR 920007949 B1 KR920007949 B1 KR 920007949B1 KR 1019890700922 A KR1019890700922 A KR 1019890700922A KR 890700922 A KR890700922 A KR 890700922A KR 920007949 B1 KR920007949 B1 KR 920007949B1
Authority
KR
South Korea
Prior art keywords
data
page
quot
peripheral
address
Prior art date
Application number
KR1019890700922A
Other languages
English (en)
Other versions
KR890702154A (ko
Inventor
파르타사라티 기리다르 랭가스와미
토마스 레비 제프리
Original Assignee
유니시스 코포레이숀
보베테 죤스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/099,447 external-priority patent/US4905184A/en
Priority claimed from US07/099,448 external-priority patent/US4864532A/en
Application filed by 유니시스 코포레이숀, 보베테 죤스 filed Critical 유니시스 코포레이숀
Publication of KR890702154A publication Critical patent/KR890702154A/ko
Application granted granted Critical
Publication of KR920007949B1 publication Critical patent/KR920007949B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음.

Description

컴퓨터 주변장치 제어기
제1도는 작은 컴퓨터 시스템 접속장치 자료연결 처리기의 주 엘리먼트를 도시한 블록도표.
제2도는 자료연결 처리기에서 사용된 세그먼트 RAM 완충기억장치와 특정세트의 주소 레지스터의 세부도면.
제3도는 주 컴퓨터와 선택된 주변장치 사이의 자료전송을 위한 전체 시스템의 일반 블록 도표.
제4도는 동시의 자료제어 및 자료 전송 작업이 하나 또는 둘 이상의 주변장치에서 발생되어 어떤 자료전송도 가능하지 않은 헛된 시간을 제거하도록 하는 가를 설명하기 위한 흐름도.
제4a도는 주변 제어기 종전 형태의 순서에 의한 작업을 도시한 도면.
제4b도는 본 명세서에 명세된 시스템하에서 가능한 중첩의 동시 발생을 도시한 도면.
본 발명은 주 컴퓨터 장치와 다수 주변 단말장치 사이에서 데이터가 효과적으로 전달될 수 있도록 하는 주변 제어기 분야에 관한 것이다.
본 발명은 또한 디지털 회로분야에 관한 것으로 이에 의해 데이터 전달작업이 디지털 모듈사이에서 수행되며, 데이터 블록이 메모리 저장수단내에 잠시 저장되는 것에 관한 것이다.
데이터 전달작업을 다루기 위해 사용된 효율적인 I/O제어장치를 사용하여 주 컴퓨터와 여러 주변장치간의 데이터 전달처리율 또는 속도를 증가시키기 위해 컴퓨터 시스템 네트워크에서의 부단한 노력이 경주되어 왔다.
많은 종래 I/O제어장치의 특징은 이들이 제2데이터 전달명령사이클 작동의 시작이전에는 끝까지 한가지 특정 데이터 전달명령사이클만을 수행할 수 있다는 것이다. 다수의 주변장치가 복잡한 시스템에서는 요구중인 주변장치가 어떻게 주 컴퓨터로부터 서비스를 받기까지에는 자주 지연기간이 발생되었으며, 주 컴퓨터가 선택된 주변장치로 데이터 전달을 실행하기 위해 I/O제어기에 접근하는데에도 지연이 발생되었다. 종전 시스템에서 발생되는 시간지연을 줄이므로써, 소형컴퓨터 시스템 접속기-자료연결 처리기로 지정된 본 발명 I/O 제어장치는 이들 시간지연을 최소화하도록 하며 처리율을 증가시키도록 한다.
본 명세서에서 설명되어질 종류의 주변제어기는 종전 미국특허에서 논의된 바 있는 여러 가지 면들을 갖고 있다. 이들의 예가 "자기 테이프 자료전송 시스템용 자료연결 처리기"로 명칭이 붙은 미국특허 제4,280,193호, "자료 전송을 모니터하기 위한 블록계수기 시스템"으로 명칭이 붙은 미국특허 제4,613,954호, 그리고 "자료 전송 작업을 조절하기 위한 시스템"으로 명칭이 붙은 미국특허 제4,644,463호, "버스트 방식 자료 블록 전송 시스템"으로 명칭이 붙은 미국특허 제4,542,457호, 그리고 "테이프 주변으로부터 주변제어기 버퍼기억장치까지의 전송율 제어시스템"으로 명칭이 붙은 미국특허 제4,607,348호에서 밝혀질 것이다. 이들 특허가 "자료연결 처리기"로 불리워지는 주변제어장치의 형태를 만드는 여러 엘리먼트 및 작업기능의 배경 및 설명을 형성한다.
본 발명은 주 컴퓨터와 7개나 되는 다수 주변장치 사이에서 자료전송을 수행 및 제어하며 자료연결 처리기(DLP)로 자주 언급되는 바의 주변 제어장치에 관한 것이다. 이같은 자료연결 처리기는 매우 신속하게 자료전송 작업이 발생될 수 있도록 하며, 광대한 자료블럭이 주 컴퓨터 시스템으로부터 선택된 목표주변장치로 전송되거나 선택된 목표주변장치로부터 주 시스템으로 전송된다. 연속되는 작업의 일부가 세그먼트 RAM 완충기억장치내에 일시적으로 유지시키므로써 전송되어질 데이터의 일시적인 저장을 제공한다.
세그먼트 완충기억장치는 특정그룹의 주변장치중 각각의 것으로 혹은 이들 각각의 것으로부터 전송되고 있는 데이터의 자료저장을 위해 분리된 섹션을 제공한다.
7개의 주변장치로의 자료전송 작업을 위해 이용가능한 단 하나만의 주 컴퓨터가 있기 때문에 주 컴퓨터는 7개 주변장치 각각에 대해 시간분리 세그먼트에서의 가용시간을 분할하여야만 한다.
전반적인 처리율을 가속시키기 위해서는 본 발명 제어장치의 바람직한 실시예가 만들어지며, 따라서 선택된 주변장치는 자신을 자료연결 처리기로부터 차단시키도록 하고 자신의 내부 보조 관리와 조사만을 행하며, 따라서 어떤 다른 주변 단말장치로의 연결을 위해 그리고 그 같은 단말장치와의 자료전송 작업을 개시하기 위해 주 시스템과 자료연결 처리기가 이용가능해지도록 한다.
따라서, 한 주변장치가 데이터를 수신 또는 전송할 수 없을 때에는 그와 같은 사용불능의 시간이 다른 주변장치에 관련한 자료전송 및 명령지시에 기여될 수 있으며, 따라서 헛된 목적을 위한 시간낭비를 구제하게 된다.
주변 제어기 종래 형태의 여러개가 선택된 기간을 자료전송을 위한 한 특정주변장치에 기여하고, 그같은 자료전송 작업이 완료된 이후에서야 비로서 자료전송을 위한 또다른 주변장치로 그 주위환기를 전송할 수 있는 것인 반면, 본 발명 시스템의 바람직한 실시예는 동시의 평행한 작업세트를 허용하며, 이에 의하여 자료연결 처리기가 효과적인 방법으로 주 컴퓨터가 자료전송 채널을 분할하도록 하며, 따라서 앞서 개시된 주변장치가 이들의 내부보조관리와 관련이 있으며 자료연결 처리기로 자료를 수신 또는 전송할 준비가 되어있지 않은 동안 빠른 자료전송 작업이 항상 주변장치중 하나 또는 다른 하나와 함께 발생될 수 있도록 한다.
이같은 명세내용은 다수의 주변단말장치 각각에 할애된 부분을 갖는 세그먼트 완충기억장치용 어드레싱 제어시스템을 위한 구성을 제공한다.
본 발명의 적합한 실시예는 다수의 자료전송 사이클 작업이 각 불완전하게 개시된 자료전송 작업이 완충기억장치 수단의 분리된 단위-대기행렬 세그먼트에서 그 상태로 기재되어 최적의 시간에 불완전한 자료전송 작업이 불완전한 전송 사이클내에 남겨진 곳에서 찾아 픽업될 수 있도록 하기 때문에 다수의 자료전송 사이클 작업이 다수 단말장치 각각의 사이에서 성취처리를 향해 동시에 수행될 수 있도록 한다. 다음에 선택된 주변장치로 그리고 선택된 주변장치로부터 한 블록 데이터의 자료전송 최종성취가 뒤이어 이루어진다.
주 컴퓨터와 다수 주변단말장치중 한 선택된 단말장치 사이의 자료-변천(data-in-transit)이 완충기억장치수단의 지정된 세그먼트내에 일시적으로 저장될 수 있기 때문에 주변-제어기의 마이크로프로세서가 최적시간 순간을 선택하에 시작되어진 한 그룹의 개시된 자료전송 사이클중 어느하나를 성취할 수 있도록 한다.
본 명세서는 특정형태의 작은 컴퓨터 시스템 접속장치-자료연결 처리기(SCSI-DLP) 또는 주 컴퓨터 시스템과 자기 디스크 또는 스트리머 테이프 유닛과 같은 주변장치등 양립가능한 목표장치사이의 정보전송을 제어하는 주변장치 제어기를 설명한다.
SCSI-DLP는 한 프린트회로 카드상에 만들어 질 수 있으며, 주-DLP 통신 및 7개 목표장치 또는 주변장치에 따라 다니는 SCSI 버스에서의 통신을 제어하는데 사용될 수 있다.
SCSI-DLP는 하기에서 자료연결 처리기 또는 DLP로 칭하여진다. 목표장치 또는 주변장치는 또한 때때로 디스크유닛 또는 테이프 유닛으로 칭하여진다.
소형 컴퓨터 시스템 접속기-자료연결 처리기로 불리워지는 여기서 논의되는 특정의 주변제어장치는 주컴퓨터 시스템과 자료연결 처리기 사이의 통신을 위해 특수 프로토콜을 사용한 메시지 수준 접속기 또는 MLI로 불려지는 특수 접속기를 사용하는 Burrough 메인프레임에 적합하도록 된 특정형태의 주 시스템과 양립 가능하다.
자료연결 처리기는 필요한 논리 및 제어를 제공하여 메시지 수준 접속기를 통해 주 시스템과 통신하며 또한 SCSI 접속기를 통해 원격 단말장치 또는 주변장치와 통신한다. DLP는 SCSI 버스에 의해 최대 7개의 주변목표장치와 통신하도록 만들어진다.
이들 형태의 자료연결 처리기를 포함하는 이전특허에서 설명된 바와 같이 자료연결 처리기는 주 컴퓨터시스템으로 보내진 I/O 디스크립터(명령어 명령)에 작용한다. 따라서, 제3도에서 도시된 바와 같이 주 컴퓨터(10)는 자료연결 처리기(20)에 I/O 디스크립터를 제공한다. 자료연결 처리기(DLP)는 I/O 디스크립터의 OP 코드에 의해 명시된 동작을 번역하며, 단말기로 하나 또는 둘 이상의 명령을 보내므로써 그같은 동작을 수행한다. 동작이 성취된 대 DLP(20)는 성취된 것/성취되지 않은 것 또는 특정 자료전송 동작의 상태를 나타내기 위해 주 컴퓨터(10)로 되보내진 결과의 디스크립터를 발생시킨다.
자료전송 처리기(20)는 각 단말기에 대한 한 I/O 디스크립터를 대기하는 다수 디스크립터 유닛이다. 주시스템(10)이 자료연결 처리기(20)로부터 분리되는 때마다, 자료연결 처리기가 순차적으로 그 대기행렬을 처리하기 시작하며, 원형 대기행렬로 동작하도록 처리된 마지막 장치를 잇달아 뒤따르는 한 장치에서 시작한다.
이같은 형태를 하는 자료연결 처리기의 기본적인 동작은 자료전송 동작의 유사한 형태를 포함하는 종전특허에서 설명된다. 이들 종전 공보의 한 예가 자료전송 작업을 제어하기 위한 주변제어기 또는 자료연결 처리기의 한 형태를 설명한 "자기테이프 자료전송 시스템용 자료연결 처리기"라는 명칭의 미국특허 제4,280,193호이다. 또다른 종래 특허가 미국특허 제4,644,463호이며, "자료전송 작업을 조절하기 위한 시스템"이라는 명칭을 가지며, 이는 유사한 형태의 자료연결 처리기를 설명하며 주 컴퓨터와 주변장치 사이의 자료전송 작업을 제어하기 위한 주변어드레스 레지스터 및 시스템 어드레스 레지스터의 사용을 더욱더 설명한다. 이들 특허는 모두 같은 양수인이 소유하고 있으며, 본 명세서에서 참고로 포함되고, 본원 또한 동 양수인에게 양수되었다.
3-포트(three-port) 기억방치 기법; 여기서 포함된 특정 기억장치 구성은 SCSI-DLP에 페이지당 1024바이트(1킬로바이트)의 8페이지로 이루어진 3-포트 기억장치 배치를 제공하며, 이들 페이지 각각이 3개의 각기 다른 기억장치 주소 레지스터에 의해 주소 가능하다. 이는 효과적인 작업을 준비하며, 이에 의해 S 레지스터와 P 레지스터(주소 레지스터)를 통해 0-6페이지중 어느 한 페이지에서 자료전송이 발생되도록 하고, S 및 P 레지스터와는 무관하게 작용하는 임시패드(SPAD 30) 주소 레지스터를 사용하여 어떤 전송상태도 7페이지 완충기억장치(24)의 8번째 세그먼트에서 갱신될 수 있다.
이같은 구성실시의 괄목할만한 특징은 7개의 분리된 자료전송까지 주 컴퓨터로 또는 주 컴퓨터로부터 다음 자료전송 작업을 시작하기 전에 자료의 전체 완충기억장치를 당황케하고 비워야 할 필요없이 어떤 정해진 시간에도 진행될 수 있다. 이같은 배치 때문에, 상당히 높은 수준의 자료 처리율이 가능해진다.
작업을 시작하기 위해 주컴퓨터(10)는 지시된 특정작업을 확인시키는 I/O 디스크립터 및 디스크립터 연결을 DLP(20)로 보낸다. I/O 디스크립터 자신은 수행될 동작을 명시한다.
I/O 디스크립터 연결의 수렁이후에 DLP(20)가 주 컴퓨터(10)와 관련하여 다음의 메시지 수준 접속기 "상태"중 하나로의 전이를 이룰 것이다.
결과 디스크립터 : 이같은 상태 전이는 자료연결 처리기가 탐지된 성취를 사이클, 불완전 사이클 또는 몇몇 오류를 나타내기 위해 주 컴퓨터로 결과의 디스크립터를 즉시 되보내고 있음을 나타낸다.
절단(DISCONNECT) : 이같은 상태 전이는 자료연결 처리기가 이때에는 더 이상의 작업을 받아들일 수 없으며 I/O 디스크립터와 디스크립터 링크가 패리티 오류없이 DLP에 의해 수신되었음을 나타낸다.
유휴(IDLE) : 이같은 상태전이는 자료연결 처리기가 이때에는 또다른 적법작업 명령을 받아들일 수 없으며, 앞선 I/O 디스크립터와 디스크립터 연결이 패리티 오류없이 DLP에 의해 수신되었음을 나타낸다.
명령된 작업을 성취하자마자 DLP(20)는 주변장치와 자료연결 처리기내 내부 플래그에 의해 공급된 장치로부터 결과 디스크립터를 만든다.
본 명세서에서 사용된 자료연결 처리기는 세그먼트된 자료버퍼기억장치를 사용한다. DLP 자료버퍼기억장치는 제2도와 관련하여 설명되는 바와 같이 15부분으로 나뉘어진다. 최대 유효숫자 512단어는 목표주변장치로부터 또는 목표주변장치로의 감지명령으로부터의 문의 때문에 "대기행렬"정보 및 주변장치 관련정보를 저장하기 위해 임시패드(scratch pad)로 사용된다. "대기행렬(queue)"섹션은 기억장치의 15번째 부분이다. 남아 있는 버퍼영역은 512단어 각각의 7개 페이지로 나뉘어지며 이에 의해 각 페이지가 256단어 각각의 두 분리된 블록을 가질 수 있다. 어떤 정해진 페이지내 이들 두 블록은 각 목표장치 또는 주변장치와 관련하여 자료저장을 위해 따로 저장된다.
DLP(20)와 주컴퓨터(10)사이의 자료전송과 관련하여 자료가 세로 페리티 단어에 의해 뒤이어지는 한번에 한 버퍼(512바이트)씩 전송될 것이다. DLP(20)는 한 단어가 16비트와 패리티와 동등한 "단어 구성"이다.
"판독"작업에서, 자료연결 처리기는 버퍼 세그먼트내 모든 이용가능한 자료를 주 컴퓨터 시스템(10)으로 보낼 것이며, 자신은 주 컴퓨터로부터 절단될 것이다.
"기록"작업에서 자료의 블록은 자료가 선택된 주변장치로 잇달아 전송될 때까지 기억장치 버퍼(24)내 일시적인 저장을 위해 주 컴퓨터(10)로부터 전달된다.
DLP-주변단말기 통신 : 자료연결 처리기(20)가 SCSI 버스(44)내에 일정형태의 단계를 설치하므로써 선택된 주변장치와 통신한다.
(ⅰ) 버스-프리단계 : 이 단계는 어떤 주변장치로도 버스(44)를 적극적으로 사용하고 있지 않으며 버스(44)가 순서를 시작하기 위해 DLP(20)에 이용될 수 있음을 나타내도록 사용된다. DLP는 언제 버스(44)가 자유롭게 이용될 수 있는가를 결정하기 위해 제어신호를 모니터하므로서 "버스-프리"상황을 탐지할 것이다.
(ⅱ) 조정단계 : 이 단계중에는 DLP(20)가 개시자의 역할을 떠맞기 위해 SCSI 버스(44)의 제어를 획득한다.
(ⅲ) 선택/재선택 단계 : 이 단계중에는, DLP(20)의 작업을 시작할 목적으로 주변장치를 선택한다. 재선택중에는 주변장치가 자료연결 처리기에 의해 앞서 시작되었으나 목표주변장치에 의해 중지된 한 작업을 계속하기 위하여 자료연결 처리기로 재연결된다.
(ⅳ) 정보단계 : 다음과 같은 4개의 부분(하기의 순서일 필요는 없다)을 포함하는 것으로 생각될 수 있다.
(a) 명령단계 : 이 단계중에는 DLP가 목표주변장치에 의해 수행되어질 명령을 보낸다. 이때의 명령은 6개 또 10바이트 명령블럭으로 만들어진다.
(b) 자료단계 : 자료입력단계를 위해, DLP(20)가 주변장치로부터 자료를 수신한다. "자료출력"단계중 이 기간은 자료연결 처리기 DLP에 의해 사용되며, 이때 자료가 목표주변장치로 보내질 것이다.
(c) 상태단계 : 이 단계중 DLP(20)는 한 작업의 성취시 목표주변장치로부터 "상태 바이트"를 수신한다.
(d) 메시지 단계 : "메시지-입력"단계중, DLP(20)는 목표주변장치로부터 한 메시지 바이트를 수신하며, DLP(20)가 목표주변장치로 메시지 바이트를 전송한다.
프로토콜 제어기(40)는 SCSI 버스(44)를 모니터하며 관련된 특정단계를 표시하는 정보를 수신하기 위해 연결된 주변유닛의 한 종속으로 작용한다. 단계감지 레지스터(40pr)는 이같은 정보를 보류하며 프로토콜 제어기(40)가 DLP(20)로 인터랍트를 제공하며 ALU(32)로 정보를 제공하여 올바른 프로그램 루틴이 선택될 수 있도록 한다.
대표적으로 유용한 I/O 디스크립터 지시의 예가 "판독장치 버퍼"지시의 사용으로 설명되며, 또한 "기록DLP 버퍼"의 사용에 의해 설명된다.
판독장치버퍼 : 이 작업은 DLP(20)의 목표주변장치로부터 주 컴퓨터(10)까지 65,636바이트 데이터까지 전송하게 한다. 판독장치 버퍼는 주변장치의 자료버퍼기억장치 및 SCSI 버스 44개의 모습을 시험하기 위한 전단기능으로 "기록장치" 버퍼명령과 관련하여 사용된다.
기록 DLP 버퍼 : "기록 DLP"작업은 DLP가 버퍼에 의해 주 컴퓨터로부터 14개 버퍼(각각 3,584 MLI 단어)까지의 데이터를 받아들일 수 있게 한다. 이같은 작업을 위한 자료저장구역은 "판독 버퍼"작업에서 사용된 구역과 동일하며 주 컴퓨터와 목표주변장치 사이 모든 자료들을 버퍼하기 위해 DLP에 의해 사용된 구역들과 동일하다. 이때의 작업은 주 시스템의 자료연결 처리기와의 통신을 검증하기 위해 고장고립작업(fault isolation poeration)으로 의도된다.
자료기록작업 : 이 작업은 자료연결 처리기가 테이프 장치를 위해 현재의 매체위치에서 시작하여 매체에 기록되어질 목표주변장치로 자료를 전송시키도록 한다. 디스크 장치는 I/O 디스크립터내에 명세된 주소를 가질 것이다. 필드 길이 바이트에 기록되어질 자료의 양을 명세한다.
자료판독작업 : 이 작업은 DLP(20)가 목표주변장치로부터 자료를 판독하여 그것을 주시스템으로 전송하도록 할 것이다. 전송되어질 자료의 양은 I/O 디스크립터의 필드 길이내에 명세된다(바이트로). 다시 디스크 장치는 I/O 디스크립터내에 한 주소를 가질 것이다.
제1도에는, 소형 컴퓨터 시스템 접속기-자료연결 처리(SCSI-DLP)(20)의 블록도표가 도시되며, 이는 기본적으로 주 컴퓨터(10)와 테이프주변장치(50) 및 디스크 주변장치(51-56)과 같은 한 세트의 주변장치 사이의 자료전송 작업을 다루기 위해 주변장치 제어기로 작용한다.
주 컴퓨터 시스템(10)과 구동기 및 수신기(21)사이의 자료전송은 B5900, B6900, B7900 및 A와 V시리즈 시스템과 같은 버로우(Burrougbs) 메인 주 컴퓨터와 호환성이 있는 특정 프로토콜을 제공하는 메시지 레벨 접속기(MLI)버스로 불리워지는 버스(12)를 통하여 실시된다.
ASCSI-DLP 및 주변장치로부터의 자료전송은 구동기와 수신기(42) 그리고 단말주변장치(50-56)사이를 옮겨다니는 SCSI 버스로 지정된 버스(44)에 의해 달성된다.
미국특허 제4,613,954호와 같은 앞서 허여된 특허는 기억장치 버퍼내의 위치를 어드레스하여 전송되는 데이터가 일시적으로 저장될 수 있도록 하기 위해 자료연결처리기의 사용 및 작업과 주변장치 어드레스 레지스터의 사용과 시스템 어드레스 레지스터의 사용을 공표하였다.
예를 들어, 주변장치(50-56)중 하나로부터 자료가 전송되고 있는때, 전송되고 있는 자료는 제1도의 세그먼트 RAM 버퍼(24)와 같은 버퍼기억장치내에 일시적으로 놓여진다. 이같은 자료를 위한 저장위치는 자료가 위치하여질 어드레스 위치를 제공하는 제1도의 (26)과 같은 주변 어드레스 레지스터에 의해 결정된다.
따라서, 적절한 시간이 되어서, 이때의 자료는 구동기-수신기(21)를 통해 MLI에 의해 주 컴퓨터(10)로 전달될 수 있도록 S기록장치(8)에 의해 공급된 주소에 의해 접근된다. 주변 단말기로부터 메인 주컴퓨터로의 이같은 방향의 자료흐름은 "판독"작업으로 명명된다. S 레지스터(28)의 중요한 기능은 메인 주 컴퓨터(10)로 잇달은 전송을 위해 일시적으로 저장되고 있는 데이터용 어드레스 위치를 제공하는 것이다.
S 레지스터(28)는 자료전송이 주 컴퓨터(10)와 버퍼(24)사이에 발생되려는 때 SRAM 버퍼(24)내 위치를 위한 주소자료를 제공하도록 사용된다. 이 경우에, S 주소 레지스터(28)는 주 컴퓨터(10)로의 잇달은 전송을 위해 버퍼(24)내 접근되어질 자료주소를 제공한다. 또는 이와 유사하게 자료가 버퍼(24)를 향해 주 컴퓨터(10)로부터 흐르는 때, S 레지스터(28)가 임시기억장치내에 놓여지게 될 이같은 자료를 위한 적절한 주소위치를 공급할 것이다.
자료가 주변장치(50-56)중 하나인 종국의 수신기로 전송되는 때 이는 "기록"작업이라 불리워지며, 자료가 주 컴퓨터로부터 주변장치로 이동하고, 그러는 동안 S 레지스터(28)에 의해 명세된 위치하에 메모리 버퍼(24)내에 임시저장된다.
따라서 제1도에서 도시된 바와 같이, SCSI-DLP(20)는 P 레지스터(26)(주변장치 주소 레지스터), S 레지스터(28)(시스템주소 레지스터) 그리고 추가로 임시 주소 레지스터로 간주될 수 있는 SPAD 레지스터(30)로 명세된 주소위치를 갖는 세그먼트 RAM(SRAM) 버퍼(24)의 사용과 더불어 기능하는 것으로 알 수 있다.
산수적 논리유닛 ALU(32)는 메모리 버퍼(24)로 그리고 동 버퍼(24)로부터 자료를 전송하고 수신하기 위하여 버스(25)에 영향을 주며, 동시에 세 레지스터-P 레지스터(26), S 레지스터(28), 그리고 SPAD 레지스터(30)로 주소 데이터를 제공한다. 이들 세 레지스터가 다음에 주소 버스(31)를 통 세그먼트 RAM 버퍼(24)로 주소데이터를 제공한다.
따라서, "기록"작업에서 자료는 주 컴퓨터(10)로부터 전송되어 RAM 버퍼(24)내에 일시적으로 상주하게 된다. 그런 다음에 자료가 검색될 수 있으며, 버퍼(19)를 통해 번역회로(23)(단어/바이트)를 통과하여 프로토콜 제어기(40)로 보내어진다. 다음, 프로토콜 제어기(40)는 SCST 버스(44)를 통하여 자료를 데이터 유닛(50) 또는 디스크 유닛(51-56)과 같은 바르게 지정된 주변단말장치로 보낸다.
자료가 주변장치로부터 주 컴퓨터 시스템(판독 작업)으로 전송되는 다른 한 방향에서는, 자료가 SCSI 버스(44)로 보내지고 구동기와 수신기(42)를 통하여 프로토콜 제어기(40)로 보내지며, 다음, 메모리버퍼(24)로 보내어진다. 그러나 메모리 버퍼(24)로 전달되기 전에, 주변장치로부터 수신된 자료 바이트를 주 컴퓨터(10)로의 잇달은 전송을 위해 버퍼(24)내에 놓여질 수 있는 "단어"로 변경시키는 "단어 빌드(word build)"를 통과한다.
제1도에서는, 블록 계수기 회로(36)가 사용되어 버퍼(24)내로 또는 버퍼(24)로부터 전송되는 자료블럭을 계수하도록 한다. 이때의 블록 계수기(36)는 P 레지스터(26)의 제어하에 있으며, 따라서 계수는 주 컴퓨터(10)와 메모리 버퍼(24)사이 또는 메모리 버퍼와 선택된 주변단말장치(50-56)사이 어느 한 곳에서 전송되는 자료블럭 숫자로 이루어진다.
DMA 또는 직접 메모리 접근논리 유닛(34)가 제공되어 메모리 버퍼(24)내 매 단어위치를 어드레스 해야하고 그 위치에 단 하나의 단어를 위치시켜야 할 필요없이 한 자료블럭이 메모리 버퍼(24)로 또는 동 버퍼로부터 신속하게 전달될 수 있다. 오히려 전 주소들이 잇달아 어드레스 될 수 있으며, 한 단어자료가 P 주소레지스터(26)를 사용하여 메모리(24)내 위치에 놓여질 수 있다.
제2도에는, 세그먼트 RAM 버퍼메모리(24)와 동 메모리가 협력하는 주 엘리먼트의 보다 세부적인 도표가 도시된다. 제2도에 도시된 바와 같이 세그먼트 RAM(24)는 여러개의 섹션으로 나뉘어지며, 이들 각각은 전 블록유닛(24)의 오른편에 도시된 헥스 어드레스를 갖는 것으로 도시된다. 이같은 버퍼메모리에는 7개의 세그먼트가 있으며, 페이지 0, 페이지 1, 페이지 2등 페이지 6까지로 만들어지고, 페이지로 지정된 7개의 분리된 메모리 섹션을 제공하도록 한다. 추가로 8번째 세그먼트가 있으며, 이는 "장치 대기행렬" 또는 임시 기억장치로 명칭이 붙는다.
세그먼트 버퍼(24)내에 있는 한 특정위치를 어드레스하기 위해 한 어드레스가 버스(31)를 통해 제공된다. 그같은 주소자료는 P 레지스터(26)이나 S 레지스터(28) 또는 SPAD 레지스터(30)(임의 기억장치) 어느 하나로부터 발생될 수 있다.
레지스터(26)(28) 및 (30)에 도시된 바와 같이, 이들 레지스터 각각은 페이지를 나타내기 위해 3-비트세그먼트를 가지며 뒤따라 오프셋을 결정하는 9-비트 세그먼트를 갖는다. 오프셋은 특정 관련 페이지내 위치의 숫자이다. 임시 어드레스 레지스터(SPAD)는 필드 페이지가 항상 이진수 111이기 때문에 장치 대기행렬(제2도)을 어드레스할 뿐이다.
블록(24)의 메모리 버퍼에서 도시된 바와 같이 각 페이지(page)는 두 블록으로 더욱 세그먼트된다. 이들은 블록 1과 블록 2로 지정된다. 이같은 특정 실시예에서, 블록은 256개의 자료단어와 동등한 것이다.
RAM 버퍼(24)내에 놓여지거나 RAM 버퍼(24)로부터 제거된 실재자료는 제2도에서 도시된 바와 같이 버스(15)에 의해 처리된다. 따라서 주 컴퓨터(10)로부터 MLI 버퍼(12)로 그리고 나선 버퍼(15)로 이동하여 자료를 RAM 버퍼(24)내로 입력시키기 위한 자료가 있을 수 있다. 혹은, 다른 방향에서, 자료가 RAM 버퍼(24)로부터 검색되고 버스(15)로 보내어지며 버스(12)를 통해 주 컴퓨터(10)로 보내어진다.
이와 유사하게, 주변단말기 단부에서, SCSI 버스(44)를 통해 그리고 프로토콜 제어기(40)를 통하여 주변단말기(50-57)중 어느 하나로부터 자료가 전송될 수 있으며, 버스(19)와 버스(15)를 경유하여 메모리 버퍼(24)로 전송될 수 있다. 마찬가지로, 다른 한 방향으로 메모리 버퍼(24)로부터 자료가 검색될 수 있으며, 버스(15)와 버스(19)를 통하여 프로토콜 제어기(40)로 전송될 수 있고, SCSI 버스(44)를 통하여 엘리먼트(50-57)의 그룹내 지정된 주변장치로 보내질 수 있다.
제3도에는, 시스템 네트워크의 간소화된 블록도표가 도시된다. 주 컴퓨터(10)는 다수의 주변단말기(50-56)로 제어 및 자료전송을 위해 연결된다. 특정한 메시지 레벨 접속기 프로토콜 버스(12)는 주 컴퓨터를 소형 컴퓨터 시스템 접속기-자료연결 처리기(20)에 연결시킨다. 자료연결 처리기는 기본적으로 주 제어블럭(100), 메모리 제어블럭(200), 그리고 소형 컴퓨터 시스템 접속기 버스(44)에 의해 주변단말기로 연결된 소형 컴퓨터 시스템 접속기 제어블럭(300)을 제공한다.
주 제어블럭(100)은 버스(12), 구동기-수신기(21), 버스(15), 그리고 메모리버퍼(24)(제1도 참조)로 이루어진다. 역시 제1도를 참조하면, 메모리 제어블럭(200)은 P 레지스터(26), S 레지스터(28), SPAD 레지스터(30), 주소 버스(31), ALU(32) 그리고 버스(25), 블록계수기(36)으로 구성됨을 알 수 있다. SCSI 접속기 제어블럭(300)은 SCSI 버스(44), 구동기-수신기(42), 프로토콜 제어기(40), 직접 메모리 접근논리(34), 버스(35) 및 버스(19) 그리고 단어 빌드 유닛(22) 및 단어/바이트 번역기(23)로 구성된다.
제4a도 및 4b도는 I/O 처리의 종전 방법과 본 명세서에서 설명된 신규한 방법사이의 현격한 차이를 나타내는 타임-로그챠트(time-log chart)가 도시된다.
제4a도에는, 종래 주변장치 제어기(자료 연결 처리기)가 자료전송 작업의 순서적인 처리에서 동작되는 동작의 순서가 도시된다. 제4a도에 도시된 바와 같이 디스크 드라이브(51)가 주 컴퓨터로 자료를 전송하여야 하는 요구가 있는때 디스크 드라이브(51)는 DLP(20)로부터 차단되며 "탐구"모드로 가서 바른 섹터를 찾기 위해 여러 실린더의 자료를 가로지른다. 자료의 바쁜 섹터가 찾아진 뒤에는 디스크 드라이브(51)가 자료연결 처리기로의 재연결을 요구하며 그같은 연결이 실시될 때까지 기다리고, 연결 이후에는, 요구된 섹터로부터 자료연결 처리기의 버퍼 기억장치로 모든 데이터를 전송하므로써 I/O 자료전송 작업을 끝낼 수 있다. 이같은 작업이 행하여졌을 때에야 비로소 디스크 드라이브(52)가 일정자료를 조사하도록 명령되며 종국에 가서 그같은 자료를 주 컴퓨터로 전송시킴이 가능하다. 그러나 다시 디스크 드라이브(52)는 적절한 섹터로부터 요구된 자료를 조사해야 하며, 다음에는 자료연결 처리기로 재연결을 기다려야 하고, 그 다음에 버퍼 메모리에 의해 주 컴퓨터로 모든 자료를 계속하여 전송할 수가 있다. 따라서, 이같은 작업은 단지 하나의 디스크 드라이브만이 어느 한 정해진 시간에 전기가 통해질 수 있는 결과의 하나이다.
종전 자료연결 처리기(I/O 제어기)에 있어서는 동시에 "탐구하는(seeking)"다수 디스크 드라이브를 갖는 것이 가능하나, 만약 이들이 또다른 실린더 경계를 가로지를 것을 필요로 한다면 또는 자료전송 작업이 시작된 이후에 보조관리 기능을 해야 한다면 차단될 수 없다.
제4b도에는 본 명세서의 구조적 구성에 따라 발생될 수 있는 잇달은 작업을 설명한다. 예를 들어 주 컴퓨터가 I/O 디스크립터(자료 전송 지시)를 보내며 디스크 드라이브(51)로 한 명령을 제공하여 자료의 특별섹터를 선택하도록 한다. 디스크 드라이브(51)는 DLP로부터 차단되며, 디스크 드라이브(51)가 바람직한 섹터 데이터를 획득하고자 탐구하는 기간을 통과할 것이다. 그러나, 이는 디스크 드라이브(51)의 작용이 발생함과 동시에 발생된다.
이제 디스크 드라이브(51)의 사이클로 되돌아가서, 디스크 드라이브(51)는 자료연결 처리기(20)와 차단될 것이고, 디스크 드라이브(51)가 그 자료를 전송할 것이며, 그 이후에 자료연결 처리기(20)로부터 자신을 차단할 것이다. 한편 디스크 드라이브(51)가 DLP로부터 차단되자마자 디스크 드라이브(52)는 이제는 자료연결 처리기에 재연결되고 그 자료를 전송시키며 그 I/O 사이클을 끝냄이 가능하다. 그러나 디스크 드라이브(52)가 자료를 전송함과 동시에 디스크 드라이브(51)는 이제 새로운 자료섹터를 탐구함에 있어서 실린더를 교차할 수 있으며, 디스크 드라이브(52)가 그 I/O 작업을 끝마치자마자 디스크 드라이브(51)는 자료연결 처리기와 재연결될 것이며 그 자료를 자료연결 처리기(20)로 전송할 것이다.
디스크 드라이브(51) 디스크 드라이브(52) 사이에서와 같이 동시에 발생되는 여러개의 작업이 있다는 것이 주지될 수 있다. 마찬가지로, 세그먼트 버퍼 RAM 기억장치(24)는 7개의 주변단말기로부터 7개의 동시자료전송 사이클까지의 사용을 허용한다. 따라서 어떤 정해진 디스크 드라이브가 그 "탐구"시간(또는 그릇된 섹터에 대한 검색 또는 그릇된 섹터의 위치교정 또는 실린더 경계의 교차등과 같은 어떤 다른 보조관리)에 관련한 동안은, 이 기간이 디스크 드라이브의 다른 것을 위해 유익하게 사용될 수 있으며 명령을 수용하거나 자료를 주 컴퓨터(10)로의 종국적인 전송을 위해 자료연결 처리기로돼 전송시키도록 한다. 따라서, 이 같은 저글(juggling)작용 허용은 결코 그것이 아이들(idle)하지 않고 다양한 다수 주변장치로 그리고 동 주변장치로부터 자료전송 또는 명령전달을 위해 계속하여 사용되기 때문에 SCSI 버스(44)를 가장 잘 사용할 수 있도록 한다.
작동기능 : 주 시스템(10)이 하나 또는 둘 이상의 I/O 디스크립터(지시)를 SCSI-DLP(20)로 보낸뒤에, DLP는 단말기(50-57) 그룹으로부터 선택된 한 주변장치로 한 명령을 보낸다. 예를 들어, 만약 DLP(20)가 "판독" 또는 "기록"명령을 디스크 드라이브(51)로 보냈다면, 디스크 드라이브(51)는 그 명령을 수신할 것이며, 만약 주변단말기(51)로의 전송을 위해 버퍼(24)로부터 자료가 택하여진다면 요구된 자료에 접근하기 위해 요구된 섹터에 대한 "탐구(seek)"를 허용하기 위한 일정기간이 요구될 것임을 디스크 드라이브(51)가 인식하기 때문에 DLP(20)로부터 차단된다.
마찬가지로, 만약 자료가 디스크 드라이브(51)로부터 DLP(20)로 전송될 것이라면 그래서 버퍼(24)내로 전송될 것이라면, 요구된 섹터를 찾기 위하여 "탐구"시간이 다시 필요하게될 것이다. 디스크 드라이브(51)가 DLP(30)로부터 차단될 때 이는 SCSI 버스(44)를 자유롭게 한다(free up).
SCSI-DLP(20)는 세그먼트 버퍼(24)의 유닛 대기행렬(제2도) 구역에 S 레지스터(28)와 P 레지스터(26)를 저장하므로써 이들 레지스터의 주소를 보유하며, 세그먼트 RAM 버퍼(24)의 어드레싱을 실시하기 위해서는 SPAD 레지스터(30)를 사용하여 주소를 보유한다. 디스크 드라이브(51)는 요구된 자료를 얻기 위해 자기 디스크에서 "탐색"중이며, SCSI 버스(44)는 자유이기 때문에 DLP(20)(자료연결 처리기)는 예를 들어 디스크 드라이브(52)로의 명령과 같은 또다른 명령을 낼 수 있다. 디스크 드라이브(52)는 디스크 드라이브(51)의 것과 유사하게 수행한다. 즉 이는 DLP로부터 명령을 수신하며, 자신을 자료연결 처리기로부터 차단하고, 자료연결 처리기(20)가 시스템 레지스터(28)와 주변장치 레지스터(26)등의 주소를 보유한다.
따라서, 7개 디스크 드라이브가 동시에 자료를 검색하여 통화중인 때까지는 이같은 특정처리시간을 반복시킴이 매우 편리하다. 종국에 가서는 디스크 드라이브의 하나가 요구된 자료섹터를 찾을 것이며 예를 들어 디스크 드라이브(51)가 자료섹터를 찾아 DLP에 재연결될 때 자신을 SCSI-DLP(20)으로 재연결시킬 것이며, 시스템 레지스터(28)과 주변장치 레지스터(26)의 보유된 주소 값은 어드레싱을 위한 SPAD 주소 레지스터(30)를 사용하여 버퍼(24)내 대기행렬로부터 검색된다.
DLP(20)에 다시 연결시킨 이후에 디스크 드라이브(51)는 SCSI 프로토콜 제어기(40)를 경유하여 세그먼트 버퍼(24)의 "페이지 1"내로 자료를 전송하기 시작한다. 이같은 주변 주소 레지스터 P(26)는 직접 메모리 접근처리를 기초하여 RAM 버퍼(24)를 주소하도록 사용된다. 256 단어(512 바이트)가 페이지 1, 블록 1내로 저장된 이후, SCSI-DLP가 페이지 1, 블록 1(제2도)(자료 1블럭은 256 단어와 동일하다)으로부터 자료를 전송하기 시작하며, 자료는 RAM 버퍼(24)를 주소하는 활동을 위해 시스템 레지스터, S 레지스터(28)를 사용하여 주 컴퓨터로 전달된다.
한편, 디스크 드라이브(51)는 아직 페이지 1로 지정된 세그먼트로 자료를 저장하나, 이제는 제1페이지의 256 단어를 고수하기 위한 상측 섹션인 블록 2로 자료를 저장한다. 이는 주 컴퓨터(10)로의 자료전송과 동시에 발생된다. SPAD 주소 레지스터(30)는 진행되고 있는 I/O 작업의 상태를 갱신하기 위하여 세그먼트 메모리 버퍼(24)의 유닛 대기행렬부를 자주 어드레스한다.
임시 주소 레지스터, SPAD(30)는 자료전송 처리에서 중요한 역할을 하도록 작동한다. SPAD 레지스터(30)가 없다면, S 레지스터(28)는 보존되어야 하며 유닛 대기행렬 주소로 적재되어야 하고, 그런 다음 세그먼트 RAM 버퍼 메모리(24)의 대기행렬부에서 자료를 갱신하여야 하고 S 레지스터(28)가 보존된 크기로 다시 적재되어야 할 것이다. 분명한 것은 제3레지스터, SPAD(30)이 없다면 필요한 코드의 복잡함이 증가할 것이고 시스템 수행은 감소할 것이다.
디스크 드라이브(51)는 "실린더 경계"를 교차하거나 그렇지 않으면 어떤 다른 시간-소모 작업을 수행할 시간을 필요로 한다. 따라서 디스크 드라이브(51)는 SCSI-DLP(20)로부터 차단되며, DLP(20)자신은 SPAD(30)(임시 주소 레지스터)에 의해 주소되는 세그먼트 버퍼 메모리(24)의 대기행렬부에서 현재 데이터 포인터(S 레지스터 주소 및 P 레지스터 주소)를 보존할 것이다.
차단처리가 발생된 후에는 SCSI-DLP(20)가 주 컴퓨터(10)로부터 보다 많은 I/O 디스크립터를 수신하거나 아니면 또다른 디스크 드라이브로 명령을 발생하도록 내내 이용가능하며, DLP는 디스크 드라이브(51) 또는 디스크 드라이브(52)를 기다려 자신을 DLP(20)에 연결시키도록 한다.
한 예로써, 만약 디스크 드라이브(52)가 그 요구된 자료섹터를 발견하고 그런 다음 DLP(디스크 드라이브(51)가 앞서 행한 바와 같이) DLP에 다시 연결시킨다면, 디스크 드라이브(52)는 디스크 드라이브(51)가 행한 바와 같이 자료전송을 시작하며, 단 이때 디스크 드라이브(52)는 세그먼트 버퍼 메모리(24)의 페이지 2로 알려진 세그먼트로 그 자료를 전송할 것이다.
따라서 동시에 처리되는 그 자료전송이 있음을 알 수 있다. SCSI-DLP(20)는 디스크 드리이브(52)를 위한 자료의 전송을 허용하기 전에 페이지 1 섹션 남아 있는 자료의 내용을 같은 높이로 해야할 필요가 없었음을 알 수 있다. 이는 자료가 단순히 또다른 페이지내로 놓여지기 때문에 그렇다.
따라서, 세그먼트 버퍼 메모리(24)내에는 이용가능한 적어도 7개의 세그먼트 또는 페이지가 있기 때문에 자료전송 사이클의 이같은 "동시발생"을 7개의 각기 다른 디스크 드라이브까지에 대해 확장시킴이 가능하다. 따라서 자료전송 사이클의 숫자는 주 컴퓨터에 의해 시작되는 다수의 I/O 명령에 대해 동시 발생되는 다양한 실행상태일 수 있다.
디스크 드라이브(51)는 전송된 자료를 갖는 과정중에 있고 디스크 드라이브(52)는 전송된 자료를 갖고 있는 상태로 다시 돌이켜 보면, 디스크 드라이브(52)는 자료가 주 컴퓨터(20)로 전송될 수 있도록 하는 세그먼트 버퍼 메모리(24)를 통하여 모든 그 자료를 SCSI-DLP(20)로 전송하는 것을 알 수 있다. 디스크 드라이브(52)가 모든 자료 전송 작업을 끝마친 이후에, 디스크 드라이브(51)는 앞서 설명된 재연결 과정으로 들어가며 그 자료를 주 컴퓨터로 전송하는 특정 사이클을 끝마친다.
자료연결 처리기의 종전 디자인은 대개 곧 손에 넣을 수 있는 부품으로부터 만들어진 하나 또는 두 개의 하드웨어 레지스터에 의해 주소가능한 한 접촉 버퍼 메모리를 사용하였다. 이같은 접근의 고유한 단점은 어느 한 I/O 작업명령 전송 사이클도 다음 I/O 전송 사이클이 시작할 수 있기 전에 완전히 종결되어야 한다는 것이다. 이같은 문제를 해결하기 위해, SCSI-DLP는 페이지당 1킬로 바이트 용량의 8개 분리 페이지(세그먼트)로 특정 버퍼 메모리(24)(SRAM)을 "세그먼트(segment)"하였다. 이같은 분할(segmentation)은 프로그램된 어레이 논리 유닛(PALs)을 사용하여 하드웨어에서 발생된다.
보통 사용되는 두 개의 메모리 레지스터가 있다. S메모리 주소 레지스터(28)는 주 시스템으로부터 SRAM 버퍼 메모리(24)내로 그리고 동 메모리로부터 주 시스템으로의 자료전송을 제어하고 모니터하도록 사용되며, 자료전송 작업이 주변유닛과 관련이 있는 때 버퍼(24)내로 그리고 버퍼로부터 주변장치 또는 P 레지스터(26)가 자료의 전송을 제어하고 모니터하도록 사용된다. 따라서, 메모리 주소 레지스터, S 및 P중 어느 하나가 8페이지의 메모리중 어느 하나내의 단 하나의 단어를 어드레스하도록 사용될 수 있다. 따라서 제2도에서 도시된 바와 같이, P 레지스터(26)가 3비트와 페이지내 단어의 주소를 제공하는 한 "오프셋" 세그먼트로 이루어진 한 페이지 주소 세그먼트를 갖는다. 이같은 오프셋부는 0-8비트까지로 이루어지며 총9비트를 포함한다. 페이지 세그먼트는 9-11비트를 포함하며, 총 3비트를 포함한다. 마찬가지로, S 레지스터(28) 및 SPAD 레지스터(30)는 페이지 세그먼트를 위한 부분과 오프셋 세그먼트를 위한 부분을 갖는다.
주소 레지스터의 하측 9비트는 마이크로코드와 하드웨어를 사용하여 ALU(32)(제1도)에 의해 다음의 주소로 증분되며, 따라서 오프셋 세그먼트의 증분이전에 그같은 주소에서 메모리 버퍼(24)로 전송되었음을 나타낸다. 레지스터의 세그먼트부(페이지 주소)는 증분되지 않으며, 오프셋 부분이 변조 512 계수기로 기능한다. 만약 상이한 페이지로의 전송이 요구된다면, 바람직한 크기의 적절한 주소 레지스터를 적재하여야 하며, 전체 레지스터는 새로운 크기로 적재된다. 이같은 적재 이후에 세그먼트부가 다음 적재가 맞게되는 때까지 변경되지 않은채로 남아 있는다.
S 주소 레지스터(28)와 P 주소 레지스터(26)를 보충하므로써, 임시 주소 레지스터 또는 SPAD(30)로 지정된 제3의 레지스터가 존재한다. SPAD 레지스터(30)는 메모리의 8번째 페이지만을 주소한다(세그먼트+111) S 레지스터와 P 레지스터와 같이 작동하는 SPAD 주소 레지스터는 S 및 P 레지스터부에서와 똑같은 기능을 하는 한 오프셋 부분으로 구성된다. 그러나 S 및 P 레지스터와는 달리 SPAD 레지스터(30)는 그 주소의 일부로 세그먼트 부분을 포함하지 않는다.
본 명세서에서는 소형 네트워크 시스템에서 사용될 수 있는 주 컴퓨터의 한 형태에 의해 제어된 한 네트워크에서의 주변단말기 다수를 처리하기 위한 I/O 제어기, 또는 자주 그리 불리워지듯이 자료연결 처리기는 다수 동시 자료 전송 사이클이 처리율을 상당히 증가시키는 시간-보존 효율적 방식으로 동시에 실시될 수 있도록 한다.
바람직한 실시예가 설명되긴 하였으나 본원 발명사상의 범위를 벗어나지 않는 한도에서 여러 변경 및 수정에 의한 다른 실시가 가능함이 분명하다.

Claims (13)

  1. (a) "n+1"개 주소가능 페이지 세그먼트와 상기 페이지 세그먼트 각각에 "m"개 주소가능 단어위치를 가지는 세그먼트된 버퍼 기억장치 수단, (b) 장기 세그먼트된 버퍼 기억장치 수단내 페이지 세그먼트와 단어위치를 어드레스하기 위한 기억장치 주소수단; (b1) 자료가 전술한 버퍼 기억장치 수단으로부터 선택된 한 주변단말장치로 전송되거나 자료가 선택된 한 주변단말장치로부터 전술한 버퍼 기억장치 수단으로 전송되도록 하기 위해 상기 "n+1" 페이지 세그먼트중 하나 및 "m"단어 위치를 선택하기 위한 산술논리 유닛에 의해 제어되는 주변장치 주소 레지스터, (b2) 자료가 전술한 주 컴퓨터로부터 전술한 버퍼 기억장치 수단으로 전송되거나 자료가 전술한 버퍼 기억장치 수단으로부터 전술한 주 컴퓨터로 전송되도록 하기 위해 상기 "n+1" 페이지 세그먼트중 하나 및 "m"단어 위치를 선택하기 위한 산술 논리 유닛에 의해 제어되는 시스템 주소 레지스터, (b3) 단지 "n+1" 페이지 세그먼트와 그 속의 "m"단어 위치만을 주소하기 위한 임시 주소 레지스터를 포함하는 기억장치 주소수단, (c) 자료전송 실행을 제어하고 전술한 주변장치, 시스템, 그리고 임시 주소 레지스터를 제어하기 위한 산술논리 유닛을 포함하는 프로세서 수단을 포함함을 특징으로 하는 한 주변장치 제어기내 다수의 동시 I/O 자료전송 사이클이 I/O 자료전송 명령을 개시하는 주 컴퓨터와 여러개(n)의 주변 단말 유닛 사이에서 실시되는 것을 허용하기 위한 주변장치 제어기.
  2. 제1항에 있어서, 전술한 "n"페이지 세그먼트 각각이 두 블록의 자료를 보유함을 특징으로 하는 주변장치 제어기.
  3. 제2항에 있어서, 전술한 자료블록 각각이 512 바이트로 이루어짐을 특징으로 하는 주변장치 제어기.
  4. 제1항에 있어서, 전술한 "n+1" 페이지 세그먼트(유닛 대기행렬)가 각 불완전한 I/O 자료전송 명령과 불완전한 그 현재상태를 저장하기 위한 기억장치 위치를 제공함을 특징으로 하는 주변장치 제어기.
  5. 제4항에 있어서, 전술한 임시 주소 레지스터가 "n+1" 페이지 세그먼트에서 위치를 선택하여 개시된 현존하는 각 I/O 명령의 불완전 상태를 기록하도록 함을 특징으로 하는 주변장치 제어기.
  6. 자료전송 명령을 개시하는 주 컴퓨터와 다수의 "n"개 연결 주변장치의 사이의 자료전송 사이클을 다루는 주변장치 제어기에 있어서, (a) 적어도 한 페이지-세그먼트(page-segment)가 "n"개 주변장치 각각으로 지정되도록 한 다수 "n"개 페이지 세그먼트를 갖는 버퍼 기억장치 수단, 이때의 버퍼 기억장치 수단이 (a1) 각 개시된 자료전송 명령과 그 불완전 상태를 저장하기 위한 보조의 "n+1" 페이지-세그먼트, (a2) 전술한 각 페이지 세그먼트내 "m"개 자료저장 위치를 포함하는 버퍼 기억장치, (b) 자료-전송 자료를 전술한 자료저장 위치내에 저장하거나 자료저장 위치에서 검색해내기 위해 전술한 페이지-세그먼트와 자료저장 위치에 접근하기 위한 주소수단, (b1) 전술한 "n+1" 페이지-세그먼트에 접근하기 위한 수단을 포함하는 주소수단, (c) 상기 개시된 자료전송 명령을 실시하기 위한 처리기 수단, 이때의 처리기 수단이 (c1) 전술한 주소수단을 제어하여 전술한 버퍼 기억장치 수단내 전술한 주변장치로/로부터와 전술한 주 컴퓨터로/로부터 자료전송의 임시 저장을 가능하게 하기 위해 산술논리 유닛 수단을 포함하는 처리기 수단을 포함함을 특징으로 하는, 다수의 I/O 자료전송 사이클 동시 발행수행을 가능하게 하기 위한 주변장치 제어기.
  7. 제6항에 있어서, 전술한 주소수단이 (a) 전술한 버퍼 기억장치 수단과 전술한 주 컴퓨터 사이에서 전송되는 한 블록의 자료를 삽입 또는 검색하기 위해 전술한 지정된 버퍼 기억장치 페이지-세그먼트 하나를 주소하기 위한 시스템 주소 레지스터, (b) 전술한 버퍼 기억장치 수단과 전술한 선택된 주변장치 사이에서 전송되는 한 블록의 자료를 삽입 또는 검색하기 위해 전술한 지정된 버퍼 기억장치 페이지-세그먼트 하나를 주소하기 위한 주변장치 주소 레지스터, (c) 개시된 각 자료전송 명령의 불완전에 대한 상태자료의 저장을 위해 전술한 보조의 "n+1" 페이지-세그먼트내 위치를 주소하기 위한 임시 주소 레지스터를 포함함을 특징으로 하는 주변장치 제어기.
  8. 제7항에 있어서, (a) 전술한 버퍼 기억장치 수단과 한 선택된 주변장치 사이에서 전송되는 각각 512 바이트의 자료블록을 계수하기 위해 전술한 주변장치 주소 레지스터에 의해 제어되는 블록 계수기 수단을 포함함을 특징으로 하는 주변장치 제어기.
  9. 제6항에 있어서, 전술한 처리기 수단이 (a) 개시된 각 자료전송 명령의 상태를 발견하고, 가능한한 다음의 이용가능한 최적시간에 개시된 자료전송 명령의 완성을 가능하게 하기 위해 전술한 보조 "n+1" 페이지-세그먼트를 주사시키기 위한 수단을 포함함을 특징으로 하는 주변장치 제어기.
  10. 제7항에 있어서, 전술한 시스템-주소, 주변장치-주소, 그리고 임시 레지스터 각각이 (a) 전술한 버퍼 기억장치 수단을 위해 한 페이지-세그먼트 주소를 저장하기 위한 제1레지스터 부분, (b) 전술한 제1레지스터 부분에 의해 주소된 상기 페이지-세그먼트내에 한 특정 단어 위치 주소를 저장하기 위한 제2레지스터 부분을 포함함을 특징으로 하는 주변장치 제어기.
  11. 제6항에 있어서, 전술한 다수의 "n" 페이지 세그먼트 각각이 두 블록의 자료전송 단어를 저장하기 위한 적어도 충분한 위치들을 포함함을 특징으로 하는 주변장치 제어기.
  12. 제11항에 있어서, 전술한 블록단어 각각이 512 바이트를 포함함을 특징으로 하는 주변장치 제어기.
  13. 제6항에 있어서, (a) 전술한 임시 기억장치내 어떤 개시된 자료전송 명령 사이클을 통해 전송선 단어 갯수상태를 저장하고, 뒤에 다음의 최적 이용가능 시간에 전체 자료전송 사이클을 완전하게 종결시키도록 하기 위해 전술한 갯수상태에 접근하기 위한 수단을 포함함을 특징으로 하는 주변장치 제어기.
KR1019890700922A 1987-09-21 1988-09-12 컴퓨터 주변장치 제어기 KR920007949B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US099,447 1987-09-21
US07/099,447 US4905184A (en) 1987-09-21 1987-09-21 Address control system for segmented buffer memory
US07/099,448 US4864532A (en) 1987-09-21 1987-09-21 Small computer systems interface--data link processor
US099,448 1987-09-21
PCT/US1988/003091 WO1989002633A1 (en) 1987-09-21 1988-09-12 Peripheral controller

Publications (2)

Publication Number Publication Date
KR890702154A KR890702154A (ko) 1989-12-23
KR920007949B1 true KR920007949B1 (ko) 1992-09-19

Family

ID=26796114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890700922A KR920007949B1 (ko) 1987-09-21 1988-09-12 컴퓨터 주변장치 제어기

Country Status (5)

Country Link
EP (1) EP0331720B1 (ko)
JP (1) JPH02503124A (ko)
KR (1) KR920007949B1 (ko)
DE (1) DE3885266T2 (ko)
WO (1) WO1989002633A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0398523A3 (en) * 1989-05-19 1991-08-21 Hitachi, Ltd. A device for data i/o and execution support in digital processors
EP0412269A3 (en) * 1989-08-11 1992-02-26 International Business Machines Corporation Channel and extender unit operable with byte mode or non-byte mode control units
JP4524912B2 (ja) * 2000-12-20 2010-08-18 セイコーエプソン株式会社 端末装置及びその制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423480A (en) * 1981-03-06 1983-12-27 International Business Machines Corporation Buffered peripheral system with priority queue and preparation for signal transfer in overlapped operations
US4644463A (en) * 1982-12-07 1987-02-17 Burroughs Corporation System for regulating data transfer operations

Also Published As

Publication number Publication date
EP0331720A1 (en) 1989-09-13
JPH02503124A (ja) 1990-09-27
DE3885266T2 (de) 1994-02-17
KR890702154A (ko) 1989-12-23
WO1989002633A1 (en) 1989-03-23
EP0331720B1 (en) 1993-10-27
DE3885266D1 (de) 1993-12-02
JPH0519181B2 (ko) 1993-03-16

Similar Documents

Publication Publication Date Title
US4905184A (en) Address control system for segmented buffer memory
US4864532A (en) Small computer systems interface--data link processor
JP2571661B2 (ja) 通信効率を向上する方法及び装置
US5251303A (en) System for DMA block data transfer based on linked control blocks
US4467421A (en) Virtual storage system and method
EP0485507B1 (en) Modular input/output system for supercomputers
JPH0332094B2 (ko)
WO1992015053A1 (en) Data transfer within a data storage subsystem
WO1995006284B1 (en) Ata interface architecture employing state machines
US5555390A (en) Data storage method and subsystem including a device controller for respecifying an amended start address
US4639862A (en) Computer system
US5613141A (en) Data storage subsystem having dedicated links connecting a host adapter, controller and direct access storage devices
US20030172229A1 (en) Systems and methods for detecting and compensating for runt block data transfers
JPS62119626A (ja) 磁気デイスクの多重制御方式
US5734918A (en) Computer system with an input/output processor which enables direct file transfers between a storage medium and a network
KR920007949B1 (ko) 컴퓨터 주변장치 제어기
EP0537072A1 (en) Method and system for interfacing PC TO CD-Rom drives
JPH03204023A (ja) 磁気記録装置の二重化制御方式
US6233628B1 (en) System and method for transferring data using separate pipes for command and data
US5581789A (en) Data transfer system
US7032054B1 (en) Method and apparatus for increasing the device count on a single ATA bus
JPH01309117A (ja) 磁気デイスク装置
JPH0246967B2 (ko)
JPH04271472A (ja) データベース処理方法
JPH09237224A (ja) ディスクアレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010728

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee