KR890702154A - 컴퓨터 주변장치 제어기 - Google Patents

컴퓨터 주변장치 제어기

Info

Publication number
KR890702154A
KR890702154A KR1019890700922A KR890700922A KR890702154A KR 890702154 A KR890702154 A KR 890702154A KR 1019890700922 A KR1019890700922 A KR 1019890700922A KR 890700922 A KR890700922 A KR 890700922A KR 890702154 A KR890702154 A KR 890702154A
Authority
KR
South Korea
Prior art keywords
peripheral
data
page
buffer storage
storage
Prior art date
Application number
KR1019890700922A
Other languages
English (en)
Other versions
KR920007949B1 (ko
Inventor
파트타사라티 기리다르 랭가스와미
토마스 레비 제프리
Original Assignee
보베테 죤스
유니시스 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/099,448 external-priority patent/US4864532A/en
Priority claimed from US07/099,447 external-priority patent/US4905184A/en
Application filed by 보베테 죤스, 유니시스 코포레이숀 filed Critical 보베테 죤스
Publication of KR890702154A publication Critical patent/KR890702154A/ko
Application granted granted Critical
Publication of KR920007949B1 publication Critical patent/KR920007949B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

컴퓨터 주변장치 제어기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 작은 컴퓨터 시스템 접속장치 자료 연결 처리기의 주 엘리먼트를 도시한 블럭도표, 제 2 도는 자료연결 처리기에서 사용된 세그먼트 RAM완충 기억장치와 특정세트의 주소 레지스터의 세부도면, 제 3 도는 주 컴퓨터와 선택된 주변장치 사이의 자료 전송을 위한 전체 시스템의 일반 블럭 도표.

Claims (24)

  1. (a) "n+1"개 주소가능 페이지 세그먼트와 상기 페이지 세그먼트 각각에 "m"개 주소가능 단어위치를 가지는 세그먼트된 버퍼 기억장치수단, (b) 상기 세그먼트된 버퍼 기억장치수단내 페이지 세그먼트와 단어 위치를 어드레스하기 위한 기억장치 주소수단 ; (b1) 자료가 전술한 버퍼 기억장치수단으로부터 선택된 한 주변 단말장치로 전송되거나 자료가 선택된 한 주변 단말장치로부터 전술한 버퍼 기억장치수단으로 전송되도록 하기 위해 상기 "n+1" 페이지 세그먼트 중 하나 및 "m" 단어 위치를 선택하기 위한 산술 논리유닛에 의해 제어되는 주변장치 주소 레지스터, (b2) 자료가 전술한 주 컴퓨터로부터 전술한 버퍼 기억장치수단으로 전송되거나 자료가 전술한 버퍼기억장치수단으로부터 전술한 주 컴퓨터로 전송되도록 하기 위해 상기 "n+1" 페이지 세그먼트 중 하나 및 "m" 단어 위치를 선택하기 위한 산술논리 유닛에 의해 제어되는 시스템 주소 레지스터, (b3) 단지 "n+1" 페이지 세그먼트와 그 속의 "m" 단어 위치만을 주소하기 위한 임시 주소 레지스터를 포함하는 기억장치 주소수단, (c) 자료전송 실행을 제어하고 전술한 주변장치, 시스템, 그리고 임시 주소 레지스터를 제어하기 위한 산술논리 유닛을 포함하는 프로세서 수단을 포함함을 특징으로 하는 한 주변장치 제어기 내 다수의 동시 I/O 자료전송 사이클이 I/O 자료전송 명령을 개시하는 주 컴퓨터와 여러 개(n)의 주변 단말 유닛 사이에서 실시되는 것을 허용하기 위한 주변장치 제어기.
  2. 제 1 항에 있어서, 전술한 "n" 페이지 세그먼트 각각의 두 블럭의 자료를 보유함을 특징으로 하는 주변장치 제어기.
  3. 제 2 항에 있어서, 전술한 자료블럭 각각이 512 바이트로 이루어짐을 특징으로 하는 주변장치 제어기.
  4. 제 1 항에 있어서, 전술한 "n+1" 페이지 세그먼트 (유닛 대기행렬)가 각 불완전한 I/O 잔료전송 명령과 불완전한 그 현재상태를 저장하기 위한 기억장치 위치를 제공함을 특징으로 하는 주변장치 제어기.
  5. 제 4 항에 있어서, 전술한 임시주소 레지스터가 "n+1" 페이지 세그먼트에서 위치를 선택하여 개시된 현존하는 각 I/O 명령의 불완전 상태를 기록하도록 함을 특징으로 하는 주변장치 제어기.
  6. 자료 전송 명령을 개시하는 주 컴퓨터와 다수의 "n" 개 연결 주변장치 사이의 자료전송 사이클을 다루는 주변장치 제어기에 있어서, (a) 적어도 한 페이지-세그먼트(page-segment)가 "n" 개 주변장치 각각으로 지정되도록 한 다수 "n" 개 페이지 세그먼트를 갖는 버퍼 기억장치수단, 이 때의 버퍼 기억장치수단이 (a1) 각 개시된 자료전송 명령과 그 불완전 상태를 저장하기 위한 보조의 "m+1" 페이지-세그먼트, (a2) 전송한 각 페이지 세그먼트 내 "m" 개 자료 저장 위치를 포함하는 버퍼 기억장치, (b) 자료-전송 자료를 전술한 자료저장 위치 내에 저장하거나 자료저장 위치에서 검색해내기 위해 전술한 페이지-세그먼트와 자료저장 위치에 접근하기 위한 주소수단, (b1) 전술한 "n+1" 페이지-세그먼트에 접근하기 위한 수단을 포함하는 주소수단, (c) 상기 개시된 잔료 전송 명령을 실시하기 위한 처리기 수단, 이 때의 처리기 수단이 (c1) 전술한 주소수단을 제어하여 전술한 버퍼 기억장치수단 내 전술한 주변장치로/로부터와 전술한 주 컴퓨터로/로부터 자료전송의 임시저장을 가능하게 하기 위해 산술논리 유닛 수단을 포함하는 처리기 수단을 포함함을 특징으로 하는 다수의 I/O 자료전송 사이클 동시 발행수행을 가능하게 하기 위한 주변 장치 제어기.
  7. 제 6 항에 있어서, 전술한 주소수단이 (a) 전술한 버퍼 기억장치수단과 전술한 주 컴퓨터 사이에서 전송되는 한 블럭의 자료를 삽입 또는 검색하기 위해 전술한 지정된 버퍼기억장치 페이지-세그먼트 하나를 주소하기 위한 시스템 주소 레지스터, (b) 전술한 버퍼 기억장치수단과 전술한 선택된 주변장치 사이에서 전송되는 한 블럭의 자료를 삽입 또는 검색하기 위해 전술한 지정된 버퍼 기억장치 페이지-세그먼트 하나를 주소하기 위한 주번장치 주소 레지스터, (c) 개시된 각 자료 전송 명령의 불완전에 대한 상태자료의 저장을 위해 전술한 보조의 "n+1" 페이지-세그먼트내 위치를 주소하기 위한 임시 주소 레지스터를 포함함을 특징으로 하는 주변장치 제어기.
  8. 제 7 항에 있어서, (a) 전술한 버퍼 기억장치수단과 한 선택된 주변장치 사이에서 전송되는 각각 512 바이트 자료블럭을 계수하기 위해 전술한 주변장치 주소 레지스터에 의해 제어되는 블럭 계수기 수단을 포함함을 특징으로 하는 주변장치 제어기.
  9. 제 6 항에 있어서, 전술한 처리기 수단이 (a) 개시된 각 자료 전송 명령의 상태를 발견하고, 가능한한 다음의 이용 가능한 최적 시간에 개시된 자료 전송 명령의 완성을 기능하게 하기 위해 전술한 보조 "n+1" 페이지-세그먼트를 주사시키기 위한 수단을 포함함을 특징으로 하는 주변장치 제어기.
  10. 제 7 항에 있어서, 전술한 시스템-주소, 주변장치-주소, 그리고 임시 레지스터 각각이 (a) 전술한 기억장치수단을 위해 한 페이지-세그먼트 주소를 저장하기 위한 제 1 레지스터 부분, (b) 전술한 제 1 레지스터 부분에 의해 주소된 상기 페이지-세그먼트 내에 한 특정 단어 위치 주소를 저장하기 위한 제 2 레지스터 부분을 포함함을 특징으로 하는 주변장치 제어기.
  11. 제 6 항에 있어서, 전술한 다수의 "n" 페이지 세그먼트 각각의 두 블럭의 자료 전송 단어를 저장하기 위한 적어도 충분한 위치들을 포함함을 특징으로 하는 주변장치 제어기.
  12. 제 11 항에 있어서, 전술한 블럭단어 각각이 512 바이트를 포함함을 특징으로 하는 주변장치 제어기.
  13. 제 6 항에 있어서, (a) 전술한 임시 기억장치 내 어떤 개시된 자료 전송 명령 사이클을 통해 전송된 단어 갯수 상태를 저장하고, 뒤에 다음의 최적 이용가능 시간에 전체 자료전송 사이클을 완전하게 종결시키도록 하기 위해 전술한 갯수상태에 접근하기 위한 수단을 포함함을 특징으로 하는 주변장치 제어기.
  14. (a) 주 컴퓨터와 중간 기억장치 저장수단 사이의 자료전달을 제공하기 위한 주 제어블럭 수단, 이 때의 블럭수단이 (a1) 전술한 다수의 주변 단말 장치 중 각각으로부터 수신된 혹은 각각을 향하도록 된 자료를 보존하기 위한 분리된 전용부분(페이지)을 갖는 세그먼트 버퍼 기억정치를 포함하는 주제어 블럭수단, (b) 동시 발생을 기본으로 하여 전술한 세그먼트된 버퍼 기억장치 내로/로부터 자료전송을 제어하여 다수의 자료전송 사이클이 둘 또는 그 이상의 주변 단말 장치와 동시 진행되도록 하기 위한 기억장치 제어 블럭수단, (c) 전술한 세그먼트된 버퍼 기억장치와 전술한 다수의 주변 단말장치 중 선택된 하나 사이에서 자료전송을 조절하기 위한 접속기 블럭수단을 포함함을 특징으로 하는 주 컴퓨터와 다수의 주변 단말장치 사이의 자료전송 작업을 수행하기 위한 주변장치 제어기.
  15. 제 14 항에 있어서, 전술한 주 제어 블럭 수단이, (a) 자료와 제어신호의 전송을 위해 특정 메세지 레벨 접속기(MLI) 프로토콜을 통하여 전술한 주 컴퓨터와 통하기 위한 수단, (b) 전술한 주 컴퓨터로부터 다수의 자로 전송 I/O 지시(대기행렬)를 수신 및 저장하기 위한 수단, 전술한 수단이 (b1) 각 주변 단말장치에 대하여 전술한 주 컴퓨터에 의해 개시된 각 I/O 작업에 대한 상태정보를 보존시키기 위해 전술한 버퍼 기억장치 내에 위치한 유닛 대기형렬 세그먼트를 포함하는 수단, (c) 전술한 기억장치 제어블럭 수단의 국부제어하에 전술한 접속제어 블럭수단으로/으로부터 자료를 전송하기 위한 수단을 포함함을 특징으로 하는 제어기.
  16. 제 15 항에 있어서, 전술한 기억장치 제어 블럭수단이 (a) 자료가 전술한 버퍼기억장치와 선택된 한 주변 단말장치 사이에서 전송되는 때 전술한 세그먼트된 버퍼 기억장치 내 위치를 주소하기 위한 주변장치 주소 레지스터(P), (b) 자료가 전술한 버퍼 기억장치와 전술한 주 컴퓨터 사이에서 전송되는 때 전술한 세그먼트된 버퍼 기억장치 내 위치를 주소하기 위한 시스템 주소 레지스터(S), (c) 개시된 어떤 I/O 작업의 상태에 접근하기 위한 전술한 유닛 대기행렬 세그먼트를 주소하기 위한 일시 주소 레지스터(SP), (d) 전술한 S, P 그리고 SP 레지스터 각각을 제어하고, 자료 전송 작업을 수행하기 위한 처리기 수단을 포함함을 특징으로 하는 주변장치 제어기.
  17. 제 14 항에 있어서, 전술한 접속장치 제어블럭 수단이, (a) 전술한 주변 단말장치 각각을 한 프로토콜 제어기 유닛에 연결하는 외부 버스 수단, (b) 전술한 외부 버스 수단에서의 특정 작업 단계를 정착시키기 위해 각 주변 단말장치로부터의 요구에 대한 종속 유닛으로 기능하는 프로토콜 제어기 유닛을 포함함을 특징으로 하는 주변장치 제어기.
  18. 제 17 항에 있어서, 전술한 프로토콜 제어기 유닛이, (a) 전술한 처리기 수단에 외부 버스 수단이 사용될 수 있음을 알리기 위한 수단을 포함함을 특징으로 하는 주변장치 제어기.
  19. 제 17 항에 있어서, 전술한 프로토콜 제어기 유닛이 (a) 전술한 처리기 수단이 한 선택된 주변 단말장치에 연결될 수 있도록 하는 수단을 포함함을 특징으로 하는 주변장치 제어기.
  20. 제 19 항에 있어서, 전술한 프로토콜 제어기 유닛이 (a) 전술한 처리기 수단이 전술한 선택된 주변 단말장치로 한 지시명령을 전송할 수 있도록 하기 위한 수단을 포함함을 특징으로 하는 주변장치 제어기.
  21. 제 20 항에 있어서, 전술한 프로토콜 제어기 수단이, (a) 전술한 세그먼트된 버퍼 기억장치로부터 전술한 선택된 주변 단말장치로 자료를 전송하기 위해 전술한 외부 버스수단을 가능하게 하기 위한 수단을 포함함을 특징으로 하는 주변장치 제어기.
  22. 제 20 항에 있어서, 전술한 프로토콜 제어기 유닛이, (a) 전술한 선택된 주변 단말장치로부터 전술한 세그먼트된 버퍼 기억장치로 자료를 전송하기 위해 전술하 외부 버스 수단을 가능하게 하기 위한 수단을 포함함을 특징으로 하는 주변장치 제어기.
  23. 제 17 항에 있어서, 전술한 제어블럭 수단이, (a) 전술한 주변 단말장치로 또는 로부터 전송된 자료블럭을 계수하기 위해 전술한 주변장치 주소 레지스터에 의해 제어되는 블럭 계수기 수단을 포함함을 특징으로 하는 주변장치 제어기.
  24. 제 17 항에 있어서, 전술한 접속 장치 제어블럭 수단이, (a) 전술한 주변장치 주소 레지스터(P)를 사용할 필요없이 전술한 선택된 주변 단말장치와 전술한 세그먼트를 버퍼 기억장치 사이의 완전한 512 단어 블럭들을 통해 자료를 전송하기 위한 집적 기억장치 접근 논리수단을 포함함을 특징으로 하는 주변장치 제어기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890700922A 1987-09-21 1988-09-12 컴퓨터 주변장치 제어기 KR920007949B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US099,447 1987-09-21
US099,448 1987-09-21
US07/099,448 US4864532A (en) 1987-09-21 1987-09-21 Small computer systems interface--data link processor
US07/099,447 US4905184A (en) 1987-09-21 1987-09-21 Address control system for segmented buffer memory
PCT/US1988/003091 WO1989002633A1 (en) 1987-09-21 1988-09-12 Peripheral controller

Publications (2)

Publication Number Publication Date
KR890702154A true KR890702154A (ko) 1989-12-23
KR920007949B1 KR920007949B1 (ko) 1992-09-19

Family

ID=26796114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890700922A KR920007949B1 (ko) 1987-09-21 1988-09-12 컴퓨터 주변장치 제어기

Country Status (5)

Country Link
EP (1) EP0331720B1 (ko)
JP (1) JPH02503124A (ko)
KR (1) KR920007949B1 (ko)
DE (1) DE3885266T2 (ko)
WO (1) WO1989002633A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0398523A3 (en) * 1989-05-19 1991-08-21 Hitachi, Ltd. A device for data i/o and execution support in digital processors
EP0412269A3 (en) * 1989-08-11 1992-02-26 International Business Machines Corporation Channel and extender unit operable with byte mode or non-byte mode control units
JP4524912B2 (ja) * 2000-12-20 2010-08-18 セイコーエプソン株式会社 端末装置及びその制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423480A (en) * 1981-03-06 1983-12-27 International Business Machines Corporation Buffered peripheral system with priority queue and preparation for signal transfer in overlapped operations
US4644463A (en) * 1982-12-07 1987-02-17 Burroughs Corporation System for regulating data transfer operations

Also Published As

Publication number Publication date
EP0331720B1 (en) 1993-10-27
WO1989002633A1 (en) 1989-03-23
JPH0519181B2 (ko) 1993-03-16
JPH02503124A (ja) 1990-09-27
EP0331720A1 (en) 1989-09-13
DE3885266D1 (de) 1993-12-02
KR920007949B1 (ko) 1992-09-19
DE3885266T2 (de) 1994-02-17

Similar Documents

Publication Publication Date Title
US4399503A (en) Dynamic disk buffer control unit
EP0120889B1 (en) Direct memory access peripheral unit controller
US5961640A (en) Virtual contiguous FIFO having the provision of packet-driven automatic endian conversion
EP0141742A2 (en) Buffer system for input/output portion of digital data processing system
WO1995006284B1 (en) Ata interface architecture employing state machines
JPS63106060A (ja) ディジタルデ−タ処理システム用高速相互接続装置
JPH0619752B2 (ja) データ転送方法及び装置
NO166430B (no) Dataoverfoeringssystem.
JPS63280365A (ja) ダイレクトメモリアクセスオ−ダ競合制御方式
KR950015106A (ko) 이더넷 제어기용 패킷 수신 인터럽트 제어 시스템
JPS5897944A (ja) 複数マイクロプロセツサ間デ−タ転送方式
EP0212152A2 (en) Microprocessor assisted memory to memory move apparatus
JPH0440734B2 (ko)
US5265228A (en) Apparatus for transfer of data units between buses
US5961614A (en) System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal
KR890702154A (ko) 컴퓨터 주변장치 제어기
US4878197A (en) Data communication apparatus
ES348591A1 (es) Un metodo de multiplicar el control, por medio de instruc- ciones procedentes de un medio de entrada-salida, de una pluralidad de dispositivos de almacenaje de datos.
EP0067519B1 (en) Telecommunications system
JPS6148745B2 (ko)
SU562811A1 (ru) Устройство дл обмена информацией
SU1539787A1 (ru) Микропрограммное устройство дл сопр жени процессора с абонентами
GB2099619A (en) Data processing arrangements
JPS6217879Y2 (ko)
SU1410709A1 (ru) Устройство дл сопр жени периферийного устройства с ЭВМ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010728

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee