JPH0320826A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプログラム制御方式を用いたマイク
ロプログラム制御装置に関し、特にマイクロ命令ごとの
処理結果を自動的に制御記憶バッファに格納するマイク
ロプログラム制御装置に関する． 〔従来の技術〕 従来のマイクロプログラム制御装置では，１マイクロ命
令によって処理した一時的な処理の中間結果を保持する
場合、マイクロプログラム制御装置内の少数のレジスタ
や、マイクロ命令処理回路内の小容量の一時記憶領域に
退避し、必要に応じて再読み出しを行なっていた。

また、例えば特開昭６３−１８８２３２号公報に記載の
ようなマイクロプログラム制御装置においても、マイク
ロ命令によるレジスタの格納に伴い、フラグ発生回路処
理による結果を一時記憶領域であるフラグ記憶回路に退
避し，必要に応じてマイクロ命令により読み出し処理を
行うことができるようになっていた。しかし，再度同じ
レジスタに異なるデータを設定した後、前フラグ情報を
判定する必要が生じた場合、再度レジスタの設定が必要
であった． 〔発明が解決しようとする課題〕 上記従来技術は１マイクロ命令によって処理する一時的
な処理の中間結果を保持する場合には，マイクロプログ
ラム制御装置内の少数のレジスタや、マイクロ命令処理
回路内の小容量の一時的記憶領域を利用しなければなら
ない． しかし、マイクロ命令の処理結果を保持するうえで、マ
イクロ命令処理回路が複雑になり，１個のマイクロ命令
で多岐にわたる処理結果を多数生成する場合や一度処理
した結果を長時間保持する場合についての配慮がされて
おらず、マイクロ命令によって、実行された処理結果が
保持できない場合や、連続した処理により処理結果が変
化した場合には、マイクロ命令を再実行する必要があり
マイクロ命令の処理を複雑にし，処理時間が長くなると
いう問題があった． 本発明の目的は，前記問題点を除去するとともに，各マ
イクロ命令アドレス対応に処理結果を自動的に制御記憶
バッファに保持することができ、制御記憶バッファ内の
処理格納フラグ及び処理選択フラグを当該マイクロ命令
アドレス以外のマイクロ命令によって制御できるように
してマイクロプログラムの効率的に処理するマイクロプ
ログラム制御装置を提供することにある． 〔課題を解決するための手段〕 上記目的を達成するため、本発明のマイクロプログラム
制御装置は、マイクロプログラムをマイクロプログラム
ロードパスから記憶制御にロードする手段と，制御記憶
内のマイクロプログラムによってマイクロ命令の呼び出
しと，次のマイクロ命令アドレスの生成との一連の動作
をする回路と，マイクロ命令によって制御し，回路内に
小容量の一時記憶を有するマイクロプログラム制御装置
において、処理格納フラグと処理選択フラグと処理結果
保持領域で構成される随時書き込み読み出し可能な制御
記憶バッファと，マイクロ命令アドレスにより制御記憶
バッファ内領域をアクセスできる手段と、マイクロ命令
処理回路と制御記憶バッファとの間でデータ転送及び制
御処理を行う制御回路とを備えたものである． 〔作用〕 かかる構或において，マイクロプログラムをマイクロプ
ログラムロードパスより制御記憶にロードし、マイクロ
命令アドレスにより制御記憶内のマイクロプログラムの
マイクロ命令が呼び出される．マイクロ命令アドレスは
制御記憶バッファ内のアドレスと対応してアクセスでき
、マイクロ命令処理回路を呼び出されたマイクロ命令で
処理する時、生じる処理結果を送出し、制御回路にてマ
イクロ命令アドレスで示された制御記憶バッファについ
て，処理格納フラグ及び処理選択フラグで判別し、処理
格納フラグによる書き込み許可モードである場合に、処
理選択フラグで示される処理結果を自動的に処理結果保
持領域に格納する。また、マイクロ命令により前もって
処理格納フラグ記憶バッファには処理結果の格納処理は
行なわれない． 一方，マイクロ命令により処理結果を読み出す場合は、
マイクロ命令によるマイクロ命令アドレスを元に制御記
憶バッファ内を索引し，処理結果保持領域の読み出しを
制御する制御回路によって読み出され，処理選択フラグ
に対応する処理結果読み出し領域に設定できるものであ
る．〔実施例〕 以下、本発明の一実施例を図面を用いて詳細に説明する
． 第３図は，従来のマイクロプログラム制御装置を示すブ
ロック図である． 第３図において、１はマイクロプログラムを格納する制
御記憶、２は制御記憶１内をアクセスするためのセレク
タ（ＳＥＬ）、７は制御記憶１より読み出されたマイク
ロ命令の特定フィールドから次の制御記憶アドレスを生
成するアドレス生成回路（ＡＤＤＲ）　、６は制御記憶
ｌにマイクロブ鳳グラムをロードするためのマイクロプ
ログラムロードパス、５は命令レジスタのオペランドを
基に示される先頭マイクロ命令アドレス、８は制御記憶
工より読み出されたマイクロ命令を処理するマイクロ命
令処理回路、１３はマイクロ命令処理回路８に外部より
データを取り込むための入力データパス，１４は、マイ
クロ命令処理回ｌ＆８より外部にデータを出力するため
の出力データパス、工５はマイクロ命令処理回路８内に
ある一時記憶である。

第３図においてマイクロプログラムロードパス６からマ
イクロプログラムが制御記憶１にロードされ、先頭マイ
クロ命令アドレス５により最初のマイクロ命令がセレク
タ２により選択され，マイクロ命令処理回路８に送出さ
れる。選択されたマイクロ命令により，マイクロ命令処
理回路８は処理を行い、必要なデータは、入力データパ
ス１３より取り込み、出力するデータは、出力データパ
ス１４より出力して、処理の中間的結果はマイクロ命令
処理回路８内の一時記憶１５や，レジスター災に退避し
、アドレス生成回路７より次のマイク口命令アドレスを
セレクタ２に送り、制御記ｔＱ　１より次のマイクロ命
令をマイクロ命令処理回路８に取り込み、最初のマイク
ロ命令で退避した情報を利用し、第２のマイクロ命令処
理を行い，第３マイクロステップ以降についても同様の
処理を行う。このようなマイクロプログラム制御装置に
おいて，前記のような処理結果の退避方法が取られてい
たが，マイクロ命令処理回ｉＩＩＩ８が複雑になり、多
岐にわたる処理結果を多数生成した場合や、度処理結果
として得られた情報を数マイクロステップをへだでて使
用する場合には、一部の処理結果を廃棄し、必要に応じ
て再度処理をして使用していた。このため，マイクロプ
ログラムを作或する上でもこれを考慮し，コーティング
する必要があり、マイクロプログラム処理効率を悪くす
る要因となっていた。

本発明の実施例を第１図に示す。第１図は本実施例のマ
イクロプログラム制御装置を示すブロック図である．第
３図と比較して異なる所は，制御ぺ憶バッファ３，セレ
クタ４，制御回路１２，制御記憶バッファ３と制御回路
１２とでデータ転送を行う制御記憶バッファアクセス９
、マイクロ命令処理回路８と制ｇｌ回路ｌ２とでデータ
転送や制御イ３寸をのせる処理結果転送パス１０，制御
回路１２の制御により制御記憶バッファ３の内容を外部
に取り出すための読み出しパス１１である。

制御回路ｌ２は、アドレス生戊回路７より次のマイクロ
命令アドレスを取り込み、セレクタ４に処理中のマイク
ロ命令アドレスの指示をするとともに，マイクロ命令処
理回路８で発生した処理結果を処理結果転送パス１０か
ら取り出し、セレクタ４により処理中のマイクロ命令ア
ドレスに対応する制御記憶バッファ３に転送する処運を
行う。

先頭マイクロ命令アドレス５は，セレクタ２，４にそれ
ぞれ通じており、第１マイクロプログラムステップでは
、先頭マイクロ命令アドレス５によりセレクタ２，４を
起動する。

第上図において，マイクロ命令処理回路８で発生した処
理結果は、処理結果転送パスＩＯより制御回路工２に自
動的に送られ、制御回路１２は、１処理結果転送パス１
０から処理結果を取り出し、処理中のマイクロ命令アド
レスに対応する制御記憶バッファ３の内容を取り出し、
取り出した内容に従って処理を行う。

第２図は、制御記憶バッファ３内の記憶領域の構成図を
示したものである。制御記憶バッファ３内メモリ２０に
は、処理格納フラグ２工と、処理選択フラグ２２及び，
処理結果保持領域２３から構成されており、処理格納フ
ラグ２１は、書き込み読み出しを制御するためのフラグ
であり、処理選択フラグ２２は，マイクロ命令処理回路
８がら取り出した処理結果のうち、処理部を識別するた
めのフラグである。

制御記憶バッファ３の内容は、処理格納フラグ２ｌによ
り判定され、書き込み許可モードである時，あらかじめ
指定された処理選択フラグ２２に従い、処理結果の中か
ら指定された処理部のデータを制御記憶パッファに設定
する。

一方、マイクロ命令により制御記憶バッファ３の内容を
取り出す場合は、マイクロ命令内に読み出す制御記憶バ
ッファ３のアドレスを指定し，処理結果転送パス１０に
より制御回路１２を制御して制御記憶バッファ３の内容
を読み出す。このとき、処理選択フラグ２２に指定して
ある処理部に対して，読み出された情報が設定できるよ
うに制御する。

制御記憶バッファ３内の処理格納フラグ２１及び処理選
択フラグ２２は、マイクロプログラムによってシステム
をリセットする時、初期値を設定するようにし，マイク
ロ命令によって、変更できるようにしておき，必要に応
じて変化させる．本実施例によれば、制御記憶１をアク
セスするアドレスと同じアドレスを使用し、各マイクロ
命令単位に、前もって設定しておいた処理選択フラグ２
２にもとづく処理部の処理結果を，自動的に制御記憶バ
ッファ３に取り込むことができ、また，必要に応じて取
り出すことができるため、従来に比べマイクロプログラ
ムの効率的な処理を可能にする． さらに、読み出しパスを利用して、万一障害が発生した
場合のマイクロプログラムトレース情報を採取できる効
果もある。

〔発明の効果〕

以上の説明から明らかなように、本発明によればマイク
ロプログラム処理中に生じた処理結果を、マイクロプロ
グラムステップ対応に自動的に採取できるため、一度処
理した結果を意識して固定の領域に確保する必要がなく
、また、必要に応じて処理結果を取り出せるため，マイ
クロプログラムの効率的な処理ができ、これにより，マ
イクロプログラムの処理速度を向上させ処理時間の短縮
できる効果がある． また、マイクロ命令アドレス対応に処理結果を自動的に
制御記憶バッファに取り出しているため、マイクロプロ
グラムのトレース情報として利用できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のマイクロプログラム制御装
置を示すブロック図、第２図は第１図の制御記憶バッフ
ァ内の記憶領域の構成図、第３図は従来のマイクロプロ
グラム制御装置を示すブロック図である。 １・・・制御記憶， ２，４・・・セレクタ（ＳＥＬ）， ３・・・制御記憶バッファ， ５・・・先頭マイクロ命令アドレス， ６・・・マイクロプログラムロードバス，７・・・アド
レス生成回路（ＡＤＤＲ），８・・・マイクロ命令処理
回路， ９・・・制御記憶バッファアクセスパス，１０・・・処
理結果転送パス，１１・・・読み出しパス，１２・・・
制御回路，　　　　　１３・・・入力データパス，１４
・・・出力データパス，　　１５・・・一時記憶，２０
・・・制御記憶バッファ内メモリ，２工・・・処理格納
フラグ，　２２・・・処理選択フラグ，２３・・・処理
結果保持領域。 第　ｌ　凶 男２　口 ２６

Claims (1)

【特許請求の範囲】
1. １、マイクロプログラムをマイクロプログラムロードパ
   スから制御記憶にロードする手段と、制御記憶内のマイ
   クロプログラムによってマイクロ命令の呼び出しと次の
   マイクロ命令アドレスの生成との一連の動作をする回路
   と、マイクロ命令によって制御し、回路内に小容量の一
   時記憶を有するマイクロ命令処理回路より成るマイクロ
   プログラム制御装置において、処理格納フラグと処理選
   択フラグと処理結果保持領域で構成される随時書き込み
   読み出し可能な制御記憶バッファと、マイクロ命令アド
   レスにより制御記憶バッファ内領域をアクセスできる手
   段と、マイクロ命令処理回路と制御記憶バッファと間で
   データ転送及び制御処理を行う制御回路とを具備したこ
   とを特徴とするマイクロプログラム制御装置。