JPH04181321A - マイクロプログラムロード方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラムロード方式、特に、マルチ
プロセッシングシステムにおけるマイクロプログラムロ
ード方式に関する。

〔従来の技術〕

従来、この種のｎ個のプロセッサを有する情報処理シス
テムへのマイクロプログラムロード方式は、診断プロセ
ッサの指示により、まずプロセッサ＃０にマイクロプロ
グラムロード指示を行ない診断バスを経由してプロセッ
サ＃Ｏへのロードを行なう。

プロセッサ＃０へのロードが終了すると診断プロセッサ
によりプロセッサ＃１へのロードが行われる。

以下同様にプロセッサ＃ｎまでのマイクロプログラムロ
ードを繰り返すというものであった。

〔発明が解決しようとする課題〕

上述した従来のマイクロプログラムロード方式は、診断
プロセッサにより複数プロセッサへのマイクロプログラ
ムロード指示を同時に行う事が出来ず、プロセッサ毎に
順番にマイクロプログラムをロードする為マイクロプロ
グラムロードに要する時間はプロセッサ数に比例して増
加するという欠点がある。

〔課題を解決するための手段〕

本発明のマイクロプログラムロード方式は、複数プロセ
ッサに各々診断バスとのインタフェイスを制御する為の
診断バスインタフェイス部と、マイクロプログラムを格
納する為の制御記憶と、制御記憶と診断バスインタフェ
イス部とを接続する制御記憶アドレス線及び制御記憶デ
ータ線と、ロードレジスタとを有し、診断プロセッサは
診断時はデータ格納用として使用しシステム立ち上げ時
はマイクロプラグラムデータ格納用として使用するロー
カルメモリを有し、診断プロセッサの発行するマイクロ
プログラムロードスタートコマンドによす診断プロセッ
サ内とローカルメモリから全ての複数プロセッサへのプ
ログラムモードを同時に実行する。

〔実施例〕

ち次に、本発明について、図面を参照して詳細に説明す
る。

第１図は本発明の一実施例のプロ・ツク図である。

マルチプロセッシング動作を２台のプロセッサで実現す
る場合について説明する。

主記憶１とシステムを診断する為のプロセッサである診
断プロセッサ２と複数プロセッサ３，４とがシステムバ
ス５に接続されている。また診断プロセッサ２とプロセ
ッサ（＃Ｏ）３のプロセッサ（＃１）４は診断バス６に
接続されている。

システム立ち上げ時のマイクロプログラムロードは以下
の通りに行われる。

診断プロセッサ２によるプロセッサ（＃Ｏ）　３及びプ
ロセッサ（＃１）４の診断が終了すると、マイクロプロ
グラムロード・スタートコマンドが発行されプロセッサ
（＃Ｏ）３内ロードレジスタ（＃０）１１及びプロセッ
サ（＃１）４内のロードレジスタ（＃１）１２が“１”
にセットされる。

ロードレジスタ（＃Ｏ）１１．及び（＃１）１２がセッ
トされると、プロセッサ（＃０）３及び（＃１）４は診
断バス６上のマイクロプログラムデータを取込可能状態
となる。

次に診断プロセッサ２によりマイクロプロプログラムデ
ータが診断バスθ上に送出されると、プロセッサ（＃０
）３内にある診断バスインタフェイス部９とプロセッサ
（＃１）４内にある診断バスインタフェイス部１０はロ
ードレジスタ（＃０及び＃１）が各々“１”にセットさ
れている事により自プロセッサが選択されている事を認
識し、同一マイクロプログラムデータが制御記憶データ
（＃０）１５と制御記憶データ（＃１）１Ｂを経由して
制御記憶アドレス（＃０）１３と制御記憶アドレス（＃
１）１４で指定される制御記憶（＃０）７と制御記憶（
＃１）８の各ワードへ書き込み制御を行う。

上記の様にマイ・クロプログラムデータの取り出し及び
格納を繰り返し行ない、取り出しが終了すると診断プロ
セッサ２によりロードレジスタ１１を“０”にしてマイ
クロプログラムロードを終了する。

〔発明の効果〕

以上説明した様に本発明は、診断プロセッサの発行する
マイクロプログラムロードスタートコマンドにより複数
プロセッサ内にあるロードレジスタをセットし、診断プ
ロセッサ内のローカルメモリからのプログラムロードを
全プロセッサ同時に実行出来る為、マイクロプログラム
ロードに要する時間を短縮出来るという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図である。 １・・・主記憶、２・・・診断プロセッサ、３・・・プ
ロセッサ（＃０）、４・・・プロセッサ（＃１）、５・
・・システムパス、６・・・診断ハス、７・・・制御記
憶（＃Ｏ）、８・・・制御記憶（＃１）、９・・・診断
バスインタフェイス部、１０・・・診断バスインタフェ
イス！１．１１・・・ロードレジスタ（＃Ｏ）、１２・
・・ロードレジスタ（＃ｉ）、１３・・・制御記憶アド
レス線（＃０）、１４・・・制御記憶アドレス線（＃１
）、１５・・・制御記憶データ線（＃Ｏ）、１Ｂ・・・
制御記憶データ線（＃１）、１７・・・ローカルメモリ
。

Claims (1)

【特許請求の範囲】
1. 複数プロセッサ（プロセッサ＃０、＃１、・・・、＃ｎ
   ；ｎは正の整数）と前記複数プロセッサを診断する為の
   診断プロセッサと主記憶及び前記複数プロセッサと前記
   診断プロセッサとを接続する診断バス及び前記複数プロ
   セッサと前記診断プロセッサと前記主記憶とを接続する
   システムバスにより構成されるマルチプロセッシング動
   作の可能な情報処理システムのマイクロプログラムロー
   ド方式に於いて、前記複数プロセッサは各々前記診断バ
   スとのインタフェイスを制御する為の診断バスインタフ
   ェイス部とマイクロプログラムを格納する為の制御記憶
   と前記制御記憶と前記診断バスインタフェイス部とを接
   続する制御記憶アドレス線及び制御記憶データ線とロー
   ドレジスタとを有し、前記診断プロセッサは診断時はデ
   ータ格納用として使用しまたシステム立ち上げ時はマイ
   クロプログラムデータ格納用として使用するローカルメ
   モリを有し、前記診断プロセッサの発行するマイクロプ
   ログラムロードスタートコマンドにより前記診断プロセ
   ッサから全ての前記複数プロセッサへのマイクロプログ
   ラムロードを同時に実行する手段とを含むことを特徴と
   したマイクロプログラムロード方式。