JPS6349872A - フア−ムウエアロ−ド方式 - Google Patents
フア−ムウエアロ−ド方式Info
- Publication number
- JPS6349872A JPS6349872A JP19355386A JP19355386A JPS6349872A JP S6349872 A JPS6349872 A JP S6349872A JP 19355386 A JP19355386 A JP 19355386A JP 19355386 A JP19355386 A JP 19355386A JP S6349872 A JPS6349872 A JP S6349872A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- processor
- main memory
- loading
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011068 loading method Methods 0.000 title claims abstract description 13
- 230000010365 information processing Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のプロセッサを有する情報処理装置のフ
ァームウェアのロード方式に関する。
ァームウェアのロード方式に関する。
従来、複数の同型のプロセッサを有する情報処理装置に
おいては、（１）各々のプロセッサがそれぞれ自分で自
分のファームウェアをコントロー７レストアにロードす
るか、あるいは、（２）別の型のサービスプロセッサが
すべてのファームウェアのロードを行っていた。
おいては、（１）各々のプロセッサがそれぞれ自分で自
分のファームウェアをコントロー７レストアにロードす
るか、あるいは、（２）別の型のサービスプロセッサが
すべてのファームウェアのロードを行っていた。
上述した従来の情報処理装置においては、前記（１）の
場合、各プロセッサが外部記憶から自分でファームウェ
アをロードするため、すなわち、各プロセッサ毎に、そ
の都度外部記憶から主記憶へのロードを行ない、順次進
めていくため、ロード時間がプロセッサの数の分だけか
かるという欠点があった。また（２）では、サービスプ
ロセッサを設けなければならず、ハード量が増加すると
いう欠点があった。
場合、各プロセッサが外部記憶から自分でファームウェ
アをロードするため、すなわち、各プロセッサ毎に、そ
の都度外部記憶から主記憶へのロードを行ない、順次進
めていくため、ロード時間がプロセッサの数の分だけか
かるという欠点があった。また（２）では、サービスプ
ロセッサを設けなければならず、ハード量が増加すると
いう欠点があった。
本発明は、外部記憶から、主記憶にファームウエアをロ
ードする手段と、主記憶から各プロセッサのコントロー
ルストアへ、ファームウェアをロードする手段と、各プ
ロセッサ間の通信の手段とを有している。
ードする手段と、主記憶から各プロセッサのコントロー
ルストアへ、ファームウェアをロードする手段と、各プ
ロセッサ間の通信の手段とを有している。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のブロック図である。
１．２はプロセッサ、３は主記憶、４は外部記憶、５は
主記憶、外部記憶間のデータバス、６゜７は主記憶プロ
セッサ間のデータバス、８はプロセッサ間通信用パスで
ある。次に動作について説明する。プロセッサ１は、外
部記憶４から主記憶２ヘフアームウエアをロードする。
主記憶、外部記憶間のデータバス、６゜７は主記憶プロ
セッサ間のデータバス、８はプロセッサ間通信用パスで
ある。次に動作について説明する。プロセッサ１は、外
部記憶４から主記憶２ヘフアームウエアをロードする。
そして、そのファームウェアをプロセッサ１内のコント
ロールストアにロードする０次にプロセッサ１はプロセ
ッサ２に対して、パス８によりファームウェアをロード
する旨を知らせる。プロセッサ２は、それにより、主記
憶２からファームウェアとプロセッサ２内のコントロー
ルス■・アにロードする。
ロールストアにロードする０次にプロセッサ１はプロセ
ッサ２に対して、パス８によりファームウェアをロード
する旨を知らせる。プロセッサ２は、それにより、主記
憶２からファームウェアとプロセッサ２内のコントロー
ルス■・アにロードする。
以上説明したように、従来各プロセッサへファームウェ
アをロードする場合ロード毎に外部記憶装置から主記憶
へ、主記憶からコントロールストアへのロードを処理し
ており、それぞれの処理時間をＴ、、Ｔ２とし、プロセ
ッサの数をＮとすると、処理時間は（Ｔ Ｉ ＋Ｔ２
） Ｘ Ｎの時間を要していた。これに対し、本発明の
場合は主記憶へのロードは１回で良いので（ＴＩ Ｘ
１ ） ＋Ｔ２ Ｘ Ｎとなる。
アをロードする場合ロード毎に外部記憶装置から主記憶
へ、主記憶からコントロールストアへのロードを処理し
ており、それぞれの処理時間をＴ、、Ｔ２とし、プロセ
ッサの数をＮとすると、処理時間は（Ｔ Ｉ ＋Ｔ２
） Ｘ Ｎの時間を要していた。これに対し、本発明の
場合は主記憶へのロードは１回で良いので（ＴＩ Ｘ
１ ） ＋Ｔ２ Ｘ Ｎとなる。
一般にＴ、とＴ２を比較するとＴ Ｉ ＞ Ｔ ２であ
ることから約Ｎ分の１に短縮することが出来る。
ることから約Ｎ分の１に短縮することが出来る。
このように本発明は、プロセッサ間の通信により、ファ
ームウェアのロードの時間を短縮、あるいは、ハードウ
ェア量の縮小できる効果がある。
ームウェアのロードの時間を短縮、あるいは、ハードウ
ェア量の縮小できる効果がある。
第１図は、本発明のブロック図である。
１・・・プロセッサ、２・・・プロセッサ、３・・・主
記憶、４・・・外部記憶、５，６．７・・・データバス
、８・・・通信パス。 き ニジ 第 １ 図
記憶、４・・・外部記憶、５，６．７・・・データバス
、８・・・通信パス。 き ニジ 第 １ 図
Claims (1)
- 複数の同型のプロセッサを有する情報処理装置において
、予じめ定められた一つのプロセッサが外部記憶から各
プロセッサ共通の主記憶にファームウェアをロードし、
自分のコントロールストアにそのファームウェアをロー
ドした後、他のプロセッサに、主記憶にファームウェア
が存在することを知らせ、他のプロセッサは、その通知
を受けると、主記憶から、自分のコントロールストアに
ファームウェアをロードすることを特徴とするファーム
ウェアロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19355386A JPS6349872A (ja) | 1986-08-18 | 1986-08-18 | フア−ムウエアロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19355386A JPS6349872A (ja) | 1986-08-18 | 1986-08-18 | フア−ムウエアロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6349872A true JPS6349872A (ja) | 1988-03-02 |
Family
ID=16309963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19355386A Pending JPS6349872A (ja) | 1986-08-18 | 1986-08-18 | フア−ムウエアロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6349872A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04106624A (ja) * | 1990-08-27 | 1992-04-08 | Nec Ibaraki Ltd | マイクロ・プログラム格納方式 |
| JPH04181321A (ja) * | 1990-11-15 | 1992-06-29 | Nec Ibaraki Ltd | マイクロプログラムロード方式 |
| KR20210080486A (ko) * | 2018-11-20 | 2021-06-30 | 토와 가부시기가이샤 | 수지 성형 장치 및 수지 성형품의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363836A (en) * | 1976-11-18 | 1978-06-07 | Nippon Telegr & Teleph Corp <Ntt> | Initial program loading system of processor composition |
| JPS5447546A (en) * | 1977-09-22 | 1979-04-14 | Hitachi Ltd | Program loading method for multiple process system |
-
1986
- 1986-08-18 JP JP19355386A patent/JPS6349872A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363836A (en) * | 1976-11-18 | 1978-06-07 | Nippon Telegr & Teleph Corp <Ntt> | Initial program loading system of processor composition |
| JPS5447546A (en) * | 1977-09-22 | 1979-04-14 | Hitachi Ltd | Program loading method for multiple process system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04106624A (ja) * | 1990-08-27 | 1992-04-08 | Nec Ibaraki Ltd | マイクロ・プログラム格納方式 |
| JPH04181321A (ja) * | 1990-11-15 | 1992-06-29 | Nec Ibaraki Ltd | マイクロプログラムロード方式 |
| KR20210080486A (ko) * | 2018-11-20 | 2021-06-30 | 토와 가부시기가이샤 | 수지 성형 장치 및 수지 성형품의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6349872A (ja) | フア−ムウエアロ−ド方式 | |
| JPS6184765A (ja) | マルチプロセツサシステム | |
| JPH02171846A (ja) | トランザクション処理方式 | |
| GB2030331A (en) | Real-time Data Processing System for Processing Time Period Commands | |
| JPS5968069A (ja) | アクセス優先制御方式 | |
| JPS60205632A (ja) | デ−タ処理装置のプログラム・ロ−デイング方式 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JP2702137B2 (ja) | ベクトル演算命令の処理方法 | |
| JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JPH03194641A (ja) | アプリケーションプログラム共用方式 | |
| JPS6119072B2 (ja) | ||
| JPH0418639A (ja) | プログラム起動方式 | |
| JPH0247749A (ja) | 制御プログラムのロード方式 | |
| JPS60178547A (ja) | デ−タ処理方式 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH03246654A (ja) | データ転送制御方法 | |
| JPH04256024A (ja) | プログラムの分割ロード方式 | |
| JPH0454544A (ja) | メモリアクセス制御装置 | |
| JPH02287661A (ja) | データアクセス方式 | |
| JPS63231669A (ja) | デ−タの伝送方式 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS62282345A (ja) | キヤツシユメモリ | |
| JPS6145344A (ja) | スワツピング制御方式 | |
| JPH03184176A (ja) | 論理シミュレーションシステム | |
| JPH0259836A (ja) | データ処理方式 |