JPS59195751A - 情報処理装置の診断方式 - Google Patents

情報処理装置の診断方式

Info

Publication number
JPS59195751A
JPS59195751A JP58069949A JP6994983A JPS59195751A JP S59195751 A JPS59195751 A JP S59195751A JP 58069949 A JP58069949 A JP 58069949A JP 6994983 A JP6994983 A JP 6994983A JP S59195751 A JPS59195751 A JP S59195751A
Authority
JP
Japan
Prior art keywords
program
executed
diagnosed
pseudo
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58069949A
Other languages
English (en)
Inventor
Nobuhiko Onizuka
鬼塚 宣彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58069949A priority Critical patent/JPS59195751A/ja
Publication of JPS59195751A publication Critical patent/JPS59195751A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、情報処理装置に係シ、特に、装置診断に好適
な診断方式に関する。
〔発明の背景〕
装置診断で使用する試験プログラムの例を第1図に示す
。試験プログラムは、一般に、複数個の試験グループよ
り構成されており、各試験グループは、各々、被試験命
令実行のためのデータの設定等の前準備を行うセットア
ツプ部、被試験命令を実行する被試験部、被試験命令実
行後の結果の確認を行う結果比較判定部とから構成され
ている。
従来技術による情報処理装置の診断方式を第2図に示す
。図中、1は被診断装置、2は診断用装置、3は記憶装
置、4は第1図で説明した試験プログラムを示す。
以下、第2図により、従来技術による情報処理装置の診
断方式を説明する。被診断装置1の診断に先立ち、予め
正常性が確認されている診断用装置2で試験プログラム
4を実行し、その結果のオペランド、CPU状態語(P
SW)、及び汎用レジスタ(GR,)等各種レジスタの
内容等(以下[オペランド、レジスタの内容」と略す)
を、診断用期待値データとしてマシンサイクルに対応し
て記憶装置3に格納しておく。その後、被診断装置1で
試験プログラム4を実行し、結果が正常でない場合に再
度実行し、その結果のオペランド、レジスタの内容を、
予め記憶装置3に格納しである診断用期待値データのオ
ペランド、レジスタの内容と、マシンサイクルに対応し
て比較し不一致箇所を指摘することによシ、装置診断を
行うものである。
この様に、従来の診断方式では、被診断装置1の他に、
試験プログラム4を実行して診断用期待値データを作成
するための診断用装置2、作成した膨大な量の期待値デ
ータを格納するための記憶装置3とを必要とする欠点が
あった。
また、診断用期待値データとして、診断用情報処理装置
内メモリ装置に書き込まれているオペランドデータ、各
種内部レジスタの値等をマシンサイクルに対応して抽出
したものを使用しているため、当該情報処理装置の改良
等によシ論理変更が行われた場合には、診断用期待値デ
ータも変化する欠点があった。さらに、被診断装置1が
初号機の場合は小規模な診断用期待値データを人手で作
成し、しかも、不充分な装置診断しか行えない欠点があ
った。
〔発明の目的〕
本発明の目的は、情報処理装置の診断に関し、効率的か
つ効果的かつ汎用的な診断方式を提供することにある。
〔発明の概要〕
本発明は、情報処理装置の装置診断に関し、診断用装置
、診断用期待値データを格納する記憶装置を接続しなく
とも、代りに、次に述べる擬似プロセジャを接続し、診
断用期待値データを作成し提供することにより、情報処
理装置の装置診断を効率的に行おうとする診断方式であ
る。
この擬似プロセジャは、診断用装置の機能動作を、装置
個々の論理方式には依存せずに、汎用的にプログラムで
記述し実行することにより、・ 3 ・ 尚該装置の機能動作をプログラム上で擬似的に実行可能
とさせるものである。
〔発明の実施例〕
以下、本発明による情報処理装置の診断方式を第3図3
に、実施例を第4図第5図に示す。
第3図中、1,4は第2図で述べた被診断装置。
試験プログラムであυ、5は擬似プロセジャを示す。こ
の擬似プロセジャ5は、被試験命令実行のために、第3
図に示す診断用装置2の機能動作を、装置個々の論理方
式には依存せずに、プログラム上で擬似的かつ汎用的に
実行するプログラム、及び、そのプログラムを実行する
ための情報処理装置よ多構成されている。一般に、被診
断装置1を試験する試験プログラムは、被診断装置1そ
れ自身で実行可能であシ、同様に考えると、擬似プロセ
ジャ用プログラムも被診断装置1上で実行可能である。
つまシ、前記擬似プロセジャ用プログラムは、プログラ
ム実行用の別の情報処理装置を用意しなくても、被診断
装置1そのもので実行可能である。このシス4 ・ テム構成に於いて、被診断装置1で試験プログラム4を
実行し、結果が正常でない場合、再度、同一試験プログ
ラム4を、今度は、被診断装置1と擬似プロセジャ5と
の両方で実行し、両者のオペランド、レジスタの内容を
、1命令実行する度に比較し、不一致個所を命令に対応
づけて指摘するものである。
次に、第4図、第5図によシ、本発明による情報処理装
置の診断方式の実施例を説明する。
第4図は、被診断装置1と擬似プロセジャ5に於ける試
験プログラム4の実行流れ図である。
被診断装置1で、第1図に示す試験プログラム4内先頭
の試験グループのセットアツプ部を実行して被試験命令
の実行に必要なデータのセットアツプを行い、セットア
ツプが済んだら診断モードか否かを調べ、最初は診断モ
ードではないので被試験部の被試験命令を全命令実行す
る。
その後、結果比較判定部を実行して試験の結果を確認し
、正常終了か異常終了かの判定を行う。
正常終了であれば、第1図に示す試験プログラム4内の
全ての試験グループが終了したかを調べ、終了していな
ければ、試験グループ番号を更新し、次の試験グループ
について、再度、セットアツプ部から実行する。終了し
ていれば試験を終る。途中、結果比較判定部での確認の
結果、正常終了でなければ、診断モードフラグをセット
し、試験グループ番号は更新せずに同じ試験グループに
ついて、再度、セットアツプ部から実行する。セットア
ツプが済んだら診断モードか否かを調べ、今度は診断モ
ードなので被試験命令を一命◆だけ実行する。被診断装
置1での実行終了後、擬似プロセジャ5を起動し、命令
実行の制御を擬似プロセジャ5へ移す。擬似プロセジャ
5は、再度、被診断装置で実行したのと同じ被試験命令
を実行し、実行終了後、命令実行の制御を試験プログラ
ム4へ戻す。試験プログラム4は、以前、被診断装置1
で実行した結果のオペランド、レジスタの内容と、今、
擬似プロセジャ5で実行した結果のオペランド。
レジスタの内容とを比較する。一致していれば被試験命
令の命令アドレスを更新し、前の被試験命令と同様に次
の被試験命令を、被診断装置1と擬似プロセジャ5との
両方で実行し、実行結果を比較する。一致していなけれ
ば、不一致となったオペランド、レジスタの内容を表示
し、試験を終る。
第5図は、被診断装置1と擬似プロセジャ5とで実行さ
れる被試験命命の実行動作図である。
試験プログラム4の実行のために、まず、実行する試験
プログラム4を■0装置6から被診断装装置1内メモリ
装置7のα番地から始まる領域ヘロードする。試験プロ
グラム4内各試験グループの被試験部については擬似プ
ロセジャ5上でも実行するが、擬似プロセジャ5が使用
するメモリ領域は被診断装置1を構成しているメモリ装
置7であることから、被診断装置1上のメモリ装置7の
β番地から始まる領域へ、各試験グループの被試験部を
コピーする。メモリ装置7の容量に余裕がある場合は、
試験プログラム4全体をメモリ装置7のβ番地から始ま
る領域へ・ 7 コピーしてもよい。コピーされた被試験部には、当然、
被試験命令、オペランド、 CPU状態語(PAW)。
及び、汎用レジスタ(GR)等各種レジスタの初期値が
含まれているが、コピーによって、それらのメモリ装置
7上のアドレスが変っている。そこで、擬似プロセジャ
5が上記情報をアクセスする場合には、被試験命令の命
令アドレス、又は、被試験命令で指定されるオペランド
アドレス等を、一定の手順で修飾変換し使用することが
必要となる。メモリ装置7上への試験プログラム4のロ
ード、コピーが終了したら、被診断装置1上で試験プロ
グラム4内各試験グループの実行を開始する。被診断装
置1は、各試験グループのセットアツプ部を実行し、メ
モリ装置7にロードされたCPU状態語(psw)、汎
用レジスタ(GfL)等各種レジスタの初期値を、メモ
リ装置7から読み出し、被診断装置1内所定の内部レジ
スタ8ヘセツトスる。内部レジスタ8へのセットが終る
と、次に1被試験部、結果比較判定部を、第4図に説明
した手順に従い実行する。
・ 8 ・ 判定の結果、正常終了で々い場合のみ、再度、同じ試験
グループを読み出し、セットアツプ部から実行する。セ
ットアツプ部の実行を終り被試験部の実行を開始した時
、今度は、被試験部◆を1命◆だけメモリ装置7よシ読
み出し実行する0被試験命令の実行に伴い、メモリ装置
7上の被診断装置1用オペランド、被診断装置1内各種
の内部レジスタ8の値を更新し、被試験命令の実行を終
る。被診断装置1での被試験命令の実行が終ると、試験
プログラム4は、擬似プロセジャ5での被試験命令実行
のため、擬似プロセジャ5を起動する。すなわち、それ
まで被診断装置1上で実行していた試験プログラム4の
代りに、擬似プロセジャ5用のプログラムを被診断装置
1上で実行する。擬似プロセジャ5は、メモリ装置7の
β番地から始まる擬似プロセジャ5用の領域から、被診
断装置1で実行したのと同じ被試験命令を1命令だけ読
み出し実行する。被試験命令の実行に伴い、メモリ装置
7上の擬似プロセジャ5用オペランド、各種レジスタの
値を更新し、被試験命令の実行を終る。擬似プロセジャ
5は、被試験命令の実行が終ると、被診断装置1と擬似
プロセジャ5各々の命令実行結果であるオペランド、各
種レジスタの内容を試験プログラム4に比較させるため
、擬似プロセジャ5用プログラムの実行を終え、試験プ
ログラム4へ復帰する。すなわち、それまで被診断装置
1上で実行していた擬似プロセジャ5用プログラムの代
夛に、再度、試験プログラム4を被診断装置1上で実行
する。以後、試験プログラム4は、第4図に説明した手
順に従い、結果比較判定部を実行する。
以上、説明1〜だ様に、診断用装置2の機能動作を装置
側々の論理方式には依存せずに、汎用的にプログラムで
記述し実行させることによ汎当該装置の機能動作をプロ
グラム上で擬似的に実行可能とさせる擬似プロセジャ5
を作成する。
これを被診断装置1に接続し、被診断装置1上で試験プ
ログラム4が正常に終了しなかった場合に、再度、試験
プログラム4を被診断装置1上で実行し、試験プログラ
ム4内被試験部の実行時のみ、被試験命◆を1命令ずつ
被診断装置1と擬似プロセジャ5との両方で実行し、そ
の都度、両方の命令実行結果を比較し、不一致箇所を指
摘するものである。
これにより、従来の様に、診断用期待値データを作成す
る診断用装置2及び、作成した診断用期待値データを格
納する記憶装置6を使用しなくとも、被診断装置1に擬
似プロセジャ5を接続、実際には、擬似プロセジャ5用
のプログラムを被診断装置1上で実行することによシ、
即時に、診断用期待値データを作成し、診断に提供して
、被診断装置1の装置診断を行うことが可能となる。
〔発明の効果〕
本発明によれば、情報処理装置の装置診断を行う場合、
従来の診断方式の様に、既に正常性が確認された診断用
装置で診断用期待値データを作成し、それを記憶装置に
格納して装置診断で使用することをしなくても、被診断
装置で実・ 11 ・ 行したのと同じ被試験命令を、直ちに擬似プロセジャで
実行し、診断用期待値データを作成して装置診断で使用
できるので、情報処理装置の製品品質の早期確立、検査
工数の削減、検査期間の短縮等の効果がある。
【図面の簡単な説明】
第1図は装置診断で使用する試験プログラムの表示図、
第2図は従来方式による情報処理装置の診断方式の説明
図、第3図は本発明による情報処理装置の診断方式の説
明図、第4図は本発明方式の装置診断に於ける試験プロ
グラムの実行流れ図、第5図は本発明方式の装置診断に
於ける被試験命令の実行動作図である。 1 被診断装置、    2・・・診断用装置、3・・
・記憶装置、     4・・・試験プログラム、5擬
似プロセジヤ、  6・・・工0装置、7・・メモリ装
置、    8・・・内部レジスタ。 代理人弁理士 高 橋 明 夫 2 羊 2 図 斗  3  団

Claims (1)

  1. 【特許請求の範囲】 1゜ 情報処理装置の機能動作をプログラムで記述し実
    行することにょシ、当該装置の機能動作をプログラム上
    で擬似的に実行可能にするプログラムと、そのプログラ
    ムを実行するための別の情報処理装置との両者から構成
    される擬似プロセジャを接続した被診断情報処理装置に
    於いて、試験プログラムを実行し、試験プログラムの結
    果が正常でない場合に1同一試験プログラムを被診断情
    報処理装置と擬似プロセジャとの両方で実行し、実行し
    た結果のメモリ上のオペランドデータと各種レジスタの
    内容を、命令対応に比較し、不一致箇所を指摘すること
    により。 命令対応の装置診断を行うことを特徴とする情報処理装
    置の診断方式。
JP58069949A 1983-04-22 1983-04-22 情報処理装置の診断方式 Pending JPS59195751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58069949A JPS59195751A (ja) 1983-04-22 1983-04-22 情報処理装置の診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58069949A JPS59195751A (ja) 1983-04-22 1983-04-22 情報処理装置の診断方式

Publications (1)

Publication Number Publication Date
JPS59195751A true JPS59195751A (ja) 1984-11-06

Family

ID=13417411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58069949A Pending JPS59195751A (ja) 1983-04-22 1983-04-22 情報処理装置の診断方式

Country Status (1)

Country Link
JP (1) JPS59195751A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209542A (ja) * 1988-02-17 1989-08-23 Hitachi Ltd 論理検証装置
US4918594A (en) * 1986-02-07 1990-04-17 Hitachi, Ltd. Method and system for logical simulation of information processing system including logic circuit model and logic function model

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918594A (en) * 1986-02-07 1990-04-17 Hitachi, Ltd. Method and system for logical simulation of information processing system including logic circuit model and logic function model
JPH01209542A (ja) * 1988-02-17 1989-08-23 Hitachi Ltd 論理検証装置

Similar Documents

Publication Publication Date Title
JPH0533423B2 (ja)
JPS59114649A (ja) 処理装置の検査方法
JPS59195751A (ja) 情報処理装置の診断方式
US4995037A (en) Adjustment method and apparatus of a computer
JP2812630B2 (ja) バッファ記憶装置のテスト方法およびテスト装置
US5504862A (en) Logic verification method
JP2022520914A (ja) メモリ組込み自己テストコントローラを用いる読み出し専用メモリのテスト
JP2944321B2 (ja) 論理評価システム
CN114741117A (zh) 一种跨平台的程序指令重排的验证方法
JPH096641A (ja) 情報処理装置
JPH03218539A (ja) 並列計算機システムにおけるデバッグ方法
JPS59177650A (ja) マイクロプログラムトレ−サ
JPS62192824A (ja) 処理装置アクセス方式
JPH0567164A (ja) 論理シミユレーシヨン方式
JPH09189744A (ja) Icテスタユニット診断方法
JP2570119B2 (ja) ソフトウェアシミュレータ
JPS62242246A (ja) 情報処理装置
JPS6225340A (ja) 検査装置
JPH04181321A (ja) マイクロプログラムロード方式
JPS6320635A (ja) 障害信号発生方式
JPH0361211B2 (ja)
JPS6020771B2 (ja) マイクロ診断方式
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPS59208657A (ja) 内部テスト機能を有するlsiマイクロプロセツサ
JPH0290243A (ja) マイクロプログラム論理検証方式