JPH0567164A - 論理シミユレーシヨン方式 - Google Patents
論理シミユレーシヨン方式Info
- Publication number
- JPH0567164A JPH0567164A JP3229040A JP22904091A JPH0567164A JP H0567164 A JPH0567164 A JP H0567164A JP 3229040 A JP3229040 A JP 3229040A JP 22904091 A JP22904091 A JP 22904091A JP H0567164 A JPH0567164 A JP H0567164A
- Authority
- JP
- Japan
- Prior art keywords
- file
- simulation
- logic
- test program
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 実際のハ−ドウェア用のテストプログラムの
みで論理シミュレ−ションを効率的に行うことができる
ようにする。 【構成】 現時点での仮想マシンのテストプログラムに
対するハ−ド制限条件を定義するファイルを作成し、こ
のファイルに定義されたハ−ド制限条件を参照しなが
ら、テストプログラムの命令をそのまま実行するか、あ
るいはスキップするか、または停止させるかを判断し、
その判断結果に基づいてシミュレ−ションの進行を制御
するようにした。
みで論理シミュレ−ションを効率的に行うことができる
ようにする。 【構成】 現時点での仮想マシンのテストプログラムに
対するハ−ド制限条件を定義するファイルを作成し、こ
のファイルに定義されたハ−ド制限条件を参照しなが
ら、テストプログラムの命令をそのまま実行するか、あ
るいはスキップするか、または停止させるかを判断し、
その判断結果に基づいてシミュレ−ションの進行を制御
するようにした。
Description
【0001】
【産業上の利用分野】本発明は、コンピュ−タシステム
のハ−ドウェア開発のために行われる論理シミュレ−シ
ョン方式に関する。
のハ−ドウェア開発のために行われる論理シミュレ−シ
ョン方式に関する。
【0002】
【従来の技術】コンピュ−タシステムのハ−ドウェアの
開発では、既に存在する別のコンピュ−タシステム上に
開発したいコンピュ−タハ−ドウェアの論理情報を集積
した仮想的なマシンを構築し、この仮想マシンにおいて
テストプログラムによる論理シミュレ−ションを行い、
試作機作成前に、設計した論理が正しいことを検証する
ことが従来から一般的に行われている。
開発では、既に存在する別のコンピュ−タシステム上に
開発したいコンピュ−タハ−ドウェアの論理情報を集積
した仮想的なマシンを構築し、この仮想マシンにおいて
テストプログラムによる論理シミュレ−ションを行い、
試作機作成前に、設計した論理が正しいことを検証する
ことが従来から一般的に行われている。
【0003】この仮想マシンは、新規に開発したい機能
を記述した論理ファイルと、その周辺機能を記述した擬
似プロシジャファイルをリンクすることによって仮想マ
シンファイルとして構築される。
を記述した論理ファイルと、その周辺機能を記述した擬
似プロシジャファイルをリンクすることによって仮想マ
シンファイルとして構築される。
【0004】このように構築された仮想マシンが設計通
りに動作するかどうかを検証するための論理シミュレ−
ションを行うに当たっては、この仮想マシンを実際のハ
−ドウェアに見立てたテストプログラムを作成しなけれ
ばならない。このテストプログラムは、シミュレ−ショ
ンシステムで実行される。すなわち、シミュレ−ション
システムはこのテストプログラムの各命令を順次実行
し、そのときのハ−ドウェアの動作状況を監視、収集し
ながらテストプログラムで記述された論理シミュレ−シ
ョンを行う。
りに動作するかどうかを検証するための論理シミュレ−
ションを行うに当たっては、この仮想マシンを実際のハ
−ドウェアに見立てたテストプログラムを作成しなけれ
ばならない。このテストプログラムは、シミュレ−ショ
ンシステムで実行される。すなわち、シミュレ−ション
システムはこのテストプログラムの各命令を順次実行
し、そのときのハ−ドウェアの動作状況を監視、収集し
ながらテストプログラムで記述された論理シミュレ−シ
ョンを行う。
【0005】
【発明が解決しようとする課題】しかしながら、テスト
対象である仮想マシンは、 (1) ハ−ド開発の進捗状況 (2) シミュレ−ションが困難なハ−ド部分は抽象化
しているので、実際と異ならざるを得ないといった論理
シミュレ−ション固有の事情の2つの条件から必ずしも
実際のハ−ドウェアの持つ全機能をサポ−トしているわ
けではない。したがって、テストプログラムの開発担当
者は、常時、仮想マシンファイルの更新状況を把握し、
未完成またはシミュレ−ションシステム固有の制約から
最終的にもサポ−トされない機能部位へのアクセスを行
わないよう、細心の注意を論理シミュレ−ション終了ま
で払いつづける必要があった。
対象である仮想マシンは、 (1) ハ−ド開発の進捗状況 (2) シミュレ−ションが困難なハ−ド部分は抽象化
しているので、実際と異ならざるを得ないといった論理
シミュレ−ション固有の事情の2つの条件から必ずしも
実際のハ−ドウェアの持つ全機能をサポ−トしているわ
けではない。したがって、テストプログラムの開発担当
者は、常時、仮想マシンファイルの更新状況を把握し、
未完成またはシミュレ−ションシステム固有の制約から
最終的にもサポ−トされない機能部位へのアクセスを行
わないよう、細心の注意を論理シミュレ−ション終了ま
で払いつづける必要があった。
【0006】もし、この注意を怠るか、ハ−ドの進捗状
況が迅速にテストプログラム開発者に伝達されなかった
という事情により、これらの機能部位(未完成またはシ
ミュレ−ションシステム固有の制約から最終的にもサポ
−トされない機能部位)へのアクセスが行われると、不
当アクセスとして処理され、シミュレ−ションが失敗す
る。仮想マシンを対象とする論理シミュレ−ション失敗
の大半は、このような不当アクセスが原因である。
況が迅速にテストプログラム開発者に伝達されなかった
という事情により、これらの機能部位(未完成またはシ
ミュレ−ションシステム固有の制約から最終的にもサポ
−トされない機能部位)へのアクセスが行われると、不
当アクセスとして処理され、シミュレ−ションが失敗す
る。仮想マシンを対象とする論理シミュレ−ション失敗
の大半は、このような不当アクセスが原因である。
【0007】シミュレ−ションが失敗すると、テストプ
ログラム中にハ−ドの進捗状況を正確に反映させた後、
再度、シミュレ−ションを実行することが必要になる。
しかし、テストプログラムは数百万ステップにも及ぶも
のであるので、シミュレ−ションが終了するまでに相当
の時間が費やされ、極めて不経済な作業の繰返しとな
る。
ログラム中にハ−ドの進捗状況を正確に反映させた後、
再度、シミュレ−ションを実行することが必要になる。
しかし、テストプログラムは数百万ステップにも及ぶも
のであるので、シミュレ−ションが終了するまでに相当
の時間が費やされ、極めて不経済な作業の繰返しとな
る。
【0008】このような仮想マシンを対象とする論理シ
ミュレ−ションについては、公知例として特開昭63−
65540のように予め予想される設計ミスを論理シミ
ュレ−ションシステム上に登録しておき、設計ミスによ
るシミュレ−ション失敗を回避する方法がある。ただ
し、この公知例にあっては、設計ミスがあることを知ら
せるだけで、シミュレ−ションが失敗した場合には、再
度のシミュレ−ションが必要になるのは同じである。
ミュレ−ションについては、公知例として特開昭63−
65540のように予め予想される設計ミスを論理シミ
ュレ−ションシステム上に登録しておき、設計ミスによ
るシミュレ−ション失敗を回避する方法がある。ただ
し、この公知例にあっては、設計ミスがあることを知ら
せるだけで、シミュレ−ションが失敗した場合には、再
度のシミュレ−ションが必要になるのは同じである。
【0009】一方、従来の論理シミュレ−ション方法で
は、シミュレ−ション失敗が起こらないように、常時仮
想マシンの更新状況を把握し、未完成またはシミュレ−
ションシステム固有の制約から最終的にもサポ−トされ
ない機能部位へのアクセスを行わないよう、細心の注意
を論理シミュレ−ション終了まで払いつづける必要があ
るが、細心の注意を論理シミュレ−ション終了まで払い
つづけたとしても、シミュレ−ションシステム固有の制
約から最終的にもサポ−トされない機能部位が存在する
ため、論理シミュレ−ションを実行するため開発したテ
ストプログラムは、実際のハ−ドウェアのテストを実施
するにテストプログラムと比べるとテスト機能が不足
し、両者は同一のものにすることができない。このた
め、実際には、論理シミュレ−ション用のテストプログ
ラムと実際のハ−ドウェアのテストプログラムの両方を
開発しなければならず、その開発費用が莫大なものにな
ってしまうという、極めて不経済な問題があった。
は、シミュレ−ション失敗が起こらないように、常時仮
想マシンの更新状況を把握し、未完成またはシミュレ−
ションシステム固有の制約から最終的にもサポ−トされ
ない機能部位へのアクセスを行わないよう、細心の注意
を論理シミュレ−ション終了まで払いつづける必要があ
るが、細心の注意を論理シミュレ−ション終了まで払い
つづけたとしても、シミュレ−ションシステム固有の制
約から最終的にもサポ−トされない機能部位が存在する
ため、論理シミュレ−ションを実行するため開発したテ
ストプログラムは、実際のハ−ドウェアのテストを実施
するにテストプログラムと比べるとテスト機能が不足
し、両者は同一のものにすることができない。このた
め、実際には、論理シミュレ−ション用のテストプログ
ラムと実際のハ−ドウェアのテストプログラムの両方を
開発しなければならず、その開発費用が莫大なものにな
ってしまうという、極めて不経済な問題があった。
【0010】本発明の目的は、論理シミュレ−ション用
のテストプログラムと実際のハ−ドウェア用のテストプ
ログラムの両方を開発することなく、実際のハ−ドウェ
ア用のテストプログラムのみで論理シミュレ−ションを
効率的に行うことができる論理シミュレ−ション方式を
提供することである。
のテストプログラムと実際のハ−ドウェア用のテストプ
ログラムの両方を開発することなく、実際のハ−ドウェ
ア用のテストプログラムのみで論理シミュレ−ションを
効率的に行うことができる論理シミュレ−ション方式を
提供することである。
【0011】
【課題を解決するための手段】本発明は上記目的を達成
するために、基本的には、コンピュ−タのハ−ドウェア
を構成する各論理回路の完成品が具備する全てのソフト
ウェアインタフェ−ス機能を定義した製品仕様ファイル
と、各論理回路の完成度に応じて、その入出力論理と、
そこに使用される論理信号の挙動が定義される論理ファ
イルと、各論理回路の周辺機能を定義した擬似プロシジ
ャファイルと、この擬似プロシジャファイルと前記論理
ファイルとを結合したリンク結果ファイルと、このリン
ク結果ファイルと前記製品仕様ファイルとを比較し、前
記論理ファイルおよび擬似プロシジャファイルをリンク
した仮想マシンの完成度を把握し、未完成の論理回路に
テストプログラムがアクセスした場合に予想される障害
レベルをハ−ド制限登録ファイルとして集積するハ−ド
制限条件把握手段とを設け、シミュレ−ション実行時、
テストプログラムがアクセスしようとする論理回路をテ
ストプログラムの命令単位に解析し、さらに当該アクセ
スが未完成の論理回路へのアクセスであるか否かを前記
ハ−ド制限登録ファイル内容により判断し、未完成の論
理回路へのアクセスである場合は、その事実をシミュレ
−ション結果ファイルに反映し、さらに上記アクセスが
そのまま実行された場合に予想される障害レベルを前記
ハ−ド制限登録ファイルより読み出し、その障害レベル
に応じてアクセスをスキップ、またはシミュレ−ション
を停止させるようにしたものである。
するために、基本的には、コンピュ−タのハ−ドウェア
を構成する各論理回路の完成品が具備する全てのソフト
ウェアインタフェ−ス機能を定義した製品仕様ファイル
と、各論理回路の完成度に応じて、その入出力論理と、
そこに使用される論理信号の挙動が定義される論理ファ
イルと、各論理回路の周辺機能を定義した擬似プロシジ
ャファイルと、この擬似プロシジャファイルと前記論理
ファイルとを結合したリンク結果ファイルと、このリン
ク結果ファイルと前記製品仕様ファイルとを比較し、前
記論理ファイルおよび擬似プロシジャファイルをリンク
した仮想マシンの完成度を把握し、未完成の論理回路に
テストプログラムがアクセスした場合に予想される障害
レベルをハ−ド制限登録ファイルとして集積するハ−ド
制限条件把握手段とを設け、シミュレ−ション実行時、
テストプログラムがアクセスしようとする論理回路をテ
ストプログラムの命令単位に解析し、さらに当該アクセ
スが未完成の論理回路へのアクセスであるか否かを前記
ハ−ド制限登録ファイル内容により判断し、未完成の論
理回路へのアクセスである場合は、その事実をシミュレ
−ション結果ファイルに反映し、さらに上記アクセスが
そのまま実行された場合に予想される障害レベルを前記
ハ−ド制限登録ファイルより読み出し、その障害レベル
に応じてアクセスをスキップ、またはシミュレ−ション
を停止させるようにしたものである。
【0012】
【作用】上記手段によれば、ハ−ド制限条件把握手段に
より、リンク結果ファイルと製品仕様ファイルとを比較
し、論理ファイルおよび擬似プロシジャファイルをリン
クした仮想マシンの完成度を把握し、未完成の論理回路
にテストプログラムがアクセスした場合に予想される障
害レベルをハ−ド制限登録ファイルとして集積する。そ
して、このハ−ド制限登録ファイルの内容により、テス
トプログラムによるアクセスが未完成の論理回路へのア
クセスであるか否かを判断し、未完成の論理回路へのア
クセスである場合は、その事実をシミュレ−ション結果
ファイルに反映し、さらに上記アクセスがそのまま実行
された場合に予想される障害レベルをハ−ド制限登録フ
ァイルより読み出し、その障害レベルに応じてアクセス
をスキップ、またはシミュレ−ションを停止させる。
より、リンク結果ファイルと製品仕様ファイルとを比較
し、論理ファイルおよび擬似プロシジャファイルをリン
クした仮想マシンの完成度を把握し、未完成の論理回路
にテストプログラムがアクセスした場合に予想される障
害レベルをハ−ド制限登録ファイルとして集積する。そ
して、このハ−ド制限登録ファイルの内容により、テス
トプログラムによるアクセスが未完成の論理回路へのア
クセスであるか否かを判断し、未完成の論理回路へのア
クセスである場合は、その事実をシミュレ−ション結果
ファイルに反映し、さらに上記アクセスがそのまま実行
された場合に予想される障害レベルをハ−ド制限登録フ
ァイルより読み出し、その障害レベルに応じてアクセス
をスキップ、またはシミュレ−ションを停止させる。
【0013】従って、現在の仮想マシンの完成度上アク
セスが禁止されてはいるが、テスト項目の消化上シミュ
レ−ションを続行したいようなケ−スに対応でき、シミ
ュレ−ション効率の向上と、実際の完成したハ−ドウェ
ア用のプログラムをそのままシミュレ−ション用テスト
プログラムとして使用することができる。
セスが禁止されてはいるが、テスト項目の消化上シミュ
レ−ションを続行したいようなケ−スに対応でき、シミ
ュレ−ション効率の向上と、実際の完成したハ−ドウェ
ア用のプログラムをそのままシミュレ−ション用テスト
プログラムとして使用することができる。
【0014】
【実施例】次に、本発明の実施例を図面を参照しながら
説明する。
説明する。
【0015】図1は本発明を適用したシミュレ−ション
システムの一実施例の構成を示すブロック図、図2は図
1中のハ−ド制限登録ファイルを作成する過程を説明す
るブロック図、図3は図1中のハ−ド制限登録ファイル
を参照しながら、ハ−ド制限条件に抵触しても論理シミ
ュレ−ションを続行する手段についての説明図、図4
は、図3中のシミュレ−ション制御部、アドレス/デ−
タ解析部およびシミュレ−ション実行部の動作の概要を
示すフロ−チャ−トである。
システムの一実施例の構成を示すブロック図、図2は図
1中のハ−ド制限登録ファイルを作成する過程を説明す
るブロック図、図3は図1中のハ−ド制限登録ファイル
を参照しながら、ハ−ド制限条件に抵触しても論理シミ
ュレ−ションを続行する手段についての説明図、図4
は、図3中のシミュレ−ション制御部、アドレス/デ−
タ解析部およびシミュレ−ション実行部の動作の概要を
示すフロ−チャ−トである。
【0016】図1において、10は設計ファイルであ
り、図2に示すように、製品仕様ファイル100、論理
ファイル101、擬似プロシジャファイル102によっ
て構成されている。
り、図2に示すように、製品仕様ファイル100、論理
ファイル101、擬似プロシジャファイル102によっ
て構成されている。
【0017】製品仕様ファイル101は、コンピュ−タ
のハ−ドウェアを構成する各論理回路の完成品が具備す
る全てのソフトウェアインタフェ−ス機能を定義したも
のである。また、論理ファイル101は、各論理回路の
完成度に応じて、その入出力論理と、そこに使用される
論理信号の挙動が定義されているファイルである。さら
に擬似プロシジャファイル102は、各論理回路の周辺
機能を定義したファイルである。
のハ−ドウェアを構成する各論理回路の完成品が具備す
る全てのソフトウェアインタフェ−ス機能を定義したも
のである。また、論理ファイル101は、各論理回路の
完成度に応じて、その入出力論理と、そこに使用される
論理信号の挙動が定義されているファイルである。さら
に擬似プロシジャファイル102は、各論理回路の周辺
機能を定義したファイルである。
【0018】11は仮想マシンを定義した仮想マシンフ
ァイルであり、この仮想マシンファイル11は、擬似プ
ロシジャファイル102と論理ファイル101とを論理
コンパイラ/リンカ12で結合することによって作成さ
れる。
ァイルであり、この仮想マシンファイル11は、擬似プ
ロシジャファイル102と論理ファイル101とを論理
コンパイラ/リンカ12で結合することによって作成さ
れる。
【0019】13はハ−ド制限条件把握処理であり、擬
似プロシジャファイル102と論理ファイル101とを
論理コンパイラ/リンカ12でリンクしたリンク結果フ
ァイル14と製品仕様ファイル100とを比較すること
によって仮想マシンの完成度を把握し、未完成の論理回
路にテストプログラムがアクセスした場合に予想される
障害レベルをハ−ド制限登録ファイル15として集積す
るものである。
似プロシジャファイル102と論理ファイル101とを
論理コンパイラ/リンカ12でリンクしたリンク結果フ
ァイル14と製品仕様ファイル100とを比較すること
によって仮想マシンの完成度を把握し、未完成の論理回
路にテストプログラムがアクセスした場合に予想される
障害レベルをハ−ド制限登録ファイル15として集積す
るものである。
【0020】16はテストプログラムファイル17に格
納されたテストプログラムに従って仮想マシンファイル
11で定義された仮想マシンをアクセスし、論理シミュ
レ−ションを実行するシミュレ−ションエンジン、18
はこのシミュレ−ションエンジン16によるアクセスが
ハ−ド制限登録ファイル15に定義されたハ−ド制限条
件に抵触しているかどうかを検出するハ−ド制限条件抵
触検出処理、19ハ−ド制限条件に抵触したアクセスを
抽出し、シミュレ−ション結果ファイル20に登録する
ハ−ド制限条件抵触ログ処理、21はシミュレ−ション
結果ファイル20の内容によって未完成機能へのアクセ
ス事実だけを抽出し、シミュレ−ションの進捗状況とし
て端末装置22に表示させるテスト進捗状況把握処理で
ある。
納されたテストプログラムに従って仮想マシンファイル
11で定義された仮想マシンをアクセスし、論理シミュ
レ−ションを実行するシミュレ−ションエンジン、18
はこのシミュレ−ションエンジン16によるアクセスが
ハ−ド制限登録ファイル15に定義されたハ−ド制限条
件に抵触しているかどうかを検出するハ−ド制限条件抵
触検出処理、19ハ−ド制限条件に抵触したアクセスを
抽出し、シミュレ−ション結果ファイル20に登録する
ハ−ド制限条件抵触ログ処理、21はシミュレ−ション
結果ファイル20の内容によって未完成機能へのアクセ
ス事実だけを抽出し、シミュレ−ションの進捗状況とし
て端末装置22に表示させるテスト進捗状況把握処理で
ある。
【0021】テストプログラムによって仮想マシンの論
理シミュレ−ションを実施するシミュレ−ションエンジ
ン16は、図3に示すようにアドレス/デ−タ解析部1
60、シミュレ−ション実行部161、シミュレ−ショ
ン制御部162とから構成されている。
理シミュレ−ションを実施するシミュレ−ションエンジ
ン16は、図3に示すようにアドレス/デ−タ解析部1
60、シミュレ−ション実行部161、シミュレ−ショ
ン制御部162とから構成されている。
【0022】以下、仮想マシンとしてワ−クステ−ショ
ンを想定し、このワ−クステ−ションの論理シミュレ−
ションを、実際のハ−ドウェア用のテストプログラムを
論理シミュレ−ション用テストプログラムとして実行す
る場合を例に挙げて説明する。
ンを想定し、このワ−クステ−ションの論理シミュレ−
ションを、実際のハ−ドウェア用のテストプログラムを
論理シミュレ−ション用テストプログラムとして実行す
る場合を例に挙げて説明する。
【0023】まず、仮想マシンとしてワ−クステ−ショ
ンは、ハ−ドウェアが最終的に完成した場合、図6に示
すような構成に構築されるものとし、現時点では図5に
示すようにI/O制御部まで完成しているものとする。
しかし、製品仕様ファイル100には、表示制御部まで
のすべての機能が予め定義、入力されているものとす
る。
ンは、ハ−ドウェアが最終的に完成した場合、図6に示
すような構成に構築されるものとし、現時点では図5に
示すようにI/O制御部まで完成しているものとする。
しかし、製品仕様ファイル100には、表示制御部まで
のすべての機能が予め定義、入力されているものとす
る。
【0024】なお、図5、図6において、501はマイ
クロプロセッサの機能を定義したMPUプロシジャ、5
02は主記憶装置の機能を定義した主記憶プロシジャ、
503はI/O制御部の機能を定義したI/O制御部論
理ファイル、504はハ−ドディスクの機能を定義した
I/O擬似プロシジャ、601は表示制御部の機能を定
義した表示制御部論理ファイル、602はディスプレイ
部の機能を定義したディスプレイ擬似プロシジャであ
り、各プロシジャは擬似プロシジャファイル02に、ま
た各論理ファイルは論理ファイル101格納されてい
る。
クロプロセッサの機能を定義したMPUプロシジャ、5
02は主記憶装置の機能を定義した主記憶プロシジャ、
503はI/O制御部の機能を定義したI/O制御部論
理ファイル、504はハ−ドディスクの機能を定義した
I/O擬似プロシジャ、601は表示制御部の機能を定
義した表示制御部論理ファイル、602はディスプレイ
部の機能を定義したディスプレイ擬似プロシジャであ
り、各プロシジャは擬似プロシジャファイル02に、ま
た各論理ファイルは論理ファイル101格納されてい
る。
【0025】まず、論理ファイル101と擬似プロファ
イル102をリンクして仮想マシンファイル11を作成
する。すると、論理コンパイラ/リンカ12が出力する
リンク結果ファイル14には、表示制御部およびハ−ド
ディスクを除くその他のI/Oに関わる信号情報が未定
義であると出力される。
イル102をリンクして仮想マシンファイル11を作成
する。すると、論理コンパイラ/リンカ12が出力する
リンク結果ファイル14には、表示制御部およびハ−ド
ディスクを除くその他のI/Oに関わる信号情報が未定
義であると出力される。
【0026】ハ−ド制限条件把握処理13は、このリン
ク結果ファイル14と製品仕様ファイル100の内容を
照合し、表示制御部およびハ−ドディスクを除くその他
のI/Oに関わるソフトインタフェ−スは、現時点にお
いてはアクセスできない、すなわちテストプログラムに
対するハ−ド制限条件であることをハ−ド制限登録ファ
イル15に登録する。さらに、表示制御部に関わるソフ
トインタフェ−スは、現在未完成であり、アクセスが行
われてもスル−してシミュレ−ションを続行しても良い
という情報を付加して登録する。
ク結果ファイル14と製品仕様ファイル100の内容を
照合し、表示制御部およびハ−ドディスクを除くその他
のI/Oに関わるソフトインタフェ−スは、現時点にお
いてはアクセスできない、すなわちテストプログラムに
対するハ−ド制限条件であることをハ−ド制限登録ファ
イル15に登録する。さらに、表示制御部に関わるソフ
トインタフェ−スは、現在未完成であり、アクセスが行
われてもスル−してシミュレ−ションを続行しても良い
という情報を付加して登録する。
【0027】この論理シミュレ−ション環境において、
図7に示すテストプログラムを実行すると、まず、ステ
ップ701においてIPL(イニシャルプログラムロ−
ダ)によるハ−ドウェアの初期設定が行われる。次のス
テップ702において、IPL動作中であることを示す
メッセ−ジをディスプレイに表示させる処理が行われ
る。すなわち、現在は完成していない表示制御部へアク
セスが行われる。この時シミュレ−ション制御部162
は、アドレス/デ−タ解析部1601を介してハ−ド制
限抵触検出処理18を起動する。これに先立ち、シミュ
レ−ション制御部162は図4のステップ401に示す
ように、テストプログラムの表示制御部へえのアクセス
命令をドコ−ドした後、アクセスするアドレスとデ−タ
をアドレス/デ−タ解析部160に解析させる(ステッ
プ402)。
図7に示すテストプログラムを実行すると、まず、ステ
ップ701においてIPL(イニシャルプログラムロ−
ダ)によるハ−ドウェアの初期設定が行われる。次のス
テップ702において、IPL動作中であることを示す
メッセ−ジをディスプレイに表示させる処理が行われ
る。すなわち、現在は完成していない表示制御部へアク
セスが行われる。この時シミュレ−ション制御部162
は、アドレス/デ−タ解析部1601を介してハ−ド制
限抵触検出処理18を起動する。これに先立ち、シミュ
レ−ション制御部162は図4のステップ401に示す
ように、テストプログラムの表示制御部へえのアクセス
命令をドコ−ドした後、アクセスするアドレスとデ−タ
をアドレス/デ−タ解析部160に解析させる(ステッ
プ402)。
【0028】すると、ハ−ド制限抵触検出処理18では
シミュレ−ション制御部162、アドレス/デ−タ解析
部160が実行したステップ401、402の処理結果
を受け、ハ−ド制限登録ファイル15を参照し、ステッ
プ403にてハ−ド制限条件に抵触すると判定する。
シミュレ−ション制御部162、アドレス/デ−タ解析
部160が実行したステップ401、402の処理結果
を受け、ハ−ド制限登録ファイル15を参照し、ステッ
プ403にてハ−ド制限条件に抵触すると判定する。
【0029】ここに、ハ−ド制限条件抵触ログ処理19
はステップ404において未完成機能である表示制御部
にテストプログラムがアクセスしたことをシミュレ−シ
ョン結果ファイル20に登録する。さらに、ハ−ド制限
条件抵触検出処理18は、当該アクセスがそのまま実行
された場合の障害レベルが重大であるかどうかを判定す
る(ステップ405)。本例の場合、上記のようにスル
−が許可されているので、ステップ401でデコ−ドし
たテストプログラムの命令をNOP命令に置換し(ステ
ップ407)、論理シミュレ−ションを続行する。
はステップ404において未完成機能である表示制御部
にテストプログラムがアクセスしたことをシミュレ−シ
ョン結果ファイル20に登録する。さらに、ハ−ド制限
条件抵触検出処理18は、当該アクセスがそのまま実行
された場合の障害レベルが重大であるかどうかを判定す
る(ステップ405)。本例の場合、上記のようにスル
−が許可されているので、ステップ401でデコ−ドし
たテストプログラムの命令をNOP命令に置換し(ステ
ップ407)、論理シミュレ−ションを続行する。
【0030】次いで、テストプログラムはステップ70
3においてハ−ドディスクのI/O擬似プロシジャ50
4からオペレ−ティングシステムを主記憶擬似プロシジ
ャ502にロ−ディングする。そして、オペレ−ティン
グシステムに処理を移行させ、初期設定処理を実行させ
る(ステップ704,705)。この初期設定処理が終
わると、システム立上りを示すメッセ−ジをディスプレ
イに表示する処理がステップ706において行われる
が、この処理においては前記ステップ702の場合と同
様の制御が行われ、現時点での仮想マシンが持つハ−ド
制限条件を回避することができる。この場合、ステップ
703では擬似プロシジャ504が仮想マシン上に存在
するため、ハ−ド制限条件に抵触せず、図4のステップ
408の経路でそのままシミュレ−トされる。
3においてハ−ドディスクのI/O擬似プロシジャ50
4からオペレ−ティングシステムを主記憶擬似プロシジ
ャ502にロ−ディングする。そして、オペレ−ティン
グシステムに処理を移行させ、初期設定処理を実行させ
る(ステップ704,705)。この初期設定処理が終
わると、システム立上りを示すメッセ−ジをディスプレ
イに表示する処理がステップ706において行われる
が、この処理においては前記ステップ702の場合と同
様の制御が行われ、現時点での仮想マシンが持つハ−ド
制限条件を回避することができる。この場合、ステップ
703では擬似プロシジャ504が仮想マシン上に存在
するため、ハ−ド制限条件に抵触せず、図4のステップ
408の経路でそのままシミュレ−トされる。
【0031】次にハ−ドウェアの設計が進み、図6に示
すように表示制御部論理ファイル601とディスプレイ
擬似プロシジャ602が設計ファイル10に定義される
と、ハ−ド制限条件把握処理13は再びリンク結果ファ
イル14と製品仕様ファイル100の内容を照合し、ハ
−ド制限登録ファイル15を更新する。この段階では、
ハ−ドディスクを除くその他のI/Oに関わるソフトイ
ンタフェ−スは現時点においてはアクセスできないとい
う情報のみが記録される。このため、再び同じテストプ
ログラムを論理シミュレ−ションに適用した場合、前回
ハ−ド制限条件に抵触したステップ702および706
は、図4のステップ403によって実行を許可され、ス
テップ401でデコ−ドした命令がそのままシミュレ−
トされる。
すように表示制御部論理ファイル601とディスプレイ
擬似プロシジャ602が設計ファイル10に定義される
と、ハ−ド制限条件把握処理13は再びリンク結果ファ
イル14と製品仕様ファイル100の内容を照合し、ハ
−ド制限登録ファイル15を更新する。この段階では、
ハ−ドディスクを除くその他のI/Oに関わるソフトイ
ンタフェ−スは現時点においてはアクセスできないとい
う情報のみが記録される。このため、再び同じテストプ
ログラムを論理シミュレ−ションに適用した場合、前回
ハ−ド制限条件に抵触したステップ702および706
は、図4のステップ403によって実行を許可され、ス
テップ401でデコ−ドした命令がそのままシミュレ−
トされる。
【0032】なお、図4のステップ405において予想
される障害が重大である場合は、シミュレ−ションが停
止される。
される障害が重大である場合は、シミュレ−ションが停
止される。
【0033】また、シミュレ−ションを終了した段階で
テスト進捗状況把握処理21を起動すると、未完成の機
能であった表示制御部へのアクセスが行われたことがデ
ィスプレイ22に表示される。
テスト進捗状況把握処理21を起動すると、未完成の機
能であった表示制御部へのアクセスが行われたことがデ
ィスプレイ22に表示される。
【0034】ところで、上記実施例において、ハ−ド制
限登録ファイル15は、ハ−ド制限条件把握処理13
と、ハ−ド制限条件抵触検出処理18に処理結果をもと
に作成したが、これらの処理に代えて、図1に破線で示
すようにハ−ド制限登録ファイル21の内容を現在のハ
−ドウェアの開発度合いに応じて入力し、また更新する
入力手段30を設ければ、製品仕様ファイル211を削
除し、シミュレ−ションシステムのメモリ容量を大幅に
削減し、経済的なシミュレ−ションシステムを構築する
ことができる。
限登録ファイル15は、ハ−ド制限条件把握処理13
と、ハ−ド制限条件抵触検出処理18に処理結果をもと
に作成したが、これらの処理に代えて、図1に破線で示
すようにハ−ド制限登録ファイル21の内容を現在のハ
−ドウェアの開発度合いに応じて入力し、また更新する
入力手段30を設ければ、製品仕様ファイル211を削
除し、シミュレ−ションシステムのメモリ容量を大幅に
削減し、経済的なシミュレ−ションシステムを構築する
ことができる。
【0035】
【発明の効果】以上説明したように、本発明において
は、現時点での仮想マシンのテストプログラムに対する
ハ−ド制限条件を定義するファイルを作成し、このファ
イルに定義されたハ−ド制限条件を参照しながら、テス
トプログラムの命令をそのまま実行するか、あるいはス
キップするか、または停止させるかを判断し、その判断
結果に基づいてシミュレ−ションの進行を制御するよう
にしたため、実際のハ−ドウェア用のテストプログラム
をそのまま論理シミュレ−ション用テストプログラムと
して使用できる。これによってテストプログラム作成の
労力を大幅に軽減し、かつシミュレ−ションを効率的、
経済的に行うことができる。
は、現時点での仮想マシンのテストプログラムに対する
ハ−ド制限条件を定義するファイルを作成し、このファ
イルに定義されたハ−ド制限条件を参照しながら、テス
トプログラムの命令をそのまま実行するか、あるいはス
キップするか、または停止させるかを判断し、その判断
結果に基づいてシミュレ−ションの進行を制御するよう
にしたため、実際のハ−ドウェア用のテストプログラム
をそのまま論理シミュレ−ション用テストプログラムと
して使用できる。これによってテストプログラム作成の
労力を大幅に軽減し、かつシミュレ−ションを効率的、
経済的に行うことができる。
【0036】また、プログラム開発者は、現時点での仮
想マシンの更新状況、すなわち論理設計の進捗度によっ
て刻々と変化するテストプログラムに対するハ−ド制限
条件を意識する必要が無くなるので、プログラム開発を
効率良く進めることができる。
想マシンの更新状況、すなわち論理設計の進捗度によっ
て刻々と変化するテストプログラムに対するハ−ド制限
条件を意識する必要が無くなるので、プログラム開発を
効率良く進めることができる。
【0037】さらに、ハ−ド制限条件となる機能部位へ
のアクセス事実を抽出してディスプレイ等に表示して出
力するようにした構成では、論理シミュレ−ションの消
化状況を自動的に把握し、テストプログラムの開発に役
立てることだできる。
のアクセス事実を抽出してディスプレイ等に表示して出
力するようにした構成では、論理シミュレ−ションの消
化状況を自動的に把握し、テストプログラムの開発に役
立てることだできる。
【図1】 本発明を適用したシミュレ−ションシステム
の一実施例を示すブロック構成図である。
の一実施例を示すブロック構成図である。
【図2】 ハ−ド制限条件登録ファイルを作成する過程
を説明するブロック図である。
を説明するブロック図である。
【図3】 ハ−ド制限条件に抵触した場合にシミュレ−
ション続行を図る手段について示したブロック図であ
る。
ション続行を図る手段について示したブロック図であ
る。
【図4】 シミュレ−ションの制御手順を示すフロ−チ
ャ−トである。
ャ−トである。
【図5】 論理シミュレ−ション対象となるワ−クステ
−ションの未完成状態のハ−ドブロック図である。
−ションの未完成状態のハ−ドブロック図である。
【図6】 論理シミュレ−ション対象となるワ−クステ
−ションの完成状態のハ−ドブロック図である。
−ションの完成状態のハ−ドブロック図である。
【図7】 論理シミュレ−ションに使用するテストプロ
グラムのフロ−チャ−トである。
グラムのフロ−チャ−トである。
10…設計ファイル、11…仮想マシンファイル、13
…ハ−ド制限条件把握処理、14…リンク結果ファイ
ル、15…ハ−ド制限登録ファイル、17…テストプロ
グラム、18…ハ−ド制限条件抵触検出処理、19…ハ
−ド制限条件抵触ログ処理、20…シミュレ−ション結
果ファイル、21…テスト進捗状況把握処理、22…デ
ィスプレイ、30…入力手段、100…製品仕様ファイ
ル、101…論理ファイル、102…擬似プロシジャフ
ァイル、160…アドレス/デ−タ解析部。
…ハ−ド制限条件把握処理、14…リンク結果ファイ
ル、15…ハ−ド制限登録ファイル、17…テストプロ
グラム、18…ハ−ド制限条件抵触検出処理、19…ハ
−ド制限条件抵触ログ処理、20…シミュレ−ション結
果ファイル、21…テスト進捗状況把握処理、22…デ
ィスプレイ、30…入力手段、100…製品仕様ファイ
ル、101…論理ファイル、102…擬似プロシジャフ
ァイル、160…アドレス/デ−タ解析部。
Claims (3)
- 【請求項1】 コンピュ−タのハ−ドウェアを論理情報
で模擬し、この模擬した論理情報をテストプログラムで
テストし、コンピュ−タのハ−ドウェアの動作を擬似的
に検証する論理シミュレ−ション方式において、コンピ
ュ−タのハ−ドウェアを構成する各論理回路の完成品が
具備する全てのソフトウェアインタフェ−ス機能を定義
した製品仕様ファイルと、各論理回路の完成度に応じ
て、その入出力論理と、そこに使用される論理信号の挙
動が定義される論理ファイルと、各論理回路の周辺機能
を定義した擬似プロシジャファイルと、この擬似プロシ
ジャファイルと前記論理ファイルとを結合したリンク結
果ファイルと、このリンク結果ファイルと前記製品仕様
ファイルとを比較し、前記論理ファイルおよび擬似プロ
シジャファイルをリンクした仮想マシンの完成度を把握
し、未完成の論理回路にテストプログラムがアクセスし
た場合に予想される障害レベルをハ−ド制限登録ファイ
ルとして集積するハ−ド制限条件把握手段とを設け、シ
ミュレ−ション実行時、テストプログラムがアクセスし
ようとする論理回路をテストプログラムの命令単位に解
析し、さらに当該アクセスが未完成の論理回路へのアク
セスであるか否かを前記ハ−ド制限登録ファイル内容に
より判断し、未完成の論理回路へのアクセスである場合
は、その事実をシミュレ−ション結果ファイルに反映
し、さらに上記アクセスがそのまま実行された場合に予
想される障害レベルを前記ハ−ド制限登録ファイルより
読み出し、その障害レベルに応じてアクセスをスキッ
プ、またはシミュレ−ションを停止させることを特徴と
する論理シミュレ−ション方式。 - 【請求項2】前記ハ−ド制限登録ファイルとシミュレ−
ション結果ファイルとを参照し、未完成の論理回路への
アクセスを抽出し、テスト項目消化状況を出力すること
を特徴とする請求項1記載の論理シミュレ−ショ方式。 - 【請求項3】前記製品仕様ファイルおよびハ−ド制限条
件把握手段に代えて、ハ−ド制限登録ファイルの内容を
入力、更新する手段を設けたことを特徴とする請求項1
または2記載の論理シミュレ−ション方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3229040A JPH0567164A (ja) | 1991-09-09 | 1991-09-09 | 論理シミユレーシヨン方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3229040A JPH0567164A (ja) | 1991-09-09 | 1991-09-09 | 論理シミユレーシヨン方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0567164A true JPH0567164A (ja) | 1993-03-19 |
Family
ID=16885805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3229040A Pending JPH0567164A (ja) | 1991-09-09 | 1991-09-09 | 論理シミユレーシヨン方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0567164A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8352777B2 (en) | 2010-10-04 | 2013-01-08 | Hewlett-Packard Development Company, L.P. | Replaying captured network traffic |
CN117539230A (zh) * | 2024-01-10 | 2024-02-09 | 中汽智联技术有限公司 | 智驾域控制器领航辅助功能测试方法、设备和存储介质 |
-
1991
- 1991-09-09 JP JP3229040A patent/JPH0567164A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8352777B2 (en) | 2010-10-04 | 2013-01-08 | Hewlett-Packard Development Company, L.P. | Replaying captured network traffic |
CN117539230A (zh) * | 2024-01-10 | 2024-02-09 | 中汽智联技术有限公司 | 智驾域控制器领航辅助功能测试方法、设备和存储介质 |
CN117539230B (zh) * | 2024-01-10 | 2024-03-22 | 中汽智联技术有限公司 | 智驾域控制器领航辅助功能测试方法、设备和存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05505695A (ja) | 多重アーキテクチャ環境内で特にコードのデバッグを行う改良したソフトウェア・デバッグ・システムと方法 | |
US7139936B2 (en) | Method and apparatus for verifying the correctness of a processor behavioral model | |
CN117422026B (zh) | 一种基于risc-v架构的处理器验证系统 | |
US7243059B2 (en) | Simulation of hardware based on smart buffer objects | |
JPH0567164A (ja) | 論理シミユレーシヨン方式 | |
JPH06309193A (ja) | 機械語プログラムの動作検証方法および装置 | |
JPH10133914A (ja) | 計算機システム及びデバイス入出力シミュレータ | |
JP2828590B2 (ja) | マイクロプログラム検証方法 | |
US5504862A (en) | Logic verification method | |
JPH07219980A (ja) | テスト実行方式 | |
JP4149047B2 (ja) | シミュレータ | |
WO2024165828A1 (en) | Computer-implemented methods of verifying a processor design under test, and related systems | |
JP2967741B2 (ja) | Cpu互換性テスト装置 | |
JP2001051864A (ja) | データ処理装置の試験実行方式 | |
JP2570119B2 (ja) | ソフトウェアシミュレータ | |
JP2003233634A (ja) | 回路機能検証方法及びプログラム | |
JP2024147354A (ja) | テスト支援装置、テスト支援方法、及びプログラム | |
JPH08307526A (ja) | 電子交換機のシミュレートシステム | |
JPH07105045A (ja) | 情報処理装置機能試験プログラムのデバッグ方式 | |
JP3151811B2 (ja) | 情報処理装置の障害処理検証方法および方式 | |
JPS59195751A (ja) | 情報処理装置の診断方式 | |
JP2000122892A (ja) | エミュレータ装置 | |
JPH06208480A (ja) | システムプログラムシミュレーション方式 | |
JPS63157244A (ja) | 周辺装置試験プログラムデバグ方式 | |
JPH11353206A (ja) | テスト支援システム |