JP4149047B2 - シミュレータ - Google Patents
シミュレータ Download PDFInfo
- Publication number
- JP4149047B2 JP4149047B2 JP26572198A JP26572198A JP4149047B2 JP 4149047 B2 JP4149047 B2 JP 4149047B2 JP 26572198 A JP26572198 A JP 26572198A JP 26572198 A JP26572198 A JP 26572198A JP 4149047 B2 JP4149047 B2 JP 4149047B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- debug
- object code
- cpu system
- link information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、シミュレータに関し、詳細には、ターゲットCPUシステム上でのオブジェクトコードの動作をシミュレートするシミュレータに関する。
【0002】
【従来の技術】
CPU(Central Processing Unit )やDSP(Digital Signal Processor)等のプロセッサを含むCPUシステム及びこのCPUシステム用のプログラムの開発においては、実際のCPUシステム(以下、ターゲットCPUシステムという。)の完成前に、当該ターゲットCPUシステム用に開発されたプログラム(以下、ターゲットプログラムという。)を、ターゲットCPUシステムとは別のCPUシステム(以下、ホストCPUシステムという。)で、ターゲットCPUシステムと模擬的に動作させるシミュレータを用いて、デバッグしたり、性能評価を行うことが行われている。
【0003】
このようなシミュレータにおいては、プログラム実行中のある特定のパラメータ、例えば、メモリやレジスタの内容等を視覚的に解析することが行われているが、従来、このようなパラメータの内容を視覚的に解析するためには、何らかの方法で特定のパラメータに関するデータをファイルに出力し、グラフ表示を行うことのできる他のアプリケーションで当該データに対してデータ設定してグラフ表示等の視覚的な表示を行わせるか、シミュレータに標準で装備されている機能を利用して、グラフ表示等を行わせている。
【0004】
また、従来、プログラムのあるポイントに、一時的なテストコードを挿入する場合、アセンブラのソースコードそのものに対して追加・変更を行い、アセンブル、リンク、シミュレータへのローディングを順次行うか、あるいは、テストコード挿入位置の命令をプログラムメモリの空き領域への分岐命令とし、処理の追加・変更をアセンブラ言語にて空き領域上で実現し、元のアドレスに復帰するような、一般的にパッチ処理といわれる作業を行うことになる。
【0005】
【発明が解決しようとする課題】
しかしながら、このような従来のシミュレータにあっては、作成したオブジェクトコードの動作解析、問題点の抽出、性能向上のための変更等の作業を行う際、オブジェクトコードの任意のアドレスで一時的なプログラム変更による内部データの加工、グラフ表示、ファイル出力等の処理が必要となるが、シミュレータに標準で備わっている機能だけでは、開発者が必要とする状況に全て対応することは困難である。
【0006】
また、複雑な演算を必要とするテストコードをアセンブラ言語で実現するのは、多大な労力を必要とし、特に、最終的には不要となるプログラムの場合には、その作成に費やされる時間が多いほど開発効率の低下を招く。また、これらの必要とされる処理は、開発対象によって異なっており、それら全ての処理を予めシミュレータの機能として準備することは不可能である。
【0007】
さらに、ソースコード自体を変更する場合には、最終的に不要となるコードが一時的に含まれる場合もあり、バグ混入の原因ともなる。バッチ処理の場合は、多くの労力を必要とするとともに、作成したテストコードが一時的なものであり、他の部分への流用が簡単に行うことができず、再ローディング時の再現性がない等の問題がある。
【0008】
そこで、この発明は、これらの問題を解決し、ターゲットCPUシステム上でのオブジェクトコードの動作をシミュレートするシミュレータにおいて、オブジェクトコードのデバッグ効率を向上させることを目的とする。
【0009】
【0010】
【0011】
【0012】
【課題を解決するための手段】
請求項1記載の発明のシミュレータは、シミュレーション対象となるターゲットCPUシステム用のオブジェクトコードをローディングするメモリと、ユーザインターフェイスと、ホストCPUシステムとを備え、前記メモリにローディングした前記オブジェクトコードを前記ホストCPUシステムに実行させて、前記ターゲットCPUシステムの動作を前記ホストCPUシステム上でシミュレートするシミュレータであって、高級言語で作成されコンパイルされた所定の処理を実行するためのデバッグコードと、前記デバッグコードを前記オブジェクトコードの前記ユーザインターフェイスで指定されたアドレスにリンクさせるリンク情報と、前記デバッグコードに対して、デバッグコード毎に該デバッグコードの実行の有効/無効を設定する有効/無効情報とを記憶する記憶手段を備え、前記ホストCPUシステムに前記オブジェクトコードを実行させる際に、該オブジェクトコードの実行対象のアドレスに対して前記リンク情報でリンクされた前記デバッグコードを、該アドレスの前記オブジェクトコードを実行する前に前記ホストCPUシステムに実行させ、該デバッグコードの実行完了後に、前記実行対象のアドレスの前記オブジェクトコードを前記ホストCPUシステムに実行させ、また、前記デバッグコードは、前記有効/無効 情報により実行が有効とされている場合のみ前記ホストCPUシステムに実行させることにより、上記目的を達成している。
【0013】
【0014】
この場合、例えば、請求項2に記載するように、前記オブジェクトコードの同一のアドレスに対して前記リンク情報の指定する複数の前記デバッグコードの実行順序を前記ユーザインターフェイスの指定に応じて設定する順序情報をさらに記憶し、前記ホストCPUシステムに前記オブジェクトコードを実行させる際に、該オブジェクトコードの実行対象のアドレスに対して前記リンク情報でリンクされた複数の前記デバッグコードを、前記順序情報に応じた順序で前記ホストCPUシステムに実行させるようにしてもよい。
【0015】
【0016】
【0017】
【0018】
さらに、例えば、請求項3に記載するように、前記リンク情報を所定のリンク情報ファイルとして出力する手段と、該手段により出力されたリンク情報ファイルから1つのリンク情報ファイルを選択してロードし、そのロードしたリンク情報から前記デバッグコードのオブジェクトコードに対するリンクを行う手段とを設けてもよい。
【0019】
【0020】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【0021】
図1及び図2は、本発明のシミュレータの一実施の形態を示す図であり、図1は、本発明のシミュレータの一実施の形態を適用したシミュレータ1の概念図である。
【0022】
図1において、シミュレータ1は、ターゲットプログラムであるシミュレートプログラム2、シミュレートプログラム2のオブジェクトコードのロードされるオブジェクトコードローディングメモリ3、デバッグコードリンク情報4及び状態素子5等を備えており、シミュレーション対象となるターゲットCPU(Central Processing Unit )あるいはターゲットDSP(Digital Signal Processor)(以下、総称して、ターゲットCPUという。)やシミュレーション対象となる入出力装置及びターゲット入出力I/Oに接続されるシミュレーション対象となる周辺機器等で構成されるCPUシステム(以下、ターゲットCPUシステムという。)用に作成されたシミュレートプログラム2の動作を、ターゲットCPUシステムとは異なるCPUやDSP、状態素子5等のCPUシステム(以下、ホストCPUシステムという。)上でシミュレートするものである。
【0023】
このシミュレータ1は、オブジェクトコードのシミュレーションを行うとともに、オブジェクトコードの動作解析、問題点抽出及び性能向上を図る上で必要となるグラフ表示、ファイル出力等の各種処理用のデバッグコード6をオブジェクトコードの所定アドレスの実行と同期して実行させる。デバッグコード6は、図1に示すように、複数のデバッグコードDc1〜Dcnからなり、ホストCPUシステムの所定のメモリにロードされる。このデバッグコードDc1〜Dcnは、高級言語で作成され、例えば、当該高級言語の作成ツールに標準で備えられているコンパイラにより機械言語(アセンブラ)にコンパイルされたものである。
【0024】
デバッグコードリンク情報4は、リンク情報として、オブジェクトコードの格納されているアドレスを示す複数のオブジェクトコードアドレスAo1〜Aonと、当該オブジェクトコードアドレスAo1〜Aonに対応して実行されるデバッグコードDc1〜Dcnをリンクさせるデバッグコード情報Di1〜Dinと、を有しており、1つのオブジェクトコードアドレスAo1〜Aonに対して複数のデバッグコード情報Di1〜Dinを設定することができる。また、1つのオブジェクトコードアドレスAo1〜Aonに設定されるデバッグコード情報Di1〜Dinは、その順序を任意に指定することができ、この設定された順序は、図示しない順序情報に格納される。
【0025】
そして、これらのデバッグコード情報Di1〜DinとオブジェクトコードアドレスAo1〜Aonとは、ホストCPUシステムのディスプレイに表示させて、マウス等の入力手段で選択指定することにより、リンクされるようになっており、また、上記1つのオブジェクトコードアドレスAo1〜Aonに対して設定される複数のデバッグコード情報Di1〜Dinの順序を入力手段で任意に指定できるようになっている。すなわち、シミュレータ1は、デバッグコード情報Di1〜DinとオブジェクトコードアドレスAo1〜Aonとをオブジェクトコードの任意のアドレスであるオブジェクトコードアドレスAo1〜Aonに対してデバッグコードDc1〜Dcnを割り付け、また、1つのオブジェクトコードアドレスAo1〜Aonに対して割り付けるデバッグコード情報Di1〜Dinの順序を任意に指定するユーザインターフェイス機能を有しており、ユーザインターフェイスにより指定されたオブジェクトコードアドレスAo1〜AonのオブジェクトコードとデバッグコードDc1〜Dcnとをリンクさせて、デバッグコードリンク情報4に格納し、また、指定されたデバッグコード情報Di1〜Dinの順序を順序情報として格納する。
【0026】
また、シミュレータ1は、上記デバッグコードリンク情報4をデバッグコードリンク情報ファイル7としてファイル出力する機能を有しており、ホストCPUシステムのユーザインターフェイスからの指示に応じてデバッグコードリンク情報4を所定のファイル形式でデバッグコードリンク情報ファイル7としてファイル出力する。
【0027】
さらに、シミュレータ1は、デバッグコードリンク情報4の一部として、あるいは、デバッグコードリンク情報4とは別に、各デバッグコードDc1〜Dcnの実行の有効/無効状態を示す有効/無効情報を有しており、この有効/無効情報に基づいて当該デバッグコードDc1〜Dcnの実行及び非実行を決定して、シミュレーションを行う。各デバッグコードDc1〜Dcnについては、上記ユーザインターフェイスによりユーザが各デバッグコードDc1〜Dcn毎に、あるいは、複数のデバッグコードDc1〜Dcnを一括して、適宜有効/無効を設定することができ、シミュレータ1は、このユーザインターフェイスからのデバッグコードDc1〜Dcnの実行の有効/無効の設定に応じて、当該有効/無効の設定状態を有効/無効情報に登録する。シミュレータ1は、上記デバッグコードリンク情報のファイル出力に際して、上記有効/無効情報をもデバッグコードリンク情報ファイル7としてファイル出力する。
【0028】
シミュレータ1は、この出力したデバッグコードリンク情報ファイル7から任意の1つのファイルをユーザインターフェイスの指示に応じてデバッグコードリンク情報4にロードし、オブジェクトコードの実行に際して、当該ロードしたデバッグコード情報4に基づいて、すなわち、オブジェクトコードアドレスAo1〜Aonとデバッグコード情報Di1〜Dinのリンクの設定情報、順序情報及び有効/無効情報に基づいて、当該リンク設定情報及び順序情報に対応したリンクを行い、有効/無効情報に基づいた処理を実行する。
【0029】
上記状態素子5は、例えば、シミュレーション対象のターゲットレジスタ、ターゲットメモリ、ターゲット周辺機器及びターゲット入出力I/O等の動作をシミュレーションするホストCPUシステムのレジスタ、メモリ、周辺機器、入出力I/O等であり、シミュレートプログラム2がシミュレートし、また、デバッグコードDc1〜Dcnによりデバッグ処理する。
【0030】
次に、本実施の形態の作用を説明する。シミュレータ1は、ホストCPUシステム上でシミュレートプログラム2を実行する際、オブジェクトコードローディングメモリ3にロードし、オブジェクトコードを順次実行するが、このとき、デバッグコードリンク情報4に基づいて実行するオブジェクトコードアドレスAo1〜Aon毎に、当該オブジェクトコードアドレスAo1〜Aonに対応してデバッグコード情報Di1〜Dinが設定されて当該オブジェクトコードアドレスAo1〜AonにデバッグコードDc1〜Dcnがリンクされているかチェックし、リンクされているデバッグコードDc1〜Dcnがあると、当該オブジェクトコードアドレスAo1〜Aonのオブジェクトコードの実行と同期して、リンクされているデバッグコードDc1〜Dcnを実行する。
【0031】
すなわち、シミュレータ1は、オブジェクトコードを実行する際、図2に示すように、デバッグコード実行判定処理を行う。まず、シミュレータ1は、今回実行するオブジェクトコードアドレスAo1〜Aonに対応して、デバッグコードリンク情報4にデバッグコード情報Di1〜Dinが登録されているか調べ(ステップS1)、登録されていないときには、そのままオブジェクトコードの命令を実行して、シミュレートする(ステップS8)。
【0032】
ステップS2で、今回実行対象のオブジェクトコードのオブジェクトコードアドレスAo1〜Aonに対応してデバッグコード情報Di1〜Dinが登録されていると、デバッグコード情報Di1〜DinでリンクされているデバッグコードDc1〜Dcnが実行対象であるかどうかをデバッグコードリンク情報4の有効/無効情報から調べ(ステップS3)、実行が有効であると、シミュレータ1の記憶素子アドレスを因数として、すなわち、ホストCPUシステムのメモリのアドレスを因数としてデバッグコードDc1〜Dcnをコールして、当該コールしたデバッグコードDc1〜Dcnを実行する(ステップS5)。
【0033】
1つのデバッグコードDc1〜Dcnを実行すると、次に実行するデバッグコードDc1〜Dcnが存在するかをデバッグコードリンク情報4から調べ(ステップS6)、実行するデバッグコードDc1〜Dcnがあるかチェックする(ステップS7)。
【0034】
ステップS7で、次に実行するデバッグコードDc1〜Dcnがあると、ステップS3に戻って、上記同様に、リンクされたデバッグコードDc1〜Dcnが実行対象であるかどうかを有効/無効情報で調べ、実行対象であると、当該リンクされたデバッグコードDc1〜Dcnを実行して、再度、次に実行するデバッグコードDc1〜Dcnがあるかをデバッグコードリンク情報4で調べる(ステップS3〜S6)。
【0035】
上記処理を順次行って、ステップS7で、次に実行するデバッグコードDc1〜Dcnがないときには、当該オブジェクトコードアドレスAo1〜Aonのオブジェクトコードの命令を実行する(ステップS8)。
【0036】
上記処理を、オブジェクトコードアドレスAo1〜Aonのそれぞれについて行って、全てのオブジェクトコードアドレスAo1〜Aonのオブジェクトコードの処理及びリンクされているデバッグコードDc1〜Dcnの処理を実行すると、処理を終了する。
【0037】
このように、本実施の形態のシミュレータ1は、高級言語で作成されコンパイルされた所定の処理を実行するためのデバッグコードDc1〜Dcnを、ユーザインターフェイスで指定されたオブジェクトコードアドレスAo1〜Aonにリンク情報であるデバッグコード情報Di1〜Dinでリンクさせ、オブジェクトコード実行時に、オブジェクトコードの実行対象のオブジェクトコードアドレスAo1〜Aonに対してデバッグコード情報Di1〜DinでリンクされたデバッグコードDc1〜Dcnを、当該オブジェクトコードアドレスAo1〜Aonのオブジェクトコードの実行に同期して実行している。
【0038】
したがって、グラフ表示、ファイル出力及びデータ加工等の処理を高級言語で作成して処理することができ、オブジェクトコードのアセンブラコードを変更することなく、また、不要なデバッグコードを付加することなく、高級言語で実現するとともに、オブジェクトコードの任意のオブジェクトコードアドレスAo1〜Aonで、オブジェクトコード命令のシミュレートに同期してデバッグコードDc1〜Dcnを実現して、プログラム開発やデバッグ時に必要となるグラフ表示等の各種処理を、バグ混入を回避しつつ、簡単にかつ再現性良く行うことができる。
【0039】
また、シミュレータ1は、オブジェクトコードの同一のオブジェクトコードアドレスAo1〜Aonに対してリンク情報として設定された複数のデバッグコード情報Di1〜Dinの指定する複数のデバッグコードDc1〜Dcnの実行順序をユーザインターフェイスの指定に応じて順序情報として設定し、オブジェクトコード実行時に、オブジェクトコードの当該実行対象のオブジェクトコードアドレスAo1〜Aonにデバッグコード情報Di1〜Dinでリンクされた複数のデバッグコードDc1〜Dcnを順序情報に応じた順序で実行している。
【0040】
したがって、内部データのグラフ表示、ファイルへの入力、ファイルへの出力及び最大値の検出等の汎用性の高い処理を別々のデバッグコードDc1〜Dcnとして機能別に高級言語で準備して、これらのデバッグコードDc1〜Dcnを意図する順序で組み合わせて用いることができ、より効率的なシミュレーションを簡単かつ再現性良く行うことができる。
【0041】
さらに、シミュレータ1は、複数のデバッグコードDc1〜Dcnに対して、個々にあるいは所定数を一括して当該デバッグコードDc1〜Dcnの実行の有効/無効を有効/無効情報として設定して、オブジェクトコード実行時に、複数のデバッグコードDc1〜Dcnの実行を有効/無効情報に応じて処理している。
【0042】
したがって、デバッグコードDc1〜Dcnのリンクの設定及びリンクの解除の作業を簡単に行えるようにすることができ、より効率的なシミュレーションを簡単かつ再現性良く行うことができる。
【0043】
また、シミュレータ1は、リンク情報を所定のリンク情報ファイルとして出力するとともに、当該出力された複数のリンク情報ファイルから1つのリンク情報ファイルを選択してロードし、当該ロードしたリンク情報からデバッグコードDc1〜Dcnのオブジェクトコードに対するリンクを行っている。
【0044】
したがって、デバッグコードDc1〜Dcnの設定時間を短縮することができるとともに、複数のデバッグコードDc1〜Dcnの組み合わせの再現性を確保することができ、より効率的なシミュレーションを簡単かつ再現性良く行うことができる。
【0045】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
以上説明してきたシミュレータによれば、高級言語で作成されコンパイルされた所定の 処理を実行するためのデバッグコードを、オブジェクトコードのユーザインターフェイスで指定されたアドレスにリンク情報でリンクさせ、オブジェクトコード実行時に、オブジェクトコードの実行対象のアドレスに対してリンク情報でリンクされたデバッグコードを、当該アドレスのオブジェクトコードの実行に同期して実行するので、グラフ表示、ファイル出力及びデータ加工等の処理を高級言語で作成して処理することができ、オブジェクトコードのアセンブラコードを変更することなく、また、不要なデバッグコードを付加することなく、高級言語で実現するとともに、オブジェクトコードの任意のアドレスで、オブジェクトコード命令のシミュレートに同期してデバッグコードを実現して、プログラム開発やデバッグ時に必要となるグラフ表示等の各種処理を、バグ混入を回避しつつ、簡単にかつ再現性良く行うことができる。
また、オブジェクトコードの同一のアドレスに対してリンク情報の指定する複数のデバッグコードの実行順序をユーザインターフェイスの指定に応じて順序情報として設定し、オブジェクトコード実行時に、オブジェクトコードの当該実行対象のアドレスにリンク情報でリンクされた複数のデバッグコードを順序情報に応じた順序で実行するので、内部データのグラフ表示、ファイルへの入力、ファイルへの出力及び最大値の検出等の汎用性の高い処理を別々のデバッグコードとして機能別に高級言語で準備して、これらのデバッグコードを意図する順序で組み合わせて用いることができ、より効率的なシミュレーションを簡単かつ再現性良く行うことができる。
また、複数のデバッグコードに対して、個々にあるいは所定数を一括して当該デバッグコードの実行の有効/無効を有効/無効情報として設定して、オブジェクトコード実行時に、複数のデバッグコードの実行を有効/無効情報に応じて処理するので、デバッグコードのリンクの設定及びリンクの解除の作業を簡単に行えるようにすることができ、より効率的なシミュレーションを簡単かつ再現性良く行うことができる。
また、リンク情報を所定のリンク情報ファイルとして出力するとともに、当該出力された複数のリンク情報ファイルから1つのリンク情報ファイルを選択してロードし、当該ロードしたリンク情報からデバッグコードのオブジェクトコードに対するリンクを行うので、デバッグコードの設定時間を短縮することができるとともに、複数のデバッグコードの組み合わせの再現性を確保することができ、より効率的なシミュレーションを簡単かつ再現性良く行うことができる。
【0046】
【発明の効果】
以上説明してきたこの発明のシミュレータによれば、ターゲットCPUシステム上でのオブジェクトコードの動作をシミュレートするシミュレータにおいて、オブジェクトコードのデバッグ効率を向上させることができる。
【0047】
【0048】
【0049】
【図面の簡単な説明】
【図1】本発明のシミュレータの一実施の形態を適用したシミュレータの概念図。
【図2】図1のシミュレータによるデバッグコード実行判定処理を示すフローチャート。
【符号の説明】
1 シミュレータ
2 シミュレートプログラム
3 オブジェクトコードローディングメモリ
4 デバッグコードリンク情報
5 状態素子
6 デバッグコード
7 デバッグコードリンク情報ファイル
Ao1〜Aon オブジェクトコードアドレス
Di1〜Din デバッグコード情報
Dc1〜Dcn デバッグコード
Claims (3)
- シミュレーション対象となるターゲットCPUシステム用のオブジェクトコードをローディングするメモリと、ユーザインターフェイスと、ホストCPUシステムとを備え、前記メモリにローディングした前記オブジェクトコードを前記ホストCPUシステムに実行させて、前記ターゲットCPUシステムの動作を前記ホストCPUシステム上でシミュレートするシミュレータであって、
高級言語で作成されコンパイルされた所定の処理を実行するための複数のデバッグコードと、各前記デバッグコードを前記オブジェクトコードの前記ユーザインターフェイスで指定されたアドレスにリンクさせるリンク情報と、各前記デバッグコードに対して、デバッグコード毎に該デバッグコードの実行の有効/無効を設定する有効/無効情報とを記憶する記憶手段を備え、
前記ホストCPUシステムに前記オブジェクトコードを実行させる際に、該オブジェクトコードの実行対象のアドレスに対して前記リンク情報でリンクされた前記デバッグコードを、該アドレスの前記オブジェクトコードを実行する前に前記ホストCPUシステムに実行させ、該デバッグコードの実行完了後に、前記実行対象のアドレスの前記オブジェクトコードを前記ホストCPUシステムに実行させ、
また、前記デバッグコードは、前記有効/無効情報により実行が有効とされている場合のみ前記ホストCPUシステムに実行させることを特徴とするシミュレータ。 - 前記オブジェクトコードの同一のアドレスに対して前記リンク情報の指定する複数の前記デバッグコードの実行順序を前記ユーザインターフェイスの指定に応じて設定する順序情報をさらに記憶し、前記ホストCPUシステムに前記オブジェクトコードを実行させる際に、該オブジェクトコードの実行対象のアドレスに対して前記リンク情報でリンクされた複数の前記デバッグコードを、前記順序情報に応じた順序で前記ホストCPUシステムに実行させることを特徴とする請求項1記載のシミュレータ。
- 前記リンク情報を所定のリンク情報ファイルとして出力する手段と、
該手段により出力されたリンク情報ファイルから1つのリンク情報ファイルを選択してロードし、そのロードしたリンク情報から前記デバッグコードのオブジェクトコードに対するリンクを行う手段とを設けたことを特徴とする請求項1又は2に記載のシミュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26572198A JP4149047B2 (ja) | 1998-09-03 | 1998-09-03 | シミュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26572198A JP4149047B2 (ja) | 1998-09-03 | 1998-09-03 | シミュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000076094A JP2000076094A (ja) | 2000-03-14 |
JP4149047B2 true JP4149047B2 (ja) | 2008-09-10 |
Family
ID=17421093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26572198A Expired - Fee Related JP4149047B2 (ja) | 1998-09-03 | 1998-09-03 | シミュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4149047B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7225434B2 (en) * | 2003-09-25 | 2007-05-29 | Intel Corporation | Method to collect address trace of instructions executed |
KR101548960B1 (ko) | 2008-09-16 | 2015-09-01 | 삼성전자주식회사 | 가상 플랫폼을 이용한 프로그램 작성과 디버깅 방법 및 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02277146A (ja) * | 1989-04-18 | 1990-11-13 | Nec Corp | プログラム・デバッグ方式 |
JPH04289927A (ja) * | 1991-03-19 | 1992-10-14 | Kobe Nippon Denki Software Kk | デバッガの拡張コマンド生成システム |
JPH05224908A (ja) * | 1992-02-14 | 1993-09-03 | Mitsubishi Electric Corp | プログラム生産システム |
JPH05233347A (ja) * | 1992-02-25 | 1993-09-10 | Sony Corp | 電子装置 |
JPH05250213A (ja) * | 1992-03-04 | 1993-09-28 | Hitachi Ltd | プログラムデバッグ方式およびデバッガ |
JPH07295834A (ja) * | 1994-04-22 | 1995-11-10 | Oki Electric Ind Co Ltd | デバッグモニタ処理方法と処理装置 |
JPH08272648A (ja) * | 1994-12-29 | 1996-10-18 | Hitachi Ltd | デバッグコマンドファイルを自動的に生成する方法、およびデバッグコマンドファイルにおいてブレークポイントを自動的に再生成する装置 |
JPH08305609A (ja) * | 1995-04-28 | 1996-11-22 | Oki Electric Ind Co Ltd | プログラムのテスト方法および装置 |
JPH09259004A (ja) * | 1996-03-27 | 1997-10-03 | Nippon Denki Ido Tsushin Kk | デバッグ方法 |
-
1998
- 1998-09-03 JP JP26572198A patent/JP4149047B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000076094A (ja) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2795244B2 (ja) | プログラムデバッグシステム | |
EP0453394A2 (en) | Dynamic process for the generation of biased pseudo-random test patterns for the functional verification of hardware designs | |
CN106776334B (zh) | 基于注释生成测试用例方法及装置 | |
JP4427002B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
CN112444731A (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
JP2017084082A (ja) | シミュレーション装置、試験シナリオファイル作成方法、及び試験シナリオファイルを用いた試験方法 | |
CN116090403A (zh) | 支持多仿真器的命令处理系统 | |
CN114564394A (zh) | 一种测试用例确定方法、系统及相关组件 | |
JP4149047B2 (ja) | シミュレータ | |
JP2004086838A (ja) | システムの検証装置および検証方法 | |
JP3745968B2 (ja) | 試験システム及び試験方法及び試験プログラム及び試験プログラムを記録した計算機で読み取り可能な記録媒体 | |
JP2828590B2 (ja) | マイクロプログラム検証方法 | |
JP2004287869A (ja) | プログラム実行監視装置および方法 | |
JP2000122895A (ja) | スタックサイズ解析方法及びスタックサイズ解析装置 | |
JPH11282722A (ja) | プログラム検証方法 | |
JPH05250221A (ja) | シミュレータ実行方式 | |
JPH01307837A (ja) | Mpuシミュレーション方法及びmpuシミュレータ | |
JP2004287858A (ja) | プログラムテスト装置 | |
JP2570119B2 (ja) | ソフトウェアシミュレータ | |
JPH07319730A (ja) | テスト・デバッグ方法 | |
JPH04358232A (ja) | 情報処理装置の機能試験方法 | |
JPH11120030A (ja) | プログラムのテスト装置及び方法並びにプログラムのテスト用ソフトウェアを記録した記録媒体 | |
JP2000305806A (ja) | 不正メモリアクセスエラー検出方法及び不正メモリアクセスエラー検出装置 | |
JPS63234325A (ja) | テスト用ソ−スフアイルの一元化方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |