JPH07295834A - デバッグモニタ処理方法と処理装置 - Google Patents

デバッグモニタ処理方法と処理装置

Info

Publication number
JPH07295834A
JPH07295834A JP6108003A JP10800394A JPH07295834A JP H07295834 A JPH07295834 A JP H07295834A JP 6108003 A JP6108003 A JP 6108003A JP 10800394 A JP10800394 A JP 10800394A JP H07295834 A JPH07295834 A JP H07295834A
Authority
JP
Japan
Prior art keywords
processing
debug monitor
program
debug
break
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6108003A
Other languages
English (en)
Inventor
Masataka Saito
政隆 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6108003A priority Critical patent/JPH07295834A/ja
Publication of JPH07295834A publication Critical patent/JPH07295834A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【構成】 被デバッグプログラム20にブレーク割込み
を発生させる場合、ブレークポイント21で、例えば起
動したモータを一時停止させるといった保護処理を実行
する。CPUのレジスタ等の内容はブレークポイントで
凍結され、デバッグモニタ処理を可能にする。デバッグ
終了後は保護処理と逆の処理を実行し、ブレークポイン
ト21の動作状態を復元する。保護処理や復元処理には
被デバッグプログラム20とは別のサブルーチン25,
26を用意する。 【効果】 被デバッグプログラム20の任意の場所でブ
レーク割込みが可能になり、デバッグ処理が容易かつ完
全になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロプロセッサに
より制御される各種の装置のファームウェアプログラム
のデバッグに適するデバッグモニタ処理方法と処理装置
に関する。
【0002】
【従来の技術】マイクロプロセッサは、比較的複雑な制
御を必要とするあらゆる分野の装置に組み込まれ重要な
役割を果たしている。このマイクロプロセッサの動作を
制御するファームウェアプログラムは、装置に組み込ま
れたリード・オンリ・メモリ(ROM)等に書き込まれ
ている。このようなファームウェアプログラムのデバッ
グのために、デバッグモニタ装置が使用される。デバッ
グモニタ装置は、プログラムカウンタブレーク機能、メ
モリアクセスブレーク機能、逆アセンブリ機能、メモリ
リードライト機能、マイクロコンピュータ内蔵レジスタ
リードライト機能等を有する。デバッグモニタ処理にお
いては、デバッグコマンドを使用してこれらの機能を働
かせ、被デバッグプログラムのデバッグが行われる。
【0003】
【発明が解決しようとする課題】ところで、上記のよう
なデバッグモニタ処理において、プログラムカウンタブ
レーク機能やメモリアクセスブレーク機能等を実行する
場合、プログラムの実行中、任意の場所でブレーク割込
み処理が実行される。ところが、被デバッグプログラム
が、例えば装置内部に設けられたモータを起動し、一定
時間後にそのモータを停止させるような制御を行ってい
る場合に、モータ起動直後にブレーク割込みが実行され
ると、モータがそのまま停止することなく回転を続け、
場合によっては装置を破壊させてしまうこともある。従
って、一般的に、このような装置破壊のおそれのある制
御の実行中はブレーク割込みを行わない。
【0004】しかしながら、本来デバッグ処理は、プロ
グラム実行中に任意の場所でそのプログラムを中断し、
レジスタ等に格納されたデータやパラメータの内容を確
認し、その内容を入れ換える等のテストを行うことによ
って進められることが望ましい。その作業が制限される
と、プログラムの完全なデバッグ処理が不可能になるこ
ともある。
【0005】
【課題を解決するための手段】本発明は以上の点を解決
するため、次の構成を採用する。本発明では、被デバッ
グプログラムに対してブレーク割込みを発生させて、任
意のブレークポイントでプログラムの実行を中断させる
場合に、まずブレークポイントでハードウェア破壊防止
のための保護処理を実行する。その後、デバッグモニタ
処理を開始し、デバッグモニタ処理終了後は、保護処理
前の状態を復元してからブレークポイントに戻す。
【0006】
【作用】被デバッグプログラムにブレーク割込みを発生
させる場合、ブレークポイントで、例えば起動したモー
タを一時停止させるといった保護処理を実行する。CP
Uのレジスタ等の内容はブレークポイントで凍結され、
デバッグモニタ処理を可能にする。デバッグ終了後は保
護処理と逆の処理を実行し、ブレークポイントの動作状
態を復元する。保護処理や復元処理には被デバッグプロ
グラムとは別のサブルーチンを用意する。これにより、
被デバッグプログラムの任意の場所でブレーク割込みが
可能になり、デバッグ処理が容易かつ完全になる。
【0007】
【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図1は、本発明のデバッグモニタ方法実施例を
示す説明図である。本発明においては、被デバッグプロ
グラム20の任意の位置でブレーク割込みを発生させる
ことができる。図の被デバッグプログラム20は、矢印
A1の方向に処理が流れるものとする。この実施例で
は、例えばブレークポイント21に対するブレーク割込
みを発生するものと仮定して説明を進める。なお、この
ブレークポイント21の前後のハッチングを付した領域
22は、例えばモータ等を駆動する処理を実行する部分
で、通常の処理ではハードウェア破壊防止のためブレー
ク割込みができない部分とする。
【0008】このような部分でブレーク割込みを発生さ
せるために、本発明ではブレークユーザ処理24とGO
ユーザ処理25というサブルーチンを設定する。このよ
うなサブルーチンを実行することによってブレークポイ
ント21におけるデバッグモニタ処理26を可能にして
いる。
【0009】この図1の更に具体的な説明を行う前に、
まずデバッグモニタのための回路や一般的なデバッグモ
ニタ処理等の説明を行う。図2は、デバッグモニタ回路
のブロック図である。図に示すように、被デバッグ装置
10は、例えばバスライン11に対し、プロセッサ1
2、リード・オンリ・メモリ(ROM)13、ランダム
・アクセス・メモリ(RAM)14、OUT系入出力制
御部15、IN系入出力制御部16、デバッグモニタイ
ンタフェース部17を備えている。プロセッサ12は被
デバッグ装置10を制御するためのもので、その制御プ
ログラムはROM13に格納されている。この制御プロ
グラムが実施例においてデバッグの対象となる被デバッ
グプログラム20である。
【0010】RAM14にはプロセッサ12が動作する
ためのパラメータ等が格納される。デバッグ処理の際に
は、このRAM14に格納されたパラメータ等の内容や
プロセッサ12の中に設けられたレジスタ等の内容が読
み取られ処理されることになる。OUT系入出力制御部
15はモータやプランジャーマグネット等を動作させる
ためのインタフェースである。IN系入出力制御部16
はセンサやスイッチ等の信号を受け入れるインタフェー
スである。デバッグモニタインタフェース部17はデバ
ッグモニタ操作部18に接続されている。このデバッグ
モニタ操作部18は一般的なパーソナルコンピュータ等
から構成され、これがデバッグモニタ操作に利用され
る。デバッグモニタ処理のためのプログラムはROM1
3に組み込まれる。図1に示したブレークユーザ処理2
4やGOユーザ処理25等もROM13に組み込まれて
いる。
【0011】デバッグモニタインタフェース部17は、
デバッグモニタ処理プログラムとデバッグモニタ操作部
18を接続してデバッグモニタ処理を行うことを可能に
する被デバッグ装置10に予め組み込まれたインタフェ
ースである。このデバッグモニタインタフェース部17
によってデバッグモニタ操作部18から入力するブレー
ク割込みのための電文やデバッグコマンドが受信され、
デバッグモニタ処理結果がデバッグモニタ操作部18に
送信される構成となっている。
【0012】図3に、ハードウェア破壊を考慮する必要
のない場合の一般的なデバッグモニタ処理フローチャー
トを示す。まず、被デバッグプログラムに対してブレー
ク割込み処理を発生させる場合、ステップS1におい
て、図2に示すデバッグモニタ操作部18からブレーク
電文が送信され、これがデバッグモニタインタフェース
部17により受信される。これによって、プロセッサ1
2は被デバッグプログラム20を実行中、所定のブレー
クポイントで処理を中断する。その後、デバッグモニタ
操作部18からデバッグコマンドが送信されると、これ
がデバッグモニタインタフェース部17により受信され
る。即ち、図3のステップS2において、デバッグコマ
ンドの電文が受信されると、ステップS2からステップ
S3を経由してステップS4に移り、そのデバッグコマ
ンドが実行される。そして、ステップS5において、レ
スポンスがデバッグモニタインタフェース部17を介し
てデバッグモニタ操作部18に送信される。
【0013】一方、デバッグが終了すると、デバッグモ
ニタ操作部18からGOコマンドが送信される。これが
デバッグモニタインタフェース部17で受信されると、
図3のステップS2からステップS3を通り、ステップ
S3でGOコマンドであるという判断がされ、ブレーク
割込み処理が終了する。
【0014】図4に、被デバッグプログラムの主要部動
作フローチャートを示す。被デバッグプログラムのハー
ドウェア破壊を伴うおそれのある部分をこの図に例示し
た。この図の処理は、図示しない入口から出口まで媒体
を搬送する機構等に取り入れられる制御プログラムで、
入口センサが媒体を検出し、出口センサが媒体を検出す
るまでモータをオンさせておくプログラムである。即
ち、ステップS1において、まず入口センサがオンする
かどうかを監視する。入口センサがオンするとステップ
S2に移り、オーバーラン防止のためのタイマがスター
トする。ステップS3でモータがオンし媒体の搬送が開
始される。そして、ステップS4において、出口センサ
がオンしたかどうかを監視する。出口センサがオンしな
い場合には、ステップS5において、タイムアウトにな
ったかどうかが判断される。
【0015】このようなループによって、出口センサが
オンするかタイマがタイムアウトになるとステップS6
に移り、モータがオフされる。即ち、媒体が出口に達す
ればモータは正常にオフする。また、媒体が何らかの原
因で搬送停止して、出口センサに達する前に一定の時間
経過してしまうと安全のためにモータがオフする。
【0016】このようなプログラム実行中、例えば矢印
A2の部分でブレーク割込みを発生させると、モータが
オンしたまま放置され、モータが媒体を必要以上に搬送
してハードウェア破壊を起こすおそれがある。本発明で
は、このような図中一点鎖線で取り囲んだような監視ル
ープの部分でも自由にブレーク割込み処理が可能とな
る。
【0017】図5に、本発明の処理メインルーチンを示
す。図1とこの図5のフローチャートを参照しながら本
発明の具体的な実施例を順に説明していく。まず、図1
に示す被デバッグプログラム20のデバッグのために、
図1に示すブレークポイント21でブレーク割込みが発
生したとする。この場合に、図5のステップS1におい
て、ユーザ処理有効フラグがオンかどうかが判断され
る。なお、この処理の前にブレークポイントが設定さ
れ、ブレークポイントにおけるレジスタやメモリの内容
の取込みが行われている。ユーザ処理有効フラグという
のは、任意の場所でのブレーク割込みを許容した本発明
による処理が実行可能な状態にあるかどうかを示すため
のフラグである。本発明が実行可能な状態にあれば、図
5のステップS1からS2に移る。そして、ブレークユ
ーザ処理のためのサブルーチンがコールされる。即ち、
図1に示すブレークユーザ処理24の実行が開始され
る。
【0018】図6に、このブレークユーザ処理の内容を
示すフローチャートを図示した。この図6に示すよう
に、ブレークユーザ処理が開始されると、まずステップ
S1において、モータがオンかどうかが判断される。こ
のブレークユーザ処理では装置破壊を引き起こすような
原因を取り除く処理をこのステップS1、S2あるいは
S3で実行する。この例では、ハードウェア破壊を起こ
す原因となるものをモータを代表させて説明している。
即ち、ステップS1においてモータがオンであれば、ス
テップS2に移り、そのモータを強制的にオフする。こ
れは、例えば図2に示すOUT系入出力制御部15のハ
ードコントロールレジスタを操作することによって実行
できる。
【0019】次に、図6のステップS4において、この
モータを強制的にオフした保護動作の内容を記録してお
く。これは、図1に示した被デバッグプログラム20の
ブレークポイント21において処理を中断させ、再びこ
の処理に復帰する場合に、保護処理で何を行ったかを明
確にしておくためである。次に、図6のステップS5に
おいて、全ての保護処理が終了したかどうかが判断され
る。モータ以外にも保護処理が必要なものがあれば再び
ステップS1に戻り、既にモータはオフされているた
め、ステップS3に移る。ここでは具体的な例を省略し
たが、ステップS3において、他の保護処理がステップ
S1、S2と同様にして実行される。
【0020】この他にも各種の処理があればこの他の保
護処理の部分が更に追加される。一般的にハードウェア
破壊を伴うものの例としては、モータのオンオフの他に
例えばヒータのオンオフ等が考えられる。これらの保護
処理が行われると、全てステップS4において、その保
護動作が記録され保存される。その後、図6ステップS
5からステップS6に移り、保護処理実行フラグがオン
される。これは、保護処理が完了したことを示すフラグ
で、後で保護処理前の状態に復元すべきかどうかを判断
するために使用される。
【0021】再び図5に戻って、図5のステップS2に
おいて、上記のようなブレークユーザ処理が実行される
と、次にステップS3に移り、ブレーク電文が送信され
る。これによって、図1に示す被デバッグプログラム2
0がブレークポイント21において動作を中断する。そ
の後は、図1に示すデバッグモニタ処理26が実行され
る。即ち、図5のステップS4において、デバッグコマ
ンドが受信されたかどうかを判断し、図5ステップS
4、S5、S8のループによって既に図3を用いて説明
したようなデバッグモニタ処理が実行される。なお、本
発明を実施する場合、ステップS8において、図3で説
明した処理以外のフラグセット処理が実行される。これ
を図7を用いて説明する。
【0022】図7には、デバッグとフラグセット処理フ
ローチャートを示す。まず、図7において、ステップS
1、S2、S3、S4は、図5のステップS1で説明し
たユーザ処理有効フラグの設定処理を示している。デバ
ッグモニタ処理の実行開始にあたっては、予めこのステ
ップS1からステップS4の処理を実行してハードウェ
ア破壊防止のためのサブルーチンを用意し、ユーザ処理
有効フラグをオンにしておく。即ち、図7のステップS
1においてユーザ処理有効設定コマンドが入力される
と、ステップS2において、ブレークユーザ処理コール
アドレスがセットされる。即ち、これによって保護処理
のためのサブルーチン起動の準備ができる。また、ステ
ップS3において、GOユーザ処理コールアドレスがセ
ットされる。これによって、復元処理のためのサブルー
チンが実行される準備が整う。その後、ステップS4に
おいて、ユーザ処理有効フラグがオンされる。このステ
ップS1〜S4のような処理を設けておけば、随時適切
な保護処理のためのサブルーチンをセットすることも可
能になる。
【0023】一方、ステップS1において、ユーザ処理
有効設定コマンド以外のコマンドが入力された場合には
ステップS6に移り、ユーザ処理無効設定コマンドかど
うかの判断がされる。即ち、ここではデバッグモニタ処
理中に上記のような保護処理等を伴うブレーク割込みを
行わないようにする設定も可能にする。即ち、図7のス
テップS6において、ユーザ処理無効設定コマンドが入
力されると、ステップS7に移り、ユーザ処理有効フラ
グがオフされる。
【0024】その他のコマンドが入力された場合には、
ステップS1からステップS6を通り、ステップS8に
移り、そのコマンドが実行される。そして、ステップS
5において、レスポンスの電文が送信される。ステップ
S8、ステップS5の部分は、既に図3を用いて説明し
た一般的なデバッグモニタ処理と全く同一である。図1
において、先に説明したように、ブレークユーザ処理2
4が実行され、デバッグモニタ処理26に移り、このデ
バッグモニタ処理26が終了すると、再び被デバッグプ
ログラム20を起動させる前に、GOユーザ処理25が
実行される。
【0025】即ち、図5のメインルーチンにおいて、ス
テップS5でデバッグモニタ処理が完了した場合に送り
込まれるGOコマンドを検出すると、ステップS6に移
り、その後の復元処理に進む。なお、このステップS6
において、ユーザ処理有効フラグがオンかどうかが判断
され、ユーザ処理有効フラグがオンであればステップS
7に移り、本発明によるGOユーザ処理がコールされ
る。これによって、モータの再起動等の復元処理が実行
される。
【0026】図8に、GOユーザ処理フローチャートを
示す。まず、図8のステップS1において、保護処理実
行フラグがオンかどうかが判断される。即ち、既に保護
処理が実行されていれば、このGOユーザ処理による復
元処理が行われるが、それ以外の場合には復元処理は行
うべきでないため、これらの処理を回避するよう動作す
る。
【0027】ステップS1で保護処理実行フラグがオン
と判断されると、ステップS2に移り、保護動作記録を
読む。即ち、保護処理においてどのような動作が行われ
たかをここで読み取る。そして、ステップS3におい
て、復元処理が実行される。例えば、保護処理でモータ
がオンからオフにされている場合には、そのモータを逆
にオフからオンに戻す。また、ヒータ等がオンからオフ
にされていれば再びオフからオンに戻す。このような復
元処理が実行されると、ステップS4において、保護処
理実行フラグがオフされる。これによって、保護処理が
なかった状態に戻る。
【0028】再び図1に戻って、上記のような復元処理
が完了すると、被デバッグプログラム20のブレークポ
イント21に戻り、被デバッグプログラム20が再開さ
れる。こうして、ハードウェア破壊を伴うおそれがある
ような部分におけるブレーク割込みも安全に実施され
る。
【0029】本発明は以上の実施例に限定されない。ブ
レークユーザ処理やGOユーザ処理の具体的な処理内容
等は、上記のようにハードウェア破壊を回避するための
最小限の処理とすればどのような手順によってもよい。
一般にブレーク割込みを実行した場合、その割込み時点
でのレジスタやメモリに格納されたデータ、パラメータ
等の内容を読み取り、必要な処理を行う。従って、一旦
ブレーク割込みを行いながらレジスタの一部を書き換え
るような処理を実行することはデバッグ処理を妨げるこ
とになる。従って、上記のような保護処理はできるだけ
最小限の範囲で実行する。実際にはプロセッサやメモリ
中のデータやパラメータの内容は全く変更する必要はな
く、入出力装置のモータ等をオンオフ制御するレジスタ
の一部のみを入れ換えればよいため、保護処理は実用上
デバッグモニタ処理の妨げになることはほとんどない。
【0030】なお、本発明を実施するためには、例えば
図1に示すようにブレーク割込みを実行させる割込み制
御部31、ブレーク割込みの際に保護処理等が必要かど
うかを判断するための判定部32と、保護処理を実行す
る保護処理部33と、デバッグモニタを実行するデバッ
グモニタ処理部34と、復元処理を実行する復元処理部
35等を設ける。これらは、既に説明したそれぞれの処
理を実行するプログラム等から構成すればよい。
【0031】
【発明の効果】以上説明した本発明のデバッグモニタ処
理方法と処理装置によれば、被デバッグプログラムに対
してブレーク割込みを発生させて、任意のブレークポイ
ントでプログラムの実行を中断させる場合に、そのブレ
ークポイントでハードウェア破壊防止のための保護処理
を実行してからデバッグモニタ処理を開始し、このデバ
ッグモニタ処理終了後は前記保護処理前の状態を復元し
てから前記ブレークポイントに戻すようにしたので、被
デバッグプログラムの任意の場所でブレーク割込みを発
生させることができる。即ち、ハードウェア破壊を伴う
おそれのあるブレークポイントにおいても保護処理によ
ってデバッグモニタ処理が可能になり、プログラムのデ
バッグを容易にしかも確実に行うことが可能となる。
【図面の簡単な説明】
【図1】本発明のデバッグモニタ方法実施例を示す説明
図である。
【図2】デバッグモニタ回路のブロック図である。
【図3】一般的なデバッグモニタ処理フローチャートで
ある。
【図4】被デバッグプログラムの主要部フローチャート
である。
【図5】本発明の処理メインルーチンフローチャートで
ある。
【図6】ブレークユーザ処理フローチャートである。
【図7】デバッグとフラグセット処理フローチャートで
ある。
【図8】GOユーザ処理フローチャートである。
【符号の説明】
31 割込み制御部 32 判定部 33 保護処理部 34 デバッグモニタ処理部 35 復元処理部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 被デバッグプログラムに対してブレーク
    割込みを発生させて、任意のブレークポイントでプログ
    ラムの実行を中断させる場合に、 そのブレークポイントで、ハードウェア破壊防止のため
    の保護処理を実行してからデバッグモニタ処理を開始
    し、 このデバッグモニタ処理終了後は、 前記保護処理前の状態を復元してから前記ブレークポイ
    ントに戻すことを特徴とするデバッグモニタ処理方法。
  2. 【請求項2】 被デバッグプログラムに対してブレーク
    割込みを発生させて、任意のブレークポイントでプログ
    ラムの実行を中断させる割込み制御部と、 そのブレークポイントで、ハードウェア破壊防止のため
    の保護処理の必要性を判定する判定部と、 前記保護処理を実行する保護処理部と、 前記保護処理の実行後にデバッグモニタ処理を実行する
    デバッグモニタ処理部と、 このデバッグモニタ処理終了後、前記ブレークポイント
    に戻る前に、前記保護処理前の状態を復元する復元処理
    部とを備えたことを特徴とするデバッグモニタ処理装
    置。
JP6108003A 1994-04-22 1994-04-22 デバッグモニタ処理方法と処理装置 Pending JPH07295834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6108003A JPH07295834A (ja) 1994-04-22 1994-04-22 デバッグモニタ処理方法と処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6108003A JPH07295834A (ja) 1994-04-22 1994-04-22 デバッグモニタ処理方法と処理装置

Publications (1)

Publication Number Publication Date
JPH07295834A true JPH07295834A (ja) 1995-11-10

Family

ID=14473526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6108003A Pending JPH07295834A (ja) 1994-04-22 1994-04-22 デバッグモニタ処理方法と処理装置

Country Status (1)

Country Link
JP (1) JPH07295834A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076094A (ja) * 1998-09-03 2000-03-14 Ricoh Co Ltd シミュレータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076094A (ja) * 1998-09-03 2000-03-14 Ricoh Co Ltd シミュレータ

Similar Documents

Publication Publication Date Title
JPH07295834A (ja) デバッグモニタ処理方法と処理装置
JP3214079B2 (ja) Cpuの異常検出装置
JP3473002B2 (ja) データ処理装置およびデータ処理方法
EP0525672A2 (en) Microprocessor with program tracing
JPH05282167A (ja) 障害処理方法
JPH10228395A (ja) 制御用コントローラの異常診断装置
JPS6389941A (ja) マイクロプロセツサ応用機器の監視制御装置
JPH0628218A (ja) マイクロコンピュータのプログラム開発支援装置
JP2716274B2 (ja) インサーキット・エミュレータ
JPH02310634A (ja) プログラム暴走監視方式
JPH0395634A (ja) 計算機システム再起動制御方式
JPS6259818B2 (ja)
JPH08106406A (ja) マルチタスクプログラムの暴走検出装置
JPH05216701A (ja) 入出力命令のリカバリタイム調整回路
JPH11203174A (ja) 状態監視情報処理装置
JP2002055847A (ja) デバッグ処理装置及びデバッグ処理方法
JPH02113345A (ja) 擬障発生方式
JPH0721091A (ja) 電子計算機における停電処理方法
JPH05274173A (ja) 擬似障害設定方式
JPH11102309A (ja) デバッグ装置とプロセッサと記録媒体
JPH05257745A (ja) マイクロコンピュータの暴走監視方式
JPH05233359A (ja) デバッグ装置
JPH0351921A (ja) Cpuシステムの暴走防止装置
JPH07134665A (ja) 情報処理装置
JPH10124347A (ja) 電子計算機