JPS63157244A - 周辺装置試験プログラムデバグ方式 - Google Patents
周辺装置試験プログラムデバグ方式Info
- Publication number
- JPS63157244A JPS63157244A JP61307019A JP30701986A JPS63157244A JP S63157244 A JPS63157244 A JP S63157244A JP 61307019 A JP61307019 A JP 61307019A JP 30701986 A JP30701986 A JP 30701986A JP S63157244 A JPS63157244 A JP S63157244A
- Authority
- JP
- Japan
- Prior art keywords
- test program
- input
- program
- output
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 30
- 238000012545 processing Methods 0.000 claims abstract description 37
- 238000004088 simulation Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 16
- 230000010365 information processing Effects 0.000 claims description 9
- 238000012360 testing method Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 230000004913 activation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は情報処理システムの周辺装置に対する試験プロ
グラムのデバグ方式に関し、特にシュミレータを使用し
たデバグ方式に関する。
グラムのデバグ方式に関し、特にシュミレータを使用し
たデバグ方式に関する。
従来、この種の試験プログラムのデバグは、試験対象で
ある周辺装置を使用して実際に試験動作を実行させ、そ
の実行結果に基づいて行なわれていた。この場合は試験
プログラムの試験対象である周辺装置を使用する必要が
あるので、プログラムデバグ以前に試験対象の周辺装置
が動作可能でなければならない。ところが、装置開発期
間の短縮化やデバグ用情報処理システムの縮小化などの
理由で周辺装置を実際に使用することができないことが
多くデバグに支障をきたしていた。このため、実際に周
辺装置を使用しないでも試験プログラムのデバグができ
るよう周辺装置を擬似するシミュレーションプログラム
を開発して用いられることが多くなった。これらのシミ
ュレーションプログラムは大別すると、 ■ 試験プログラムが実行される処理装置上で動作する
プログラム（例えばＴ＆Ｄモニタ）にシミュレーション
プログラムをリンクさせる方式■ 試験プログラムが実
行される処理装置システムＡに接続される別の処理装置
システムＢで動作し、システムＡの入出力命令がすべて
システムＢに対して実行されシステムＢが周辺装置をシ
ュミレートする方式 とに分けられる。
ある周辺装置を使用して実際に試験動作を実行させ、そ
の実行結果に基づいて行なわれていた。この場合は試験
プログラムの試験対象である周辺装置を使用する必要が
あるので、プログラムデバグ以前に試験対象の周辺装置
が動作可能でなければならない。ところが、装置開発期
間の短縮化やデバグ用情報処理システムの縮小化などの
理由で周辺装置を実際に使用することができないことが
多くデバグに支障をきたしていた。このため、実際に周
辺装置を使用しないでも試験プログラムのデバグができ
るよう周辺装置を擬似するシミュレーションプログラム
を開発して用いられることが多くなった。これらのシミ
ュレーションプログラムは大別すると、 ■ 試験プログラムが実行される処理装置上で動作する
プログラム（例えばＴ＆Ｄモニタ）にシミュレーション
プログラムをリンクさせる方式■ 試験プログラムが実
行される処理装置システムＡに接続される別の処理装置
システムＢで動作し、システムＡの入出力命令がすべて
システムＢに対して実行されシステムＢが周辺装置をシ
ュミレートする方式 とに分けられる。
上述した従来のシミュレーションプログラムはいずれの
方式においてもシミュレーション対象となる周辺装置と
同等のソフトウェアビジビリティを実現しているため膨
大なステップ数を必要としていた。これは周辺装置が多
種多機能である他、ソフトウェアビジビリティが同種装
置であっても機種毎に異なるなどの問題があるためであ
る。また、新規装置が開発されるたびにシミュレーショ
ンプログラムを改造しなければならない。
方式においてもシミュレーション対象となる周辺装置と
同等のソフトウェアビジビリティを実現しているため膨
大なステップ数を必要としていた。これは周辺装置が多
種多機能である他、ソフトウェアビジビリティが同種装
置であっても機種毎に異なるなどの問題があるためであ
る。また、新規装置が開発されるたびにシミュレーショ
ンプログラムを改造しなければならない。
本発明の周辺装置試験プログラムデバグ方式試験プログ
ラムの入出力処理を構成する一連の各動作がマクロ化さ
れており、かつ各入出力処理がそれぞれユニークな識別
情報を有している試験プログラムと、 試験プログラムの前記入出力マクロ機能を実現する共通
処理部、シミュレーション動作要求を認識・記憶するト
段、シミュレーション対象装置への入出力処理をシミュ
レーションプログラム実行情報処理システム接続チャネ
ルに対して実行するチャネル切替部とを有する試験プロ
グラムモニタと、 試験プログラムおよび試験プログラムモニタ実行情報処
理システムに接続されるもうひとつの情報処理システム
に設けられ、擬似故障設定に必要な情報を入力するため
の装置と、人力された擬似故障設定に必要な情報を擬障
登録テーブルに設定し、前記試験プログラムで入出力マ
クロが順に実行され、ｌｉｆ記チャネル切替部で変換さ
れた論理情報を入力し、前記試験プログラムの入出力処
理要求に対し、擬似故障設定の打無を前記擬障登録テー
ブルによりチェックし、擬似故障設定がない場合は試験
プログラムが期待する通りの周辺装置の動作をシュミレ
ートし、擬似故障設定がある場合は前記擬障登録テーブ
ルに設定された周辺装置状態をシュミレートするシミュ
レーションプログラムとを有する。
ラムの入出力処理を構成する一連の各動作がマクロ化さ
れており、かつ各入出力処理がそれぞれユニークな識別
情報を有している試験プログラムと、 試験プログラムの前記入出力マクロ機能を実現する共通
処理部、シミュレーション動作要求を認識・記憶するト
段、シミュレーション対象装置への入出力処理をシミュ
レーションプログラム実行情報処理システム接続チャネ
ルに対して実行するチャネル切替部とを有する試験プロ
グラムモニタと、 試験プログラムおよび試験プログラムモニタ実行情報処
理システムに接続されるもうひとつの情報処理システム
に設けられ、擬似故障設定に必要な情報を入力するため
の装置と、人力された擬似故障設定に必要な情報を擬障
登録テーブルに設定し、前記試験プログラムで入出力マ
クロが順に実行され、ｌｉｆ記チャネル切替部で変換さ
れた論理情報を入力し、前記試験プログラムの入出力処
理要求に対し、擬似故障設定の打無を前記擬障登録テー
ブルによりチェックし、擬似故障設定がない場合は試験
プログラムが期待する通りの周辺装置の動作をシュミレ
ートし、擬似故障設定がある場合は前記擬障登録テーブ
ルに設定された周辺装置状態をシュミレートするシミュ
レーションプログラムとを有する。
本発明は、試験プログラムが他のソフトウェアと異なり
周辺装置に対する入出力動作の結果の期待値を有してい
るという特徴に着目し、個々の周辺装置の機能をシミュ
レートするのではなく試験プログラムのデバグに必要な
周辺装置ソフトウェアビジビリティを少ないステップ数
で実現したものである。
周辺装置に対する入出力動作の結果の期待値を有してい
るという特徴に着目し、個々の周辺装置の機能をシミュ
レートするのではなく試験プログラムのデバグに必要な
周辺装置ソフトウェアビジビリティを少ないステップ数
で実現したものである。
（実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の周辺装置試験プログラムデバグ方式を
実現する情報処理システムの一実施例を示すブロック図
、第２図は第１図に示す試験プログラム４１の入出力処
理のマクロ構成を示す図、第３図は第２図に示すマクロ
のパラメータ構成を示す図、第４図は第２図に示す外マ
クロが第１図に示すチャネル切替部４５で変換された後
にシミュレーションプログラム１１１に入力される論理
情報の内容を示す図、ＭＳ図は第１図に示すシミュレー
ションプログラムＩｌｌが行うシミュレーション処理の
概要を示す図である。
実現する情報処理システムの一実施例を示すブロック図
、第２図は第１図に示す試験プログラム４１の入出力処
理のマクロ構成を示す図、第３図は第２図に示すマクロ
のパラメータ構成を示す図、第４図は第２図に示す外マ
クロが第１図に示すチャネル切替部４５で変換された後
にシミュレーションプログラム１１１に入力される論理
情報の内容を示す図、ＭＳ図は第１図に示すシミュレー
ションプログラムＩｌｌが行うシミュレーション処理の
概要を示す図である。
第１図において、試験プログラムおよび試験プログラム
モニタ実行情報処理システムは中央処理装置２と、主記
憶装置４と、共通バス６と、入出力制御装置８とから構
成され、シミュレータプログラム実行パーソナルコンピ
ュータシステムは処理部１００と、記憶部１１０と、フ
ロッピィ装置１３Ｇと、コンソール＋２０とから構成さ
れており、両システムはそれぞれ人出力制御装置８のＲ
５Ｉ部８１とパソコン処理部１００のＲ５１部＋０１と
がＲ５−２３２Ｃインタフエース９０で接続されている
。主記憶装置４にはデバグ対象となる試験プログラム４
１と、試験プログラム４１の実行制御を行い、資源管理
、入出力管理、オペレータインタフェース等の諸機能を
有するプログラムモニタ４２とがロードされる。
モニタ実行情報処理システムは中央処理装置２と、主記
憶装置４と、共通バス６と、入出力制御装置８とから構
成され、シミュレータプログラム実行パーソナルコンピ
ュータシステムは処理部１００と、記憶部１１０と、フ
ロッピィ装置１３Ｇと、コンソール＋２０とから構成さ
れており、両システムはそれぞれ人出力制御装置８のＲ
５Ｉ部８１とパソコン処理部１００のＲ５１部＋０１と
がＲ５−２３２Ｃインタフエース９０で接続されている
。主記憶装置４にはデバグ対象となる試験プログラム４
１と、試験プログラム４１の実行制御を行い、資源管理
、入出力管理、オペレータインタフェース等の諸機能を
有するプログラムモニタ４２とがロードされる。
試験プログラム４１の各入出力処理は試験プログラム４
１内でユニークな識別番号：入出力起動番号が付ケされ
ており、各入出力処理はそれぞれ第２図に示す通りのマ
クロ構成であり、各マクロのパラメータ構成は第３図の
通りである。すなわち、￥ＤＩＲＳマクロにおいて一連
の入出力動作に対する各種制御データの初期設定並びに
入出力動作の開始制御を行い、￥ＳＩＯマクロにおいて
周辺装置に対して入出力動作を起動し、￥ＷＩＯマクロ
において￥ＳＩＯマクロの実行により周辺装置から報告
される終Ｙ割込を時間監視しながら待ち、￥ＳＣにマク
ロにおいて割込時周辺装置から転送されたステータス情
報を期待値と比較し、エラーであればその旨メツセージ
出力を行い、￥ＤＣにマクロにおいて入出力動作により
主記憶に読出されたデータを期待値と比較し、エラーで
あればその旨メツセージ出力を行い、￥Ｄ２ＲＥマクロ
において入出力動作の終了処理並びにデバイス繰返制御
を行い、上記処理が試験対象装置台数分繰返される。
１内でユニークな識別番号：入出力起動番号が付ケされ
ており、各入出力処理はそれぞれ第２図に示す通りのマ
クロ構成であり、各マクロのパラメータ構成は第３図の
通りである。すなわち、￥ＤＩＲＳマクロにおいて一連
の入出力動作に対する各種制御データの初期設定並びに
入出力動作の開始制御を行い、￥ＳＩＯマクロにおいて
周辺装置に対して入出力動作を起動し、￥ＷＩＯマクロ
において￥ＳＩＯマクロの実行により周辺装置から報告
される終Ｙ割込を時間監視しながら待ち、￥ＳＣにマク
ロにおいて割込時周辺装置から転送されたステータス情
報を期待値と比較し、エラーであればその旨メツセージ
出力を行い、￥ＤＣにマクロにおいて入出力動作により
主記憶に読出されたデータを期待値と比較し、エラーで
あればその旨メツセージ出力を行い、￥Ｄ２ＲＥマクロ
において入出力動作の終了処理並びにデバイス繰返制御
を行い、上記処理が試験対象装置台数分繰返される。
試験プログラムモニタ４２は動作モードとして通常モー
ドとシミュレーションモードとを有している。通常モー
ドとは実装置が接続されている環境での動作であり、シ
ミュレーションモードは本発明の動作をいう。通常モー
ドでの動作は公知であるので省略する。試験プログラム
モニタ４２は試験プログラム４１のロード・実行指示を
受付ける以前にＯＣＬコマンドにより動作モードを確定
している。もちろん動作モードの確定手法としてはＯＣ
Ｌに限る必要はなくスイッチ等によってもよい。
ドとシミュレーションモードとを有している。通常モー
ドとは実装置が接続されている環境での動作であり、シ
ミュレーションモードは本発明の動作をいう。通常モー
ドでの動作は公知であるので省略する。試験プログラム
モニタ４２は試験プログラム４１のロード・実行指示を
受付ける以前にＯＣＬコマンドにより動作モードを確定
している。もちろん動作モードの確定手法としてはＯＣ
Ｌに限る必要はなくスイッチ等によってもよい。
試験プログラム４１がロード実行され入出力処理が実行
されると、試験プログラムモニタ４２の共通処理部４３
に制御が渡される。共通処理部４３では動作モードがシ
ミュレーションモードの時は各マクロ処理を行わず必要
情報を付加してチャネル切替部４５に制御を渡す。チャ
ネル切替部４５では試験対象周辺装置に対する入出力処
理要求をシミュレーションプログラム１１１との論理イ
ンタフェース仕様に従った論理情報に変換した上で入出
力制御装置８のＲＳＩ部８１を通してＲ５−２３２Ｃイ
ンタフエース９０に出力する。
されると、試験プログラムモニタ４２の共通処理部４３
に制御が渡される。共通処理部４３では動作モードがシ
ミュレーションモードの時は各マクロ処理を行わず必要
情報を付加してチャネル切替部４５に制御を渡す。チャ
ネル切替部４５では試験対象周辺装置に対する入出力処
理要求をシミュレーションプログラム１１１との論理イ
ンタフェース仕様に従った論理情報に変換した上で入出
力制御装置８のＲＳＩ部８１を通してＲ５−２３２Ｃイ
ンタフエース９０に出力する。
一方、パソコンシステムの記憶部１１０にはシミュレー
ションプログラムＩＩＩがロード・実行されており、シ
ミュレーションプログラムＩｌｌは、まずコンソール１
２０に対してメニュー画面を出力して、擬障設定の有無
、擬障データの入出力装置の指定、擬障の対象となる入
出力起動番号の指定等擬障設定に必要な各情報の人力を
求める。擬障データの入力装置としてフロッピィ装Ｊ１
３０の擬障データファイルが指定された場合は指定され
たファイルを読出し、次表に示す擬障登録テーブル１１
２を生成する。
ションプログラムＩＩＩがロード・実行されており、シ
ミュレーションプログラムＩｌｌは、まずコンソール１
２０に対してメニュー画面を出力して、擬障設定の有無
、擬障データの入出力装置の指定、擬障の対象となる入
出力起動番号の指定等擬障設定に必要な各情報の人力を
求める。擬障データの入力装置としてフロッピィ装Ｊ１
３０の擬障データファイルが指定された場合は指定され
たファイルを読出し、次表に示す擬障登録テーブル１１
２を生成する。
また、擬障データ入力装置としてコンソール１２０が指
定された場合は擬障対象となる入出力処理の起動番号と
擬障項目のみを擬障登録テーブル＋１２に今録する。擬
障登録テーブル＋１２の生成が完了するとシミュレーシ
ョンプログラムＩｌｌは処理部１００のＲ３Ｉ部ｌｏｔ
に対し論理フレームの入力指示を行い、Ｒ３−２４１２
ｃインタフエース９０を通して試験プログラムシステム
からの入出力処理指示があるまで待ち状態となる。試験
プログラム４１では前記の通り第３図に示す入出力マク
ロが順に実行され、それらはチャネル切替部４５におい
て第４図に示す論理情報に変換されてシミュレーション
プログラムＩ１１に入力され、第５図に示す通りの処理
か行われる。すなわち、￥ＳＩＯマクロ処理では入出力
動作番号と擬障登録テーブル＋１２の起動番号が比較（
ステップ１４１）され、一致しなければ以下の一連の入
出力動作については擬障設定がないとして処理され（ス
テップ１４２）、もし一致すれば該当行の擬障項目から
読出しデータまでの情報が現行擬障データとして記憶さ
れる（ステップ１４３）。￥ＳＣＫ、￥ＤＣＫ処理では
面記現行擬障データの擬障項目の値に従って、各マクロ
で該当する項目に擬障が設定されているが否かを調べ（
ステップ＋５１）、設定されている場合は擬障゛データ
を実際値としくステップ１５２）、設定されていない場
合は期待値を実際値として使用する（ステップ１５３）
。￥ＷＩＯ処理ではタイムアウト擬障があるか調べ（ス
テップ＋６１）、あればホストにタイムアウトを指示す
る（ステップｌ６２）。また、擬障データ人力装置とし
てコンソール１２０が指定された場合は擬障対象として
指定された入出力動作の一連のマクロ実行時に設定可能
な擬障項目をその都度コンソール＋２０より操作員が対
話形式で指定する。
定された場合は擬障対象となる入出力処理の起動番号と
擬障項目のみを擬障登録テーブル＋１２に今録する。擬
障登録テーブル＋１２の生成が完了するとシミュレーシ
ョンプログラムＩｌｌは処理部１００のＲ３Ｉ部ｌｏｔ
に対し論理フレームの入力指示を行い、Ｒ３−２４１２
ｃインタフエース９０を通して試験プログラムシステム
からの入出力処理指示があるまで待ち状態となる。試験
プログラム４１では前記の通り第３図に示す入出力マク
ロが順に実行され、それらはチャネル切替部４５におい
て第４図に示す論理情報に変換されてシミュレーション
プログラムＩ１１に入力され、第５図に示す通りの処理
か行われる。すなわち、￥ＳＩＯマクロ処理では入出力
動作番号と擬障登録テーブル＋１２の起動番号が比較（
ステップ１４１）され、一致しなければ以下の一連の入
出力動作については擬障設定がないとして処理され（ス
テップ１４２）、もし一致すれば該当行の擬障項目から
読出しデータまでの情報が現行擬障データとして記憶さ
れる（ステップ１４３）。￥ＳＣＫ、￥ＤＣＫ処理では
面記現行擬障データの擬障項目の値に従って、各マクロ
で該当する項目に擬障が設定されているが否かを調べ（
ステップ＋５１）、設定されている場合は擬障゛データ
を実際値としくステップ１５２）、設定されていない場
合は期待値を実際値として使用する（ステップ１５３）
。￥ＷＩＯ処理ではタイムアウト擬障があるか調べ（ス
テップ＋６１）、あればホストにタイムアウトを指示す
る（ステップｌ６２）。また、擬障データ人力装置とし
てコンソール１２０が指定された場合は擬障対象として
指定された入出力動作の一連のマクロ実行時に設定可能
な擬障項目をその都度コンソール＋２０より操作員が対
話形式で指定する。
以上説明したように本発明は、試験プログラムが周辺装
置に対する入出力処理の結果の期待値を有しているとい
う特徴を有効に利用するとともに、任意の入出力処理に
ついて任意の装置状態を設定できるようにして試験プロ
グラムのデバグに必要な周辺装置シミュレーション機能
を最少限のステップ数で実現することにより、実装置で
は容易に設定できない装置状態を容易に設定でき、また
、試験プログラム実行システムとは別システムてシミュ
レーションプログラムを実行させることにより、アーキ
テクチャの異なる複数の試験プログラムシステムに対し
て１つのシミュレーションプログラムで対応できる効果
がある。
置に対する入出力処理の結果の期待値を有しているとい
う特徴を有効に利用するとともに、任意の入出力処理に
ついて任意の装置状態を設定できるようにして試験プロ
グラムのデバグに必要な周辺装置シミュレーション機能
を最少限のステップ数で実現することにより、実装置で
は容易に設定できない装置状態を容易に設定でき、また
、試験プログラム実行システムとは別システムてシミュ
レーションプログラムを実行させることにより、アーキ
テクチャの異なる複数の試験プログラムシステムに対し
て１つのシミュレーションプログラムで対応できる効果
がある。
第１図は本発明のプログラムデバグ方式を実現する情報
処理システムの一実施例を示すブロック図、第２図は第
１図に示す試験プログラム４１の入出力処理のマクロ構
成を示す図、第３図は第２図に示すマクロのパラメータ
構成を示す図、第４図は第２図に示す各マクロが第１図
に示すチャネル切替部４５で変換された後にシミュレー
ションプログラムＩｌ＋に入力される論理情報の内容を
示す図、第５図は第１図に示すシミュレーションプログ
ラムＩ１１が行うシミュレーション処理の概要を示す図
である。 ２・・・試験プログラム実行システムの中央処理装置、 ４・・・試験プログラム実行システムの主記憶装置、６
・・・試験プログラム実行′システムの共通バス、８・
・・試験プログラム実行システムの人出力制御装置、 ４１・・・試験プログラム、 ４２・・・試験プログラムモニタ、 ４３・・・試験プログラムモニタ４２の共通処理部、４
４・・・試験プログラムモニタ４２の動作モード判定部
、 ４５・・・試験プログラムモニタ４２のチャネル切替部
、８１・・・入出力制御装置のＲＳＩ部、＋００・・・
シミュレーションプログラム実行パソコンの処理部、 ＋１０・・・シミュレーションプログラム実行パソコン
の記憶部、 ＋２０−・・シミュレーションプログラム実行パソコン
のコンソール、 ＋３０・・・シミュレーションプログラム実行パソコン
のフロッピィ装置、 ＋０１・・・処理部のＲ３１部 ＩＩ＋・・・シミュレーションプログラム、＋１２・・
・擬障登録テーブル、 ９０−・・・・・試験プログラム実行システムとシミュ
レーション実行パソコンの接続のためのＲ３−２：１２
Ｃインタフエース。 第１図 ￥Ｓ１０．λ此 ￥ＷＩ○ ￥ＳＣＫ、 又テ ￥ＤＣＫ、 プ゛ ＝Ｊ）Ｍａｔ、Ｍａａ４１ｆｌ） ＼Ｙ１力書カイ１５０じ１リゴ） 割天将らノ 梼了ステータスチェックン 丁も戯チータナニック） 季冬了に、鏝、デ°バイス間１ｆＬ制御叩）第２図 ′］動作各ち、＋イ卑ルアログ“ラムエリア名標−タス
長、 刈埒ステータス１′〕ア毘揉−タ長、 期待デ
゛−タエリア石標 第３図
処理システムの一実施例を示すブロック図、第２図は第
１図に示す試験プログラム４１の入出力処理のマクロ構
成を示す図、第３図は第２図に示すマクロのパラメータ
構成を示す図、第４図は第２図に示す各マクロが第１図
に示すチャネル切替部４５で変換された後にシミュレー
ションプログラムＩｌ＋に入力される論理情報の内容を
示す図、第５図は第１図に示すシミュレーションプログ
ラムＩ１１が行うシミュレーション処理の概要を示す図
である。 ２・・・試験プログラム実行システムの中央処理装置、 ４・・・試験プログラム実行システムの主記憶装置、６
・・・試験プログラム実行′システムの共通バス、８・
・・試験プログラム実行システムの人出力制御装置、 ４１・・・試験プログラム、 ４２・・・試験プログラムモニタ、 ４３・・・試験プログラムモニタ４２の共通処理部、４
４・・・試験プログラムモニタ４２の動作モード判定部
、 ４５・・・試験プログラムモニタ４２のチャネル切替部
、８１・・・入出力制御装置のＲＳＩ部、＋００・・・
シミュレーションプログラム実行パソコンの処理部、 ＋１０・・・シミュレーションプログラム実行パソコン
の記憶部、 ＋２０−・・シミュレーションプログラム実行パソコン
のコンソール、 ＋３０・・・シミュレーションプログラム実行パソコン
のフロッピィ装置、 ＋０１・・・処理部のＲ３１部 ＩＩ＋・・・シミュレーションプログラム、＋１２・・
・擬障登録テーブル、 ９０−・・・・・試験プログラム実行システムとシミュ
レーション実行パソコンの接続のためのＲ３−２：１２
Ｃインタフエース。 第１図 ￥Ｓ１０．λ此 ￥ＷＩ○ ￥ＳＣＫ、 又テ ￥ＤＣＫ、 プ゛ ＝Ｊ）Ｍａｔ、Ｍａａ４１ｆｌ） ＼Ｙ１力書カイ１５０じ１リゴ） 割天将らノ 梼了ステータスチェックン 丁も戯チータナニック） 季冬了に、鏝、デ°バイス間１ｆＬ制御叩）第２図 ′］動作各ち、＋イ卑ルアログ“ラムエリア名標−タス
長、 刈埒ステータス１′〕ア毘揉−タ長、 期待デ
゛−タエリア石標 第３図
Claims (1)
- 【特許請求の範囲】 周辺装置を試験対象とする試験プログラムのデバグ方式
であって、 試験プログラムの入出力処理を構成する一連の各動作が
マクロ化されており、かつ各入出力処理がそれぞれユニ
ークな識別情報を有している試験プログラムと、 試験プログラムの前記入出力マクロ機能を実現する共通
処理部、シミュレーション動作要求を認識・記憶する手
段、シミュレーション対象装置への入出力処理をシミュ
レーションプログラム実行情報処理システム接続チャネ
ルに対して実行するチャネル切替部とを有する試験プロ
グラムモニタと、 試験プログラムおよび試験プログラムモニタ実行情報処
理システムに接続されるもうひとつの情報処理システム
に設けられ、擬似故障設定に必要な情報を入力するため
の装置と、入力された擬似故障設定に必要な情報を擬障
登録テーブルに設定し、前記試験プログラムで入出力マ
クロが順に実行され、前記チャネル切替部で変換された
論理情報を入力し、前記試験プログラムの入出力処理要
求に対し、擬似故障設定の有無を前記擬障登録テーブル
によりチェックし、擬似故障設定がない場合は試験プロ
グラムが期待する通りの周辺装置の動作をシュミレート
し、擬似故障設定がある場合は前記擬障登録テーブルに
設定された周辺装置状態をシュミレートするシミュレー
ションプログラムとを有する周辺装置試験プログラムデ
バグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307019A JPS63157244A (ja) | 1986-12-22 | 1986-12-22 | 周辺装置試験プログラムデバグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307019A JPS63157244A (ja) | 1986-12-22 | 1986-12-22 | 周辺装置試験プログラムデバグ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63157244A true JPS63157244A (ja) | 1988-06-30 |
Family
ID=17964043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61307019A Pending JPS63157244A (ja) | 1986-12-22 | 1986-12-22 | 周辺装置試験プログラムデバグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63157244A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009116878A (ja) * | 2007-11-05 | 2009-05-28 | Advantest Corp | 試験装置のシミュレーションシステム、方法、及びプログラム製品 |
| JP2009116876A (ja) * | 2007-11-05 | 2009-05-28 | Advantest Corp | 試験装置のシミュレーションシステム、方法、及びプログラム製品 |
-
1986
- 1986-12-22 JP JP61307019A patent/JPS63157244A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009116878A (ja) * | 2007-11-05 | 2009-05-28 | Advantest Corp | 試験装置のシミュレーションシステム、方法、及びプログラム製品 |
| JP2009116876A (ja) * | 2007-11-05 | 2009-05-28 | Advantest Corp | 試験装置のシミュレーションシステム、方法、及びプログラム製品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5161116A (en) | System for evaluating the performance of a large scale programmable machine capable of having a plurality of terminals attached thereto | |
| JPS63157244A (ja) | 周辺装置試験プログラムデバグ方式 | |
| JPH08263130A (ja) | シミュレーション方式 | |
| JPS63257839A (ja) | 試験プログラムのデバツグ方式 | |
| JPS6299837A (ja) | 入出力処理装置の検査方式 | |
| JPS6014351A (ja) | 自動試験方式 | |
| JPH03130839A (ja) | オンラインシミュレーション方式 | |
| JP3033723B2 (ja) | 蓄積プログラム制御電子交換機のシミュレート試験方式およびプログラム記録媒体 | |
| JPH06175882A (ja) | プログラムデバッグ方法 | |
| JPH02232744A (ja) | シミュレータの構成制御方式 | |
| JPH07105045A (ja) | 情報処理装置機能試験プログラムのデバッグ方式 | |
| JPS63247842A (ja) | 試験プログラム評価方式 | |
| JPS613250A (ja) | 診断方式 | |
| JPS6365540A (ja) | 装置設計評価方式 | |
| JPS61184647A (ja) | コマンド処理装置 | |
| JPH064348A (ja) | プログラムデバッグ方式 | |
| JPS62190542A (ja) | シミユレ−タによる入出力処理装置検査方式 | |
| JPH02113343A (ja) | 試験プログラム実行制御手順の生成方式 | |
| JPS62262107A (ja) | エミユレ−タ用ｐｉｏシミユレ−タ装置 | |
| JP2004046509A (ja) | プログラマブルコントローラのエミュレーション装置 | |
| JP2000148449A (ja) | 解析装置 | |
| JPH09128261A (ja) | 計算機システムの自動試験装置 | |
| JPH05233349A (ja) | プログラムモジュールの自動試験ツール | |
| JPH05108407A (ja) | 計算機用プログラムのデバツクシステム | |
| JPH01304559A (ja) | 入出力機能試験方式 |