JPS6365540A - 装置設計評価方式 - Google Patents
装置設計評価方式Info
- Publication number
- JPS6365540A JPS6365540A JP61210456A JP21045686A JPS6365540A JP S6365540 A JPS6365540 A JP S6365540A JP 61210456 A JP61210456 A JP 61210456A JP 21045686 A JP21045686 A JP 21045686A JP S6365540 A JPS6365540 A JP S6365540A
- Authority
- JP
- Japan
- Prior art keywords
- design
- simulation
- test program
- error
- mis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 88
- 238000004088 simulation Methods 0.000 claims abstract description 73
- 238000011156 evaluation Methods 0.000 claims abstract description 29
- 238000012360 testing method Methods 0.000 claims abstract description 16
- 230000007257 malfunction Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は装置設計評価方式に関し、特に電子計算機の装
置設計評価方式に関する。
置設計評価方式に関する。
電子計算機の開発にあたっては、いくつかの設計工程を
経た後に試作機を作り、この試作機上で試験プログラム
を用いて最終的な設計評価を行うのが一般的である。
経た後に試作機を作り、この試作機上で試験プログラム
を用いて最終的な設計評価を行うのが一般的である。
この設計評価の段階で電子計算機に設計ミスが発見され
た場合、ミスの修正にはハードウェアの改造を伴うこと
も多く、修正に時間がかかることが多い、特に、ＬＳＩ
化が進んでくると、ＬＳＩの再設計や再作成を必要とし
、１つのミスの修正にますます時間がかかるようになっ
てきている。
た場合、ミスの修正にはハードウェアの改造を伴うこと
も多く、修正に時間がかかることが多い、特に、ＬＳＩ
化が進んでくると、ＬＳＩの再設計や再作成を必要とし
、１つのミスの修正にますます時間がかかるようになっ
てきている。
そこで、設計評価を推進するために、設計ミスにより試
験プログラムのどの部分に影響が出ているかを把握した
上で、試験プログラムを改造して設計ミスを回避しなが
ら設計評価を継続することが必要となる。 。
験プログラムのどの部分に影響が出ているかを把握した
上で、試験プログラムを改造して設計ミスを回避しなが
ら設計評価を継続することが必要となる。 。
従来、この種の装置設計評価方式では、試験プログラム
を改造して設計ミスを回避しながら設計評価を継続する
場合でも、試作機には他の設計ミスや故障が含まれてい
る可能性が有り、試験プログラムで検出したエラーが必
ずしもいま問題にしている設計ミスに起因しているとは
限らないので、検出したエラーを１つ１つ確認した上で
試験プログラムの改造箇所を決定する必要があった。
を改造して設計ミスを回避しながら設計評価を継続する
場合でも、試作機には他の設計ミスや故障が含まれてい
る可能性が有り、試験プログラムで検出したエラーが必
ずしもいま問題にしている設計ミスに起因しているとは
限らないので、検出したエラーを１つ１つ確認した上で
試験プログラムの改造箇所を決定する必要があった。
同様に、改造した試験プログラムが正しく改造されたか
どうかを確認する場合でも、この６１！認を試作機上で
行うとすると、試験プログラムの改造ミスで発生したエ
ラーなのか、他の設計ミスや故障が原因でエラーとなっ
たのかを１つ１つ切り分ける必要があった。
どうかを確認する場合でも、この６１！認を試作機上で
行うとすると、試験プログラムの改造ミスで発生したエ
ラーなのか、他の設計ミスや故障が原因でエラーとなっ
たのかを１つ１つ切り分ける必要があった。
上述した従来の装置設計評価方式では、検出したエラー
を１つ１つ確認した上で試験プログラムの改造箇所を決
定したり、改造した試験プログラムを確認するときにエ
ラーを１つ１つ切り分けたりしなければならなかったの
で、非常に多くの工数を必要とし装置の設計評価を効率
よく迅速に行うことが困デｔであるという欠点がある。
を１つ１つ確認した上で試験プログラムの改造箇所を決
定したり、改造した試験プログラムを確認するときにエ
ラーを１つ１つ切り分けたりしなければならなかったの
で、非常に多くの工数を必要とし装置の設計評価を効率
よく迅速に行うことが困デｔであるという欠点がある。
本発明の目的は、上述の点に鑑み、設計評価対象装置の
設計ミスを試験プログラムを改造して回避しながら設計
評価を継続する際に設計評価対象装置の設計評価を効率
よく迅速に行うことができる装置設計評価方式を提供す
ることにある。
設計ミスを試験プログラムを改造して回避しながら設計
評価を継続する際に設計評価対象装置の設計評価を効率
よく迅速に行うことができる装置設計評価方式を提供す
ることにある。
Ｃ問題点を解決するための手段〕
本発明の装置設計評価方式は、設計評価対象装置の動作
をシミュレーションするシミュレーション手段と、この
シミュレーション手段上で前記設計評価対象装置を試験
するための試験プログラムを実行する試験実行手段と、
前記シミュレーション手段内に存在し前記設計評価対象
装置の設計ミスをシミュレーションする設計ミスシミュ
レーション手段と、前記設計ミスシミュレーション手段
を実行させるか否かを制御するシミュレーション制御手
段とを有する。
をシミュレーションするシミュレーション手段と、この
シミュレーション手段上で前記設計評価対象装置を試験
するための試験プログラムを実行する試験実行手段と、
前記シミュレーション手段内に存在し前記設計評価対象
装置の設計ミスをシミュレーションする設計ミスシミュ
レーション手段と、前記設計ミスシミュレーション手段
を実行させるか否かを制御するシミュレーション制御手
段とを有する。
本発明の装置設計評価方式では、シミュレーション手段
が設計評価対象装置の動作をシミュレーションし、試験
実行手段がシミュレーション手段上で設計評価対象装置
を試験するための試験プログラムを実行し、設計ミスシ
ミュレーション手段がシミュレーション手段内に存在し
設計評価対象装置の設計ミスをシミュレーションし、シ
ミュレーション制御手段が設計ミスシミュレーション手
段を実行させるか否かを制御する。
が設計評価対象装置の動作をシミュレーションし、試験
実行手段がシミュレーション手段上で設計評価対象装置
を試験するための試験プログラムを実行し、設計ミスシ
ミュレーション手段がシミュレーション手段内に存在し
設計評価対象装置の設計ミスをシミュレーションし、シ
ミュレーション制御手段が設計ミスシミュレーション手
段を実行させるか否かを制御する。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の装置設計評価方式が適用
された装置シミュレータの要部を示す構成図である。こ
の装置シミュレータは、設計評価対象装置の動作をシミ
ュレーションするシミュレーション手段１と、シミュレ
ーション手段１上で設計評価対象装置を試験するだめの
試験プログラムを実行する試験実行手段２と、オペレー
タとのインタフェースをとる制御コンソール３とから構
成されている。
された装置シミュレータの要部を示す構成図である。こ
の装置シミュレータは、設計評価対象装置の動作をシミ
ュレーションするシミュレーション手段１と、シミュレ
ーション手段１上で設計評価対象装置を試験するだめの
試験プログラムを実行する試験実行手段２と、オペレー
タとのインタフェースをとる制御コンソール３とから構
成されている。
シミュレーション手段１は、設計評価対象装置が正しく
動作する場合をシミュレーションする正常機能シミュレ
ーション手段１１と、設計ミスした部分の動作をシミュ
レーションする設計ミスシミュレーション手段１２とを
含んで構成されている。
動作する場合をシミュレーションする正常機能シミュレ
ーション手段１１と、設計ミスした部分の動作をシミュ
レーションする設計ミスシミュレーション手段１２とを
含んで構成されている。
試験実行手段２は、装置シミュレータのシミュレーショ
ン動作を制御するシミュレーション制御手段２１と、設
計評価対象装置の試験プログラムを格納する試験プログ
ラム記憶手段２２とを含んで構成されている。
ン動作を制御するシミュレーション制御手段２１と、設
計評価対象装置の試験プログラムを格納する試験プログ
ラム記憶手段２２とを含んで構成されている。
第２図を参照すると、シミュレーション制御手段２１に
おけるシミュレーション選択処理は、設計ミスシミニレ
−ジョン登録判定ステップ４１と、設計ミスシミュレー
ション指示判定ステップ４２とからなる。
おけるシミュレーション選択処理は、設計ミスシミニレ
−ジョン登録判定ステップ４１と、設計ミスシミュレー
ション指示判定ステップ４２とからなる。
次に、このように構成された本実施例の装置設計評価方
式の動作について説明する。
式の動作について説明する。
まず、オペレータは制御コンソール３を介して試験実行
手段２のシミュレーション制御手段２１に試験の開始を
指示する。このとき、設計ミスシミュレーションを行う
か否かの指示も同時に行う。
手段２のシミュレーション制御手段２１に試験の開始を
指示する。このとき、設計ミスシミュレーションを行う
か否かの指示も同時に行う。
試験開始を指示されたシミュレーション制御手段２１は
、試験プログラム記憶手段２２から命令語を取り出し、
その命令を実現する各機能に分解する。
、試験プログラム記憶手段２２から命令語を取り出し、
その命令を実現する各機能に分解する。
次に、シミュレーション制御手段２１は、分解された１
つ１つの機能について、正常機能シミュレ−ジョン手段
１１と設計ミスシミュレーション手段１２とのどちらに
シミュレーションさせるのかを判断する。
つ１つの機能について、正常機能シミュレ−ジョン手段
１１と設計ミスシミュレーション手段１２とのどちらに
シミュレーションさせるのかを判断する。
詳しくは、まずシミュレーションしようとする機能が設
計ミスシミュレーション手段１２に登録されているか否
かを調べる（ステップ４１）。登録されていなければ、
正常機能シミュレーション手段１１でシミュレーション
するものと判断する。逆に、シミュレーションしようと
する機能が設計ミスシミュレーション手段１２に登録さ
れていれば、続いて設計ミスシミュレーションが指示さ
れているか否かを調べる（ステップ４２）、設計ミスシ
ミュレーションが指示されていれば、設計ミスシミュレ
ーシゴン手段１２でシミュレーションするものと判断し
、指示されていなければ正常機能シミニレ−ジョン手段
１１でシミュレーションするものと判断する。
計ミスシミュレーション手段１２に登録されているか否
かを調べる（ステップ４１）。登録されていなければ、
正常機能シミュレーション手段１１でシミュレーション
するものと判断する。逆に、シミュレーションしようと
する機能が設計ミスシミュレーション手段１２に登録さ
れていれば、続いて設計ミスシミュレーションが指示さ
れているか否かを調べる（ステップ４２）、設計ミスシ
ミュレーションが指示されていれば、設計ミスシミュレ
ーシゴン手段１２でシミュレーションするものと判断し
、指示されていなければ正常機能シミニレ−ジョン手段
１１でシミュレーションするものと判断する。
以上の判断に基づき、シミュレーション制御手段２１は
、各機能のシミュレーションを正常機能シミュレーショ
ン手段１１あるいは設計ミスシミュレーション手段１２
に指示する。
、各機能のシミュレーションを正常機能シミュレーショ
ン手段１１あるいは設計ミスシミュレーション手段１２
に指示する。
このようなシミュレーション動作を分解された各機能に
ついて行い、全ての機能のシミュレーション動作が完了
すると、シミュレーション制御手段２１は次の命令語を
試験プログラム記憶手段２２がら取り出してシミュレー
ション動作をｍｂｌする。
ついて行い、全ての機能のシミュレーション動作が完了
すると、シミュレーション制御手段２１は次の命令語を
試験プログラム記憶手段２２がら取り出してシミュレー
ション動作をｍｂｌする。
シミュレーション動作を実行することにより、装置シミ
ュレータ上で設計評価対象装置の試験プログラムが実行
されて行くが、このときに設計評価対象装置の設計ミス
や試験プログラム自身のバグ等により試験プログラムで
何等かのエラーが検出されることがある。この場合には
、試験プログラムはエラーメソセージを編集し、エラー
メツセージ出力要求を出す。エラーメソセージ出力要求
を検出したシミュレーション制御手段２１は、制御ｌコ
ンソール３に対してエラーメンセージの出力を指示する
。
ュレータ上で設計評価対象装置の試験プログラムが実行
されて行くが、このときに設計評価対象装置の設計ミス
や試験プログラム自身のバグ等により試験プログラムで
何等かのエラーが検出されることがある。この場合には
、試験プログラムはエラーメソセージを編集し、エラー
メツセージ出力要求を出す。エラーメソセージ出力要求
を検出したシミュレーション制御手段２１は、制御ｌコ
ンソール３に対してエラーメンセージの出力を指示する
。
続いて、装置シミュレータを使用して、試作機で発見さ
れた設計ミスで試験プログラムのどの部分にどんな影響
があるのかを調べる場合には、まず設計ミスによりどの
機能がどのように誤動作するのかを設計ミスシミニレ−
ジョン手段１２に登録する。次に、設計ミスシミュレー
ションを行わずに試験プログラムを実行し、設計ミスが
無い場合は正常に試験が終了することを確認する。続い
て、設計ミスシミュレーションの実行を指示して試験プ
ログラムを実行する。このようにすることにより、ねら
いとする設計ミスのみの試験プログラムに対する影客を
知ることができる。
れた設計ミスで試験プログラムのどの部分にどんな影響
があるのかを調べる場合には、まず設計ミスによりどの
機能がどのように誤動作するのかを設計ミスシミニレ−
ジョン手段１２に登録する。次に、設計ミスシミュレー
ションを行わずに試験プログラムを実行し、設計ミスが
無い場合は正常に試験が終了することを確認する。続い
て、設計ミスシミュレーションの実行を指示して試験プ
ログラムを実行する。このようにすることにより、ねら
いとする設計ミスのみの試験プログラムに対する影客を
知ることができる。
さらに、設計ミスを回避するために改造した試験プログ
ラムの確認を行う場合には、まず設計ミスシミュレーシ
ョンを行わずに試験プログラムを実行し、改造により他
の部分に悪影響が無いことを確認する。次に、設計ミス
シミュレーションの実行を指示して試験プログラムを実
行し、正常に試験が終了することを確認することにより
、目的とする設計ミスの回避が行われたことが確認でき
る。
ラムの確認を行う場合には、まず設計ミスシミュレーシ
ョンを行わずに試験プログラムを実行し、改造により他
の部分に悪影響が無いことを確認する。次に、設計ミス
シミュレーションの実行を指示して試験プログラムを実
行し、正常に試験が終了することを確認することにより
、目的とする設計ミスの回避が行われたことが確認でき
る。
なお、本実施例では試験プログラムを改造する場合につ
いて説明したが、他のユーザプログラム等にも適用可能
なことは明らかである。
いて説明したが、他のユーザプログラム等にも適用可能
なことは明らかである。
以上説明したように本発明は、シミュレーション手段内
で設計評価対象装置の設計ミスをシミュレーションする
設計ミスシミュレーション手段と、この設計ミスシミュ
レーション手段を実行させるか否かを制御するシミュレ
ーション制御手段とを設けたことにより、設計評価対象
装置の設計ミスを試験プログラムを改造して回避しなが
ら設計評価を継続する際に、設計評価対象装置の設計評
価を迅速に効率よく行うことができるという効果がある
。
で設計評価対象装置の設計ミスをシミュレーションする
設計ミスシミュレーション手段と、この設計ミスシミュ
レーション手段を実行させるか否かを制御するシミュレ
ーション制御手段とを設けたことにより、設計評価対象
装置の設計ミスを試験プログラムを改造して回避しなが
ら設計評価を継続する際に、設計評価対象装置の設計評
価を迅速に効率よく行うことができるという効果がある
。
第１図は本発明の一実施例の装置設計評価方式が適用さ
れた装置シミュレータの要部を示す構成図、 第２図は第１図中のシミュレーション制御手段における
シミュレーション選択処理を示す流れ図である。 図において、 １・・・シミュレーション手段、 ２・・・試験実行手段、 ３・・・制御コンソール、 １１・・・正常機能シミュレーション手段、１２・・・
設計ミスシミュレーション手段、２１・・・シミュレー
ション制御手段、２２・・・試験プログラム記憶手段、 ４１・・・設計ミスシミュレーション登録判定ステップ
・ ４２・・・設計ミスシミュレーション指示判定ステップ
である。
れた装置シミュレータの要部を示す構成図、 第２図は第１図中のシミュレーション制御手段における
シミュレーション選択処理を示す流れ図である。 図において、 １・・・シミュレーション手段、 ２・・・試験実行手段、 ３・・・制御コンソール、 １１・・・正常機能シミュレーション手段、１２・・・
設計ミスシミュレーション手段、２１・・・シミュレー
ション制御手段、２２・・・試験プログラム記憶手段、 ４１・・・設計ミスシミュレーション登録判定ステップ
・ ４２・・・設計ミスシミュレーション指示判定ステップ
である。
Claims (1)
- 【特許請求の範囲】 設計評価対象装置の動作をシミュレーションするシミュ
レーション手段と、 このシミュレーション手段上で前記設計評価対象装置を
試験するための試験プログラムを実行する試験実行手段
と、 前記シミュレーション手段内に存在し前記設計評価対象
装置の設計ミスをシミュレーションする設計ミスシミュ
レーション手段と、 前記設計ミスシミュレーション手段を実行させるか否か
を制御するシミュレーション制御手段と、を有すること
を特徴とする装置設計評価方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210456A JPS6365540A (ja) | 1986-09-05 | 1986-09-05 | 装置設計評価方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210456A JPS6365540A (ja) | 1986-09-05 | 1986-09-05 | 装置設計評価方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6365540A true JPS6365540A (ja) | 1988-03-24 |
Family
ID=16589636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61210456A Pending JPS6365540A (ja) | 1986-09-05 | 1986-09-05 | 装置設計評価方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6365540A (ja) |
-
1986
- 1986-09-05 JP JP61210456A patent/JPS6365540A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3220222B1 (en) | Evaluation system, evaluation method, and evaluation program | |
| EP3379276B1 (en) | Hardware testing device and hardware testing method | |
| CN110990289B (zh) | 一种自动提交bug的方法、装置、电子设备及存储介质 | |
| WO2005036402A1 (ja) | テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法 | |
| JPH0854907A (ja) | 検証支援システム | |
| JPS6365540A (ja) | 装置設計評価方式 | |
| JPH10133914A (ja) | 計算機システム及びデバイス入出力シミュレータ | |
| JP7415593B2 (ja) | コード検査ツール、コード検査方法 | |
| CN111752823A (zh) | 一种车载电源应用软件的测试方法、装置及设备 | |
| JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
| JPS63247842A (ja) | 試験プログラム評価方式 | |
| JPH07253909A (ja) | マイクロプログラム検証方法 | |
| JPH02244343A (ja) | プログラムのデバッグ方式 | |
| JPS63157244A (ja) | 周辺装置試験プログラムデバグ方式 | |
| JP2523692B2 (ja) | 電子計算機調整不良解析支援システム | |
| JP2008077278A (ja) | テストシミュレータ | |
| JP2002243803A (ja) | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム | |
| JP2004046509A (ja) | プログラマブルコントローラのエミュレーション装置 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JPH02232744A (ja) | シミュレータの構成制御方式 | |
| JPH07105045A (ja) | 情報処理装置機能試験プログラムのデバッグ方式 | |
| Peleska et al. | Model Based Testing of Avionics Software-A True Story | |
| JPH03266142A (ja) | ソフトウエアシミュレータ | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JPH0567164A (ja) | 論理シミユレーシヨン方式 |